JPH11233445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11233445A JPH11233445A JP2805198A JP2805198A JPH11233445A JP H11233445 A JPH11233445 A JP H11233445A JP 2805198 A JP2805198 A JP 2805198A JP 2805198 A JP2805198 A JP 2805198A JP H11233445 A JPH11233445 A JP H11233445A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- epitaxial growth
- film
- buried layer
- whole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000012535 impurity Substances 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 41
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 49
- 229910052710 silicon Inorganic materials 0.000 abstract description 49
- 239000010703 silicon Substances 0.000 abstract description 49
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 238000000137 annealing Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000007790 solid phase Substances 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000012670 alkaline solution Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【課題】 埋込層を有する半導体基板上にエピタキシャ
ル成長膜を形成し、前記エピタキシャル成長膜の薄膜化
が可能となる半導体装置の製造方法を提供することを目
的としている。 【解決手段】 半導体基板内にＮ型の導電型の埋込層及
びパイルアップ層を形成するドライブイン後に、前記パ
イルアップ層をエッチングする工程を有することを特徴
とする。
ル成長膜を形成し、前記エピタキシャル成長膜の薄膜化
が可能となる半導体装置の製造方法を提供することを目
的としている。 【解決手段】 半導体基板内にＮ型の導電型の埋込層及
びパイルアップ層を形成するドライブイン後に、前記パ
イルアップ層をエッチングする工程を有することを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にエ
ピタキシャル成長膜を用いた半導体基板を有する半導体
装置の製造方法。
ピタキシャル成長膜を用いた半導体基板を有する半導体
装置の製造方法。
【０００２】
【従来の技術】従来、エピタキシャル成長膜を用いた半
導体基板の全域ないしは一部には、前記エピタキシャル
成長膜下に埋込層を設けている。前記埋込層は、前記埋
込層上に形成されるデバイスのオン抵抗の低抵抗化とと
もに、ソフトエラー及びラッチアップ耐性向上の為に用
いられる。
導体基板の全域ないしは一部には、前記エピタキシャル
成長膜下に埋込層を設けている。前記埋込層は、前記埋
込層上に形成されるデバイスのオン抵抗の低抵抗化とと
もに、ソフトエラー及びラッチアップ耐性向上の為に用
いられる。
【０００３】半導体基板全域ないしは一部の領域に高濃
度不純物をドーピングし、熱拡散炉において不純物をド
ーピングした前記半導体基板をアニールすることによ
り、埋込層を形成する。埋込層を有する前記半導体基板
上にエピタキシャル成長膜を形成すると、前記埋込層の
不純物が固相拡散及びオートドーピングにより、エピタ
キシャル成長膜中に入り込むことが周知である。
度不純物をドーピングし、熱拡散炉において不純物をド
ーピングした前記半導体基板をアニールすることによ
り、埋込層を形成する。埋込層を有する前記半導体基板
上にエピタキシャル成長膜を形成すると、前記埋込層の
不純物が固相拡散及びオートドーピングにより、エピタ
キシャル成長膜中に入り込むことが周知である。
【０００４】図７は、従来の半導体装置の製造方法によ
るエピタキシャル成長膜を用いた埋込層を有する半導体
基板の断面図及び断面不純物濃度プロファイルを示す図
である。シリコン半導体基板１０１にＮ型の導電型の埋
込層１０６が形成され、シリコン半導体基板１０１上に
エピタキシャル成長膜１０７が形成される。埋込層１０
６の不純物は、エピタキシャル成長膜１０７形成中に固
相拡散及びオートドーピングにより、エピタキシャル成
長膜１０７に拡散する。
るエピタキシャル成長膜を用いた埋込層を有する半導体
基板の断面図及び断面不純物濃度プロファイルを示す図
である。シリコン半導体基板１０１にＮ型の導電型の埋
込層１０６が形成され、シリコン半導体基板１０１上に
エピタキシャル成長膜１０７が形成される。埋込層１０
６の不純物は、エピタキシャル成長膜１０７形成中に固
相拡散及びオートドーピングにより、エピタキシャル成
長膜１０７に拡散する。
【０００５】埋込層１０６の不純物のエピタキシャル成
長膜１０７への拡散量を減少するために、エピタキシャ
ル成長膜１０７形成中のガス圧力を低くしたり、エピタ
キシャル成長膜１０７形成前にプレアニールを行った
り、シリコン半導体基板１０１裏面を酸化膜で被覆した
り、エピタキシャル成長ソースガスをモノシランにした
り、シリコン半導体基板１０１にドーピングするＮ型の
導電型の不純物をリンまたは砒素の代わりにアンチモン
にする方法が知られている。
長膜１０７への拡散量を減少するために、エピタキシャ
ル成長膜１０７形成中のガス圧力を低くしたり、エピタ
キシャル成長膜１０７形成前にプレアニールを行った
り、シリコン半導体基板１０１裏面を酸化膜で被覆した
り、エピタキシャル成長ソースガスをモノシランにした
り、シリコン半導体基板１０１にドーピングするＮ型の
導電型の不純物をリンまたは砒素の代わりにアンチモン
にする方法が知られている。
【０００６】
【発明が解決しようとする課題】埋込層を有する半導体
基板上にエピタキシャル成長膜を形成すると、前記埋込
層の不純物の固相拡散及びオートドーピングにより、前
記埋込層の不純物の前記エピタキシャル成長膜中への拡
散が避けられず、所望のエピタキシャル成長膜厚を得る
ためには、前記エピタキシャル成長膜の膜厚を厚膜化す
ることにより対応していた。
基板上にエピタキシャル成長膜を形成すると、前記埋込
層の不純物の固相拡散及びオートドーピングにより、前
記埋込層の不純物の前記エピタキシャル成長膜中への拡
散が避けられず、所望のエピタキシャル成長膜厚を得る
ためには、前記エピタキシャル成長膜の膜厚を厚膜化す
ることにより対応していた。
【０００７】特に、Ｎ型の導電型の不純物はアニール工
程によりパイルアップすることが周知であり、前記半導
体基板に埋込層を形成し、前記半導体基板に不純物をド
ーピングしたことによる前記埋込層のダメージをエピタ
キシャル成長膜形成前に回復するためにもアニール工程
は不可欠であった。前記アニール工程はウェーハ交換等
の工程上、熱拡散炉内への酸素の流入を防ぐことは困難
であるため、アニール工程において前記シリコン半導体
基板の酸化膜形成を防ぐことが困難であった。すなわ
ち、Ｎ型の導電型の不純物をドーピングした前記半導体
基板のパイルアップを防止することは困難であった。よ
って、Ｎ型の導電型の不純物をドーピングした埋込層を
有する半導体基板にエピタキシャル成長膜を形成する
と、前記エピタキシャル成長膜形成中に前記埋込層の不
純物が固相拡散及びオートドーピングにより、前記エピ
タキシャル成長膜内に拡散し易いため、前記エピタキシ
ャル成長膜の薄膜化が困難であるという課題があった。
程によりパイルアップすることが周知であり、前記半導
体基板に埋込層を形成し、前記半導体基板に不純物をド
ーピングしたことによる前記埋込層のダメージをエピタ
キシャル成長膜形成前に回復するためにもアニール工程
は不可欠であった。前記アニール工程はウェーハ交換等
の工程上、熱拡散炉内への酸素の流入を防ぐことは困難
であるため、アニール工程において前記シリコン半導体
基板の酸化膜形成を防ぐことが困難であった。すなわ
ち、Ｎ型の導電型の不純物をドーピングした前記半導体
基板のパイルアップを防止することは困難であった。よ
って、Ｎ型の導電型の不純物をドーピングした埋込層を
有する半導体基板にエピタキシャル成長膜を形成する
と、前記エピタキシャル成長膜形成中に前記埋込層の不
純物が固相拡散及びオートドーピングにより、前記エピ
タキシャル成長膜内に拡散し易いため、前記エピタキシ
ャル成長膜の薄膜化が困難であるという課題があった。
【０００８】エピタキシャル成長膜形成中のガス圧力を
低くしたり、エピタキシャル成長膜形成前にプレアニー
ルを行ったり、半導体基板裏面を酸化膜で被覆したり、
エピタキシャル成長ソースガスをモノシランにしたり、
半導体基板にドーピングするＮ型の導電型の不純物をリ
ンまたは砒素の代わりにアンチモンにすることにより、
埋込層の不純物の固相拡散及びオートドーピングによる
前記エピタキシャル成長膜への拡散量を抑制することが
可能となるが、それだけでは不十分であり、更にエピタ
キシャル成長膜中への埋込層の不純物の拡散量を減少さ
せることにより、エピタキシャル成長膜の薄膜化を行う
必要があるという課題があった。
低くしたり、エピタキシャル成長膜形成前にプレアニー
ルを行ったり、半導体基板裏面を酸化膜で被覆したり、
エピタキシャル成長ソースガスをモノシランにしたり、
半導体基板にドーピングするＮ型の導電型の不純物をリ
ンまたは砒素の代わりにアンチモンにすることにより、
埋込層の不純物の固相拡散及びオートドーピングによる
前記エピタキシャル成長膜への拡散量を抑制することが
可能となるが、それだけでは不十分であり、更にエピタ
キシャル成長膜中への埋込層の不純物の拡散量を減少さ
せることにより、エピタキシャル成長膜の薄膜化を行う
必要があるという課題があった。
【０００９】Ｎ型の導電型の不純物のパイルアップを予
想して、不純物ドーピング量を少なくするという方法も
知られているが、エピタキシャル成長膜形成後のエピタ
キシャル成長膜のシート抵抗が大きくなるという課題が
あった。本発明は以上のような点に着目してなされたも
ので、従来の埋込層を有する半導体基板上にエピタキシ
ャル成長膜を形成する半導体装置の製造方法よりも、前
記エピタキシャル成長膜の薄膜化が可能となる半導体装
置の製造方法を提供することを目的としている。
想して、不純物ドーピング量を少なくするという方法も
知られているが、エピタキシャル成長膜形成後のエピタ
キシャル成長膜のシート抵抗が大きくなるという課題が
あった。本発明は以上のような点に着目してなされたも
ので、従来の埋込層を有する半導体基板上にエピタキシ
ャル成長膜を形成する半導体装置の製造方法よりも、前
記エピタキシャル成長膜の薄膜化が可能となる半導体装
置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は上記の課題を解
決するために、次の手段を用いた。 （１）半導体基板全域ないしは一部の領域にＮ型の導電
型の不純物を１×１０16ａｔｍｓ／ｃｍ3〜１×１０21
ａｔｍｓ／ｃｍ3ドーピングする工程と、前記半導体基
板全域ないしは一部の領域にドーピングされた不純物を
拡散させる工程と、前記半導体基板全域ないしは一部の
領域をエッチングする工程と、前記半導体基板上にエピ
タキシャル成長膜を形成する工程を有することを特徴と
する半導体装置の製造方法。
決するために、次の手段を用いた。 （１）半導体基板全域ないしは一部の領域にＮ型の導電
型の不純物を１×１０16ａｔｍｓ／ｃｍ3〜１×１０21
ａｔｍｓ／ｃｍ3ドーピングする工程と、前記半導体基
板全域ないしは一部の領域にドーピングされた不純物を
拡散させる工程と、前記半導体基板全域ないしは一部の
領域をエッチングする工程と、前記半導体基板上にエピ
タキシャル成長膜を形成する工程を有することを特徴と
する半導体装置の製造方法。
【００１１】（２）前記半導体基板全域ないしは一部の
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする請求項１記載の半導体装置の製造方法。
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする請求項１記載の半導体装置の製造方法。
【００１２】（４）前記半導体基板全域ないしは一部の
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする請求項１記
載の半導体装置の製造方法。
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする請求項１記
載の半導体装置の製造方法。
【００１３】（５）前記半導体基板全域ないしは一部の
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする請求項１記載の半導体装置の
製造方法。
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする請求項１記載の半導体装置の
製造方法。
【００１４】
【発明の実施の形態】以下に、本発明の実施例を図面に
基づいて説明する。図１は、本発明の製造方法による半
導体装置の一実施例を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。図２は、アニール工
程の模式的ドライブインシーケンスを示す図である。
基づいて説明する。図１は、本発明の製造方法による半
導体装置の一実施例を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。図２は、アニール工
程の模式的ドライブインシーケンスを示す図である。
【００１５】シリコン半導体基板１０１、例えばＰ型の
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図３に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図３に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。
【００１６】図３は、エピタキシャル成長膜形成前の模
式的断面図及び断面不純物濃度プロファイルを示す図で
ある。シリコン半導体基板１０１の全域ないしは一部の
Ｎ型の導電型の不純物をドーピングし、シリコン半導体
基板１０１の全域ないしは一部にドーピングされた不純
物を熱拡散炉において、シリコン半導体基板１０１に熱
拡散させる。これにより、シリコン半導体基板１０１に
埋込層１０２及び熱酸化膜１０４及びパイルアップ層１
０５が形成される。前記熱拡散炉でのアニール工程は、
シリコン半導体基板１０１に埋込層１０２及び熱酸化膜
１０４及びパイルアップ層１０５を形成すると共に、エ
ピタキシャル成長膜形成前後でのマスク合わせの為のア
ライメントマークをも形成し、さらにシリコン半導体基
板１０１に不純物をドーピングしたことによる埋込層１
０２のダメージを回復する。熱酸化膜１０４の膜厚は１
０００〜２００００Åである。好ましくは、前記エピタ
キシャル成長膜形成前後のマスク合わせの為のアライメ
ントマークを形成し、かつ埋込層１０２の熱拡散量をで
きるだけ抑制し得る２０００〜５０００Å、より好まし
くは４０００Åに設定する。
式的断面図及び断面不純物濃度プロファイルを示す図で
ある。シリコン半導体基板１０１の全域ないしは一部の
Ｎ型の導電型の不純物をドーピングし、シリコン半導体
基板１０１の全域ないしは一部にドーピングされた不純
物を熱拡散炉において、シリコン半導体基板１０１に熱
拡散させる。これにより、シリコン半導体基板１０１に
埋込層１０２及び熱酸化膜１０４及びパイルアップ層１
０５が形成される。前記熱拡散炉でのアニール工程は、
シリコン半導体基板１０１に埋込層１０２及び熱酸化膜
１０４及びパイルアップ層１０５を形成すると共に、エ
ピタキシャル成長膜形成前後でのマスク合わせの為のア
ライメントマークをも形成し、さらにシリコン半導体基
板１０１に不純物をドーピングしたことによる埋込層１
０２のダメージを回復する。熱酸化膜１０４の膜厚は１
０００〜２００００Åである。好ましくは、前記エピタ
キシャル成長膜形成前後のマスク合わせの為のアライメ
ントマークを形成し、かつ埋込層１０２の熱拡散量をで
きるだけ抑制し得る２０００〜５０００Å、より好まし
くは４０００Åに設定する。
【００１７】図３に示した構造のシリコン半導体基板１
０１上にエピタキシャル成長膜を形成する場合、前記エ
ピタキシャル成長膜形成前に熱酸化膜１０４をエッチン
グ、例えばＨＦ系エッチング液を用いたウェットエッチ
ングを行った後、ＨＦ−ＨＮＯ3系エッチング液、例え
ばＨ2Ｏで希釈した５０％ＨＦと７０％ＨＮＯ3の溶液を
用いて、パイルアップ層１０５を１００〜１００００Å
エッチングする。好ましくは、パイルアップ層１０５の
エッチングは、エッチング量が多いとシリコン半導体基
板１０１上に形成される前記エピタキシャル成長膜のシ
ート抵抗が高くなり、エッチング量が少ないと埋込層１
０２のわき上がりが大きくなるため、パイルアップ層１
０５のみを除去する５００〜１０００Åのエッチング量
を設定する。前記エッチング工程により、パイルアップ
層１０５が除去されるため、エピタキシャル成長膜内へ
の埋込層１０２の不純物の固相拡散及びオートドーピン
グによる埋込層１０２の不純物の前記エピタキシャル成
長膜への拡散が抑制されると共に、エピタキシャル成長
膜のシート抵抗の上昇を防止することが可能となる。
０１上にエピタキシャル成長膜を形成する場合、前記エ
ピタキシャル成長膜形成前に熱酸化膜１０４をエッチン
グ、例えばＨＦ系エッチング液を用いたウェットエッチ
ングを行った後、ＨＦ−ＨＮＯ3系エッチング液、例え
ばＨ2Ｏで希釈した５０％ＨＦと７０％ＨＮＯ3の溶液を
用いて、パイルアップ層１０５を１００〜１００００Å
エッチングする。好ましくは、パイルアップ層１０５の
エッチングは、エッチング量が多いとシリコン半導体基
板１０１上に形成される前記エピタキシャル成長膜のシ
ート抵抗が高くなり、エッチング量が少ないと埋込層１
０２のわき上がりが大きくなるため、パイルアップ層１
０５のみを除去する５００〜１０００Åのエッチング量
を設定する。前記エッチング工程により、パイルアップ
層１０５が除去されるため、エピタキシャル成長膜内へ
の埋込層１０２の不純物の固相拡散及びオートドーピン
グによる埋込層１０２の不純物の前記エピタキシャル成
長膜への拡散が抑制されると共に、エピタキシャル成長
膜のシート抵抗の上昇を防止することが可能となる。
【００１８】図１及び図３から、本発明の半導体装置の
製造方法により得られるエピタキシャル成長膜１０３
は、従来の半導体装置の製造方法により得られるエピタ
キシャル成長膜１０７と同膜厚を得ようとする場合、本
発明の製造方法によるエピタキシャル成長膜１０３と従
来の製造方法のエピタキシャル成長膜１０７とは、ほぼ
同じシート抵抗で０．５μｍ程度の薄膜化が可能である
ことがわかる。さらに、ソフトエラー及びラッチアップ
耐性を従来の製造方法による半導体装置と同等とするこ
とが可能となる。
製造方法により得られるエピタキシャル成長膜１０３
は、従来の半導体装置の製造方法により得られるエピタ
キシャル成長膜１０７と同膜厚を得ようとする場合、本
発明の製造方法によるエピタキシャル成長膜１０３と従
来の製造方法のエピタキシャル成長膜１０７とは、ほぼ
同じシート抵抗で０．５μｍ程度の薄膜化が可能である
ことがわかる。さらに、ソフトエラー及びラッチアップ
耐性を従来の製造方法による半導体装置と同等とするこ
とが可能となる。
【００１９】尚、シリコン半導体基板１０１にドーピン
グするＮ型の導電型の不純物は、砒素の代わりにリンを
用いても良い。また、パイルアップ層１０５は、シリコ
ン半導体基板１０１にドーピングされる不純物のドーズ
量及び埋込層１０２を形成するアニール工程のドライブ
インシーケンスに応じて変化するため、パイルアップ層
１０５のエッチング工程はパイルアップ層１０５の変化
に応じてエッチング量も変化させれば良い。すなわち、
パイルアップ層１０５のみを除去するエッチング量を選
択すれば良いことは言うまでもない。
グするＮ型の導電型の不純物は、砒素の代わりにリンを
用いても良い。また、パイルアップ層１０５は、シリコ
ン半導体基板１０１にドーピングされる不純物のドーズ
量及び埋込層１０２を形成するアニール工程のドライブ
インシーケンスに応じて変化するため、パイルアップ層
１０５のエッチング工程はパイルアップ層１０５の変化
に応じてエッチング量も変化させれば良い。すなわち、
パイルアップ層１０５のみを除去するエッチング量を選
択すれば良いことは言うまでもない。
【００２０】さらに、パイルアップ層１０５のウェット
エッチングには、Ｈ2Ｏで希釈した５０％ＨＦと７０％
ＨＮＯ3の溶液を用いているが、Ｈ2Ｏの代わりにＣＨ3
ＣＯＯＨを用いても良い。エッチング速度やエッチング
制御性を考慮して、ＨＦ及びＨＮＯ3の希釈割合を変え
たエッチング液を用いたり、エッチング液の撹拌や温度
調節を行っても良いことは言うまでもない。
エッチングには、Ｈ2Ｏで希釈した５０％ＨＦと７０％
ＨＮＯ3の溶液を用いているが、Ｈ2Ｏの代わりにＣＨ3
ＣＯＯＨを用いても良い。エッチング速度やエッチング
制御性を考慮して、ＨＦ及びＨＮＯ3の希釈割合を変え
たエッチング液を用いたり、エッチング液の撹拌や温度
調節を行っても良いことは言うまでもない。
【００２１】また、エッチング液はＨＦ−ＨＮＯ3系溶
液だけでなく、アルカリ系溶液、例えばＫＯＨ、ＮａＯ
Ｈ、ＥＰＷ、ＴＭＡＨ等のアルカリ液とＨ2ＯとＩＰ
Ａ、プロパノール、ブタノール、パイロカテコール等の
アルコールとの混合液を用いても良い。エッチング液に
アルカリ系溶液を用いると、異方性エッチングによりシ
リコン半導体基板１０１表面及び埋込層１０２表面が良
好な平坦面となるため、安定したエピタキシャル成長膜
１０３が得られやすい。
液だけでなく、アルカリ系溶液、例えばＫＯＨ、ＮａＯ
Ｈ、ＥＰＷ、ＴＭＡＨ等のアルカリ液とＨ2ＯとＩＰ
Ａ、プロパノール、ブタノール、パイロカテコール等の
アルコールとの混合液を用いても良い。エッチング液に
アルカリ系溶液を用いると、異方性エッチングによりシ
リコン半導体基板１０１表面及び埋込層１０２表面が良
好な平坦面となるため、安定したエピタキシャル成長膜
１０３が得られやすい。
【００２２】パイルアップ層１０５のエッチング方法
は、ウェットエッチング法の代わりにドライエッチング
法、例えばプラズマエッチング、スパッタエッチング、
イオンビームエッチング等を用いても良い。シリコン半
導体基板１０１は、Ｐ型の導電型の基板の代わりにＮ型
の導電型のシリコン半導体基板を用いても良く、基板の
抵抗率も２０〜３０Ω・ｃｍに限らず、他の抵抗率、例
えば５〜１０Ω・ｃｍのシリコン半導体基板を用いても
良いことは言うまでもない。
は、ウェットエッチング法の代わりにドライエッチング
法、例えばプラズマエッチング、スパッタエッチング、
イオンビームエッチング等を用いても良い。シリコン半
導体基板１０１は、Ｐ型の導電型の基板の代わりにＮ型
の導電型のシリコン半導体基板を用いても良く、基板の
抵抗率も２０〜３０Ω・ｃｍに限らず、他の抵抗率、例
えば５〜１０Ω・ｃｍのシリコン半導体基板を用いても
良いことは言うまでもない。
【００２３】図４は、本発明の半導体装置の製造方法を
示す第一の工程順断面図である。図４（ａ）は、シリコ
ン半導体基板１０１に酸化膜を膜厚１００００Å形成
し、埋込層１０２を形成する箇所をウェットエッチング
によりパターニングした様子を示している。図４（ｂ）
は、イオンインプランテーション法により、Ｎ型の導電
型の不純物をシリコン半導体基板１０１にドーピングし
た様子を示している。
示す第一の工程順断面図である。図４（ａ）は、シリコ
ン半導体基板１０１に酸化膜を膜厚１００００Å形成
し、埋込層１０２を形成する箇所をウェットエッチング
によりパターニングした様子を示している。図４（ｂ）
は、イオンインプランテーション法により、Ｎ型の導電
型の不純物をシリコン半導体基板１０１にドーピングし
た様子を示している。
【００２４】図４（ｃ）は、図４（ｂ）においてドーピ
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。
【００２５】図４（ｄ）は、前記ドライブインによりシ
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図４（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ウェットエッチングにより除去した様子を示している。
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図４（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ウェットエッチングにより除去した様子を示している。
【００２６】図４（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図５は、本発明の半導体装置の製造方法を示
す第二の工程順断面図である。
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図５は、本発明の半導体装置の製造方法を示
す第二の工程順断面図である。
【００２７】図５（ａ）は、シリコン半導体基板１０１
に酸化膜を膜厚１００００Å形成し、埋込層１０２を形
成する箇所をウェットエッチングによりパターニングし
た様子を示している。図５（ｂ）は、イオンインプラン
テーション法により、Ｎ型の導電型の不純物をシリコン
半導体基板１０１にドーピングした様子を示している。
に酸化膜を膜厚１００００Å形成し、埋込層１０２を形
成する箇所をウェットエッチングによりパターニングし
た様子を示している。図５（ｂ）は、イオンインプラン
テーション法により、Ｎ型の導電型の不純物をシリコン
半導体基板１０１にドーピングした様子を示している。
【００２８】図５（ｃ）は、図５（ｂ）においてドーピ
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。
【００２９】図５（ｄ）は、前記ドライブインによりシ
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図５（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ドライエッチングにより除去した様子を示している。
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図５（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ドライエッチングにより除去した様子を示している。
【００３０】図５（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図６は、本発明の半導体装置の製造方法を示
す第三の工程順断面図である。
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図６は、本発明の半導体装置の製造方法を示
す第三の工程順断面図である。
【００３１】図６（ａ）は、シリコン半導体基板１０１
に酸化膜を膜厚３５０Å形成し、ＣＶＤ法によるチッ化
膜を堆積させ、フォトリソグラフィー法により前記チッ
化膜をパターニングし、埋込層１０２を形成する箇所を
ウェットエッチングによりパターニングした様子を示し
ている。図６（ｂ）は、イオンインプランテーション法
により、Ｎ型の導電型の不純物をシリコン半導体基板１
０１にドーピングした様子を示している。
に酸化膜を膜厚３５０Å形成し、ＣＶＤ法によるチッ化
膜を堆積させ、フォトリソグラフィー法により前記チッ
化膜をパターニングし、埋込層１０２を形成する箇所を
ウェットエッチングによりパターニングした様子を示し
ている。図６（ｂ）は、イオンインプランテーション法
により、Ｎ型の導電型の不純物をシリコン半導体基板１
０１にドーピングした様子を示している。
【００３２】図６（ｃ）は、フォトレジストを剥離した
後、図６（ｂ）においてドーピングした不純物を拡散さ
せると共に、前記不純物のイオンインプランテーション
によるシリコン半導体基板１０１のドーピングダメージ
を回復させ、エピタキシャル成長膜形成前後のマスク合
わせのためのアライメントマークを形成するドライブイ
ンにより、埋込層１０２を形成すると共に、熱酸化膜１
０４及びパイルアップ層１０５を形成した様子を示して
いる。
後、図６（ｂ）においてドーピングした不純物を拡散さ
せると共に、前記不純物のイオンインプランテーション
によるシリコン半導体基板１０１のドーピングダメージ
を回復させ、エピタキシャル成長膜形成前後のマスク合
わせのためのアライメントマークを形成するドライブイ
ンにより、埋込層１０２を形成すると共に、熱酸化膜１
０４及びパイルアップ層１０５を形成した様子を示して
いる。
【００３３】図６（ｄ）は、前記チッ化膜をウェットエ
ッチング法、例えばリン酸を用いてエッチングした後、
前記ドライブインによりシリコン半導体基板１０１に形
成された熱酸化膜１０４をウェットエッチングにより、
除去した様子を示している。図６（ｅ）は、前記ドライ
ブインによりシリコン半導体基板１０１内に形成された
パイルアップ層１０５をウェットエッチングにより除去
した様子を示している。
ッチング法、例えばリン酸を用いてエッチングした後、
前記ドライブインによりシリコン半導体基板１０１に形
成された熱酸化膜１０４をウェットエッチングにより、
除去した様子を示している。図６（ｅ）は、前記ドライ
ブインによりシリコン半導体基板１０１内に形成された
パイルアップ層１０５をウェットエッチングにより除去
した様子を示している。
【００３４】図６（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。
【００３５】
【発明の効果】上述したように、本発明による半導体装
置の製造方法において、シリコン半導体基板にドーピン
グされる不純物を拡散させると共に、エピタキシャル成
長膜形成前後でのマスク合わせのためのアライメントマ
ークをも形成し、さらに前記半導体基板に不純物をドー
ピングしたことによる埋込層のダメージを回復するアニ
ール工程により形成されるパイルアップ層をエッチング
することにより、前記シリコン半導体基板上に形成され
るエピタキシャル成長膜のシート抵抗を高抵抗化させる
ことなく、前記エピタキシャル成長膜厚の薄膜化でき
る。さらに、本発明の製造方法による半導体装置は、従
来の製造方法の半導体装置のソフトエラー及びラッチア
ップ耐性を損なうことがない。これにより、安価、高性
能な半導体装置を得ることが可能となる。
置の製造方法において、シリコン半導体基板にドーピン
グされる不純物を拡散させると共に、エピタキシャル成
長膜形成前後でのマスク合わせのためのアライメントマ
ークをも形成し、さらに前記半導体基板に不純物をドー
ピングしたことによる埋込層のダメージを回復するアニ
ール工程により形成されるパイルアップ層をエッチング
することにより、前記シリコン半導体基板上に形成され
るエピタキシャル成長膜のシート抵抗を高抵抗化させる
ことなく、前記エピタキシャル成長膜厚の薄膜化でき
る。さらに、本発明の製造方法による半導体装置は、従
来の製造方法の半導体装置のソフトエラー及びラッチア
ップ耐性を損なうことがない。これにより、安価、高性
能な半導体装置を得ることが可能となる。
【図１】図１は、本発明の半導体装置の製造方法により
作製された半導体装置の一実施例を示す模式的断面図及
び断面不純物濃度プロファイルを示す図である。
作製された半導体装置の一実施例を示す模式的断面図及
び断面不純物濃度プロファイルを示す図である。
【図２】図２は，アニール工程の模式的ドライブインシ
ーケンスを示す図である。
ーケンスを示す図である。
【図３】図３は、エピタキシャル成長膜形成前の模式的
断面図及び断面不純物濃度プロファイルを示す図であ
る。
断面図及び断面不純物濃度プロファイルを示す図であ
る。
【図４】図４は、本発明の半導体装置の製造方法を示す
第一の工程順断面図である。
第一の工程順断面図である。
【図５】図５は、本発明の半導体装置の製造方法を示す
第二の工程順断面図である。
第二の工程順断面図である。
【図６】図６は、本発明の半導体装置の製造方法を示す
第三の工程順断面図である。
第三の工程順断面図である。
【図７】図７は、従来の半導体装置の製造方法により作
製された半導体装置を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。
製された半導体装置を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。
１０１ シリコン半導体基板 １０２ 埋込層 １０３ エピタキシャル成長膜 １０４ 熱酸化膜 １０５ パイルアップ層 １０６ 埋込層 １０７ エピタキシャル成長膜
【手続補正書】
【提出日】平成１０年６月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】（２）前記半導体基板全域ないしは一部の
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする半導体装置の製造方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする半導体装置の製造方法。
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする半導体装置の製造方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】（４）前記半導体基板全域ないしは一部の
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする半導体装置
の製造方法。
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする半導体装置
の製造方法。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】（５）前記半導体基板全域ないしは一部の
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする半導体装置の製造方法。
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする半導体装置の製造方法。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】シリコン半導体基板１０１、例えばＰ型の
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図２に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図２に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。
Claims (5)
- 【請求項１】 半導体基板全域ないしは一部の領域にＮ
型の導電型の不純物を１×１０16ａｔｍｓ／ｃｍ3〜１
×１０21ａｔｍｓ／ｃｍ3ドーピングする工程と、前記
半導体基板全域ないしは一部の領域にドーピングされた
不純物を拡散させる工程と、前記半導体基板全域ないし
は一部の領域をエッチングする工程と、前記半導体基板
上にエピタキシャル成長膜を形成する工程を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体基板全域ないしは一部の領域
にドーピングするＮ型の導電型の不純物は、砒素である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記半導体基板全域ないしは一部の領域
にドーピングするＮ型の導電型の不純物は、リンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記半導体基板全域ないしは一部の領域
にドーピングされた不純物を拡散させる工程は、熱拡散
法により前記ドーピングされた不純物を前記半導体基板
に拡散させると共に、前記ドーピングされた不純物を活
性化させ、前記半導体基板に１０００〜２００００Åの
熱酸化膜が形成されることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項５】 前記半導体基板全域ないしは一部の領域
をエッチングされた工程は、前記半導体基板全域ないし
は一部の領域のエッチング量が１００〜１００００Åで
あることを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2805198A JPH11233445A (ja) | 1998-02-10 | 1998-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2805198A JPH11233445A (ja) | 1998-02-10 | 1998-02-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233445A true JPH11233445A (ja) | 1999-08-27 |
Family
ID=12237966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2805198A Pending JPH11233445A (ja) | 1998-02-10 | 1998-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079382A (ja) * | 2003-09-01 | 2005-03-24 | Seiko Epson Corp | エッチング装置 |
-
1998
- 1998-02-10 JP JP2805198A patent/JPH11233445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079382A (ja) * | 2003-09-01 | 2005-03-24 | Seiko Epson Corp | エッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JPH06168952A (ja) | 半導体装置およびその製造方法 | |
| JPS58201358A (ja) | 浅いエミツタ構造を持つトランジスタを製造する方法 | |
| JPS59186367A (ja) | 半導体装置の製造方法 | |
| CN115863249B (zh) | 半导体器件的制程方法及半导体器件 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH11233445A (ja) | 半導体装置の製造方法 | |
| JP2010135533A (ja) | 埋込拡散シリコンエピタキシャルウェーハの製造方法 | |
| JPH11283991A (ja) | 半導体装置の製造方法 | |
| JPH10189754A (ja) | 半導体装置の製造方法 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JP2023034043A (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
| JPH04324922A (ja) | 半導体装置とその製造方法 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JPH04196326A (ja) | 半導体装置の製造方法 | |
| JPH0845953A (ja) | 半導体装置 | |
| JPH0227813B2 (ja) | ||
| JPH09172023A (ja) | 半導体装置の製造方法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPS63234547A (ja) | 半導体素子の製造方法 | |
| JPH10303210A (ja) | 半導体集積回路の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |