JPH11239023A - Ｐｌｌ回路とそのノイズの除去方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力端子を増やすことなく、常に復調出力端
子の動作点を一定に保ち、ノイズの発生を除去したＰＬ
Ｌ回路とそのノイズの除去方法を提供する。 【解決手段】 位相比較回路２とループフィルタ３と電
圧制御回路６とからなるＰＬＬ回路１において、前記位
相比較回路２に入力するキャリア信号の有無を検出する
キャリア検出回路１２と、前記電圧制御回路６に所定の
電圧を加えるバイアス印加手段７と、前記検出回路１２
の検出結果に基づき制御され、前記ループフィルタ３と
前記電圧制御回路６との間に設けられる切換回路４とか
らなり、前記ループフィルタ３又は前記バイアス印加手
段７が出力する電圧を前記電圧制御回路６に選択的に導
くように構成したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ回路とその
ノイズの除去方法に係り、特に、テレビ音声多重信号処
理用のＦＭ復調回路に好適なＰＬＬ回路に関する。

【０００２】

【従来の技術】図７に示す通り、米国のテレビ音声多重
放送の、音声多重信号処理に用いられるＰＬＬ方式のＦ
Ｍ復調器において、ＳＡＰ（Ｓｅｃｏｎｄ Ａｕｄｉｏ
Ｐｒｏｇｒａｍ）放送が無い場合、つまりＰＬＬ回路
１のＰＬＬループのアンロック時の復調出力の雑音対策
は、図７に示す通り、復調出力にミュート回路１４を設
けることで雑音の発生を防止していた。

【０００３】図７のＰＬＬ方式の復調回路においては、
ＳＡＰ放送がある場合は、ＰＬＬ回路１のＰＬＬループ
は常に閉ループを形成している。一方、ＳＡＰ放送がな
い場合は、ＰＬＬ回路１はアンロック状態になるから、
電圧制御発振回路（以下、ＶＣＯ回路という）６の自励
発振周波数が不安定になり、復調出力端子９にノイズが
出力される。そこで、このノイズを除去する対策とし
て、キャリア検出回路１２により、ＳＡＰ放送無しであ
ることを検出し、ミュート回路１４をＯＮさせノイズを
遮断している。

【０００４】しかしながら、上述したような音声信号処
理に用いられるＰＬＬ方式のＦＭ復調器を用いた場合
は、ＶＣＯ回路６の自励発振周波数が不安定なため、Ｓ
ＡＰ放送が受信され、ＰＬＬ回路１がロックするとき
に、ＶＣＯ回路６の発振周波数が、ＳＡＰキャリアの周
波数に引き込まれるために、復調出力端子９のＤＣ動作
点バイアスが変動し、ｄＢＸ回路（デコーダ）１０が誤
動作するため、音声出力端子１１では、図６（ｃ）に示
すような特性となる問題がある。これはＶＣＯ回路６の
発振周波数と復調出力の関係が、図２に示すＰＬＬ復調
回路のＳカーブ特性で表されるため、ＳＡＰ放送受信時
のＶＣＯ回路６の発振周波数とキャリア周波数５ｆＨと
の差が、ＤＣオフセットとなって、復調出力端子９のＤ
Ｃ動作点バイアスの変動となるためである。また、当然
入力端子８にＳＡＰキャリア近傍の周波数帯の信号（例
えば、米国テレビ音声多重信号の場合、テレメトリ信号
（＝約１０２ＫＨｚ）が考えられる）または、ノイズが
あれば、その信号にＶＣＯ回路６の発振周波数が、ロッ
クする可能性があり、ＰＬＬ回路１の後段にあるｄＢＸ
回路１０へ与える影響は大きく、ｄＢＸ回路１０が誤動
作を起こす可能性もある。つまり、前述の動作点バイア
スの変動は、視聴者にとっては、一般に「ボツ音」と言
われるものとして聞こえ、ＦＭ放送受信時に視聴者に違
和感を与えることになる。

【０００５】ここでｄＢＸ回路１０は、一般に知られて
いる圧縮伸張方式のノイズリダクション回路で再生信号
の周波数とレベルに応じて圧縮伸張率を決めている。つ
まりｄＢＸ回路１０は、フィルター回路と電圧制御型増
幅回路（以下、ＶＣＡ回路と略す。）で構成され、復調
出力端子９で発生するＤＣ動作点バイアス変動を入力信
号としてｄＢＸ回路１０が、動作する。従って、入力さ
れたＤＣ動作点バイアスの変動が、ＶＣＡ回路により増
幅され、更にフィルター回路により積分されるため「ボ
ツ音」として音声出力に出力されることになる。

【０００６】図８は、従来の米国テレビ音声多重信号処
理に用いられている他のＰＬＬ方式のＦＭ復調器の一構
成例を示すブロック図であり、この回路では、入力端子
８とＰＬＬ回路１の間にＳＡＰキャリア検出回路１２に
より制御されるＳＷ回路１５を追加することにより、図
７の問題点を回避している。この回路の動作は、キャリ
ア検出回路１２により、ＦＭ放送ありの場合、ＳＷ回路
１５を介して、入力端子８のＦＭ信号は、ＰＬＬ回路１
へ入力され、ＦＭ復調を行う。また、ＦＭ放送なしの場
合、ＳＷ回路１５によりＰＬＬ回路１の入力は、基準信
号発生回路１６の基準クロックが入力され、ＰＬＬ回路
１はこの基準クロックに同期する。従って、この回路で
は、ＰＬＬ回路１は、如何なる入力信号状況においても
ＰＬＬループはアンロックの状態になることが無いため
に、ＰＬＬ回路１のＰＬＬループが不安定になることは
無い。従って、ＦＭ放送が無い場合、ノイズを発生する
こともなく、ＦＭ放送受信時においても「ボツ音」は発
生し難い。

【０００７】しかしながら、上述したような音声信号処
理に用いられるＰＬＬ方式のＦＭ復調器を用いた場合
は、高精度の基準信号発生回路１６、つまり発振回路を
新たに集積回路内に内蔵する必要があり大規模化は免れ
ない。更に、通常の集積回路内蔵の発振回路以上の特
性、つまり、発振周波数の温度変化、電源電圧依存性を
最小限確保する必要が有るため大規模化が予想される。
また、実装セット内に高精度のクロックが有れば、その
クロックを使用することも可能であるが、通常、分周器
等の付加回路の追加が必要であり、更に、新たに基準ク
ロック入力端子が必要になり、パッケージの制約の問題
があり、その結果、使用セットも制限される。

【０００８】

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、入力端子を増やす
ことなく、常に復調出力端子の動作点を一定に保ち、ノ
イズの発生を除去した新規なＰＬＬ回路とそのノイズの
除去方法を提供するものである。

【０００９】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるＰ
ＬＬ回路の第１態様は、位相比較回路とループフィルタ
と電圧制御回路とからなるＰＬＬ回路において、前記位
相比較回路に入力するキャリア信号の有無を検出するキ
ャリア検出回路と、前記電圧制御回路に所定の電圧を加
えるバイアス印加手段と、前記検出回路の検出結果に基
づき制御され、前記ループフィルタと前記電圧制御回路
との間に設けられる切換回路とからなり、前記ループフ
ィルタ又は前記バイアス印加手段が出力する電圧を前記
電圧制御回路に選択的に導くように構成したことを特徴
とするものであり、又、第２態様は、前記切換回路は、
第１及び第２のトランジスタから成る差動回路と、前記
差動回路に設けられた定電流回路と、前記定電流回路を
構成する第３のトランジスタと共にカレントミラー回路
を形成する第４及び第５のトランジスタと、前記第５の
トランジスタのベース電圧を前記３のトランジスタ又は
前記４のトランジスタのベースに選択的に導く切換手段
とからなり、前記ループフィルタの出力は前記第１のト
ランジスタのベースに導かれると共に、第２のトランジ
スタのベースには基準電圧が印加され、前記電圧制御回
路の発振周波数は、前記第２のトランジスタ又は第４の
トランジスタの電流値に従い制御され、且つ、前記バイ
アス印加手段の電圧は、前記第５のトランジスタのコレ
クタに印加されるように構成したことを特徴とするもの
であり、又、第３態様は、前記切換回路は、第１及び第
２のトランジスタから成る差動回路と、前記差動回路に
設けられた定電流回路と、前記定電流回路を構成する第
３のトランジスタと共にカレントミラー回路を形成する
第４及び第５のトランジスタと、前記第２のトランジス
タ又は前記４のトランジスタのコレクタ電流を前記電圧
制御回路に選択的に導く切換手段とからなり、前記ルー
プフィルタの出力は前記第１のトランジスタのベースに
導かれると共に、第２のトランジスタのベースには基準
電圧が印加され、前記電圧制御回路の発振周波数は、前
記第２のトランジスタ又は第４のトランジスタの電流値
に従い制御され、且つ、前記バイアス印加手段の電圧
は、前記第５のトランジスタのコレクタに印加されるよ
うに構成したことを特徴とするものであり、又、第４態
様は、前記第３のトランジスタのエミッタ面積と前記第
４のトランジスタのエミッタ面積とが異なるように形成
したことを特徴とするものであり、又、第５態様は、前
記切換回路は、第１及び第２のトランジスタから成る差
動回路と、前記差動回路に設けられた定電流回路と、前
記定電流回路を構成する第３のトランジスタと共にカレ
ントミラー回路を形成する第５のトランジスタと、第１
のトランジスタの入力を切換える切換手段とからなり、
前記第２のトランジスタのベースには基準電圧が印加さ
れ、前記第１のトランジスタには前記切換手段を介して
前記ループフィルタの出力又は前記基準電圧が選択的に
印加され、前記電圧制御回路の発振周波数は、前記第２
のトランジスタの電流値に従い制御され、且つ、前記バ
イアス印加手段の電圧は、前記第５のトランジスタのコ
レクタに印加されるように構成したことを特徴とするも
のである。

【００１０】又、本発明に係るＰＬＬ回路のノイズの除
去方法の態様は、位相比較回路とループフィルタと電圧
制御回路とからなるＰＬＬ回路において、前記位相比較
回路に入力するキャリア信号がない場合、前記ループフ
ィルタと電圧制御回路の接続を切り、前記電圧制御回路
が所定の周波数で発振するようなバイアスを前記電圧制
御回路に印加することで、前記位相比較回路に入力する
キャリア信号がなくなった際のノイズの発生を防止する
ことを特徴とするものである。

【００１１】

【発明の実施の形態】本発明に係るＰＬＬ回路は、位相
比較回路とループフィルタと電圧制御回路とからなるＰ
ＬＬ回路において、前記位相比較回路に入力するキャリ
ア信号の有無を検出するキャリア検出回路と、前記電圧
制御回路に所定の電圧を加えるバイアス印加手段と、前
記検出回路の検出結果に基づき制御され、前記ループフ
ィルタと前記電圧制御回路との間に設けられる切換回路
とからなり、前記ループフィルタ又は前記バイアス印加
手段が出力する電圧を前記電圧制御回路に選択的に導く
ようにし、復調出力のＤＣ動作点バイアスを常に一定に
保つように構成することで、ノイズの発生を抑えるもの
である。

【００１２】図１において、入力端子８に適正なＦＭ変
調信号が、入力されている場合には位相比較器２とルー
プフィルター３と切換回路４とＶ／Ｉ変換回路５と電圧
制御発振器（ＶＣＯ回路）６とで構成されるＰＬＬ回路
１でＦＭ復調を行い、復調信号を出力端子９に出力す
る。ここで、入力端子８が無信号、又は、弱電界時は、
キャリア検出回路１２によりＦＭ無信号であることを検
出し、このキャリア検出回路１２の出力の制御信号によ
り切換回路４を制御し、ＰＬＬ回路１のＰＬＬループを
開放しＶＣＯ回路６の自励発振周波数を適正な値にする
調整バイアスをＤＡＣ７よりＶ／Ｉ変換回路５に供給す
る。このようにして、ＦＭ無信号時においても常にＶＣ
Ｏ回路６の自励発振周波数を適正な周波数とすることが
出来る。従って、この状態で入力端子８にＦＭ変調信号
が入力されると、つまりＦＭ放送が受信されると、キャ
リア検出回路１２がＦＭキャリアを検出し、切換回路４
を制御しＰＬＬ回路１のＰＬＬループを閉ループとし
て、復調を開始するため、復調出力端子９のＤＣ動作点
バイアスは、変わらず、このため、音声出力端子１１に
おいてボツ音等の違和感を視聴者に与えることが無く、
更に、復調出力端子９の後段にミューティング回路等の
雑音除去回路を設ける必要がない。

【００１３】尚、弱電界とは、キャリア検出回路１２で
設定された検出感度以下の電界強度を意味するものとす
る。

【００１４】

【実施例】以下に、本発明に係わるＰＬＬ回路とそのノ
イズの除去方法の具体例を図面を参照しながら詳細に説
明する。図１は、本発明に係わるＰＬＬ回路の具体例の
ブロック図、図３は、切換回路の回路図であって、これ
らの図には、位相比較回路２とループフィルタ３と電圧
制御回路６とからなるＰＬＬ回路１において、前記位相
比較回路２に入力するキャリア信号の有無を検出するキ
ャリア検出回路１２と、前記電圧制御回路６に所定の電
圧を加えるバイアス印加手段７と、前記検出回路１２の
検出結果に基づき制御され、前記ループフィルタ３と前
記電圧制御回路６との間に設けられる切換回路４とから
なり、前記ループフィルタ３又は前記バイアス印加手段
７が出力する電圧を前記電圧制御回路６に選択的に導く
ように構成したＰＬＬ回路が示されている。

【００１５】又、図３には、切換回路の具体例として、
前記切換回路４は、第１及び第２のトランジスタＱ１、
Ｑ２から成る差動回路ＤＥＦと、前記差動回路ＤＥＦに
設けられた定電流回路ＩＣと、前記定電流回路ＩＣを構
成する第３のトランジスタＱ３と共にカレントミラー回
路を形成する第４及び第５のトランジスタＱ４、Ｑ５
と、前記第５のトランジスタＱ５のベース電圧を前記３
のトランジスタＱ３又は前記４のトランジスタＱ４のベ
ースに選択的に導く切換手段４ａ、４ｂとからなり、前
記ループフィルタ３の出力は前記第１のトランジスタＱ
１のベースに導かれると共に、第２のトランジスタＱ２
のベースには基準電圧ＶＳが印加され、前記電圧制御回
路６の発振周波数は、前記第２のトランジスタＱ２又は
第４のトランジスタＱ４の電流値に従い制御され、且
つ、前記バイアス印加手段７の電圧は、前記第５のトラ
ンジスタＱ５のコレクタに印加されるように構成したＰ
ＬＬ回路が示されている。

【００１６】次に、本発明のＰＬＬ回路を更に詳細に説
明する。図１は、米国テレビ音声多重信号放送のＦＭ復
調回路のブロック図であり、本発明の復調回路は、位相
比較器２とループ・フィルター３とＶ／Ｉ変換回路５と
ＶＣＯ回路６と、ＳＡＰキャリア検出回路１２の出力信
号で制御される切換回路４とで閉ループを形成すること
により、ＰＬＬ回路１によるＦＭ復調を行っている。ま
た、米国テレビ音声多重信号は、ノイズ・リダクション
による雑音除去を目的として、ｄＢＸ変調がされている
ため、ＰＬＬ回路１で復調された信号は、ｄＢＸ回路
（デコーダ）１０へ導かれｄＢＸ復調が行われる。ＳＡ
Ｐキャリア検出回路１２は、ＦＭ入力端子８の信号を常
に監視し、ＳＡＰ放送の有無を検出するとともに、切換
回路４を制御する。切換回路４は、ＳＡＰ放送がある時
は、前述のようにＰＬＬ回路を閉ループとしてＦＭ復調
を実施する。また、ＳＡＰ放送を行っていない時、又
は、弱電界の場合は、ＰＬＬ回路を開ループとする。こ
の場合切換回路４は、Ｖ／Ｉ変換回路５へＤＡＣ７に格
納されているデータ、つまりあらかじめＶＣＯ回路６の
自励発振周波数がＳＡＰ放送のキャリア周波数５ｆＨと
なるように設定された調整バイアスを供給することによ
り、ＶＣＯ回路６の自励発振周波数を規定の発振周波数
とすることが出来る。この結果、ＶＣＯ回路６の発振周
波数は、ＳＡＰ放送がある場合は、ＳＡＰキャリア周波
数５ｆＨ（ｆＨ＝１５．７３４ＫＨｚ）に同期し、ＳＡ
Ｐ放送が無い場合は切換回路４により規定の周波数、即
ち、５ｆＨで自励発振する。従って、ＶＣＯ回路６の発
振周波数を常に一定に保つことが出来る。

【００１７】次に、図１のＦＭ復調回路の動作について
説明する。まず、ＳＡＰ放送がある場合、ＦＭ変調信号
は、入力端子８を介して位相比較器２に入力され、ＶＣ
Ｏ回路６の発振周波数との比較を行う。ここで比較した
差信号をループ・フィルター３に入力し、この差信号を
積分する。このループ・フィルタ３の出力信号は、切換
回路４を介してＶ／Ｉ変換回路５に入力されＶＣＯ回路
６の発振周波数を制御する。そして、このＶＣＯ回路６
の出力信号は、位相比較器２へ入力される。この帰還ル
ープにより、ＰＬＬ方式のＦＭ復調が、実施される。こ
こで、ループ・フィルター３で積分された信号が、ＦＭ
復調信号である。従って、この帰還ループによりＶＣＯ
回路６の発振周波数は、ＳＡＰキャリア周波数５ｆＨに
ロックするため、復調出力端子９の動作点バイアスは、
図２に示す基準バイアスとなる。ただし、米国テレビ音
声多重信号には、更に雑音除去のためのｄＢＸ変調が掛
けられている。このため復調信号は、ｄＢＸ回路１０に
入力され音声信号が取り出される。

【００１８】ここで切換回路４の動作は、ＳＡＰ放送が
ある前述の状態では、入力端子８のＦＭ変調信号中のＳ
ＡＰキャリアをキャリア検出回路１２が、検出して切換
回路４を制御して、ループ・フィルタ３の出力信号が、
Ｖ／Ｉ変換回路５に入力されるように動作する。つま
り、ＰＬＬ回路を閉ループとする。次に、ＳＡＰ放送が
無い場合、ＳＡＰキャリア検出回路１２により、ＳＡＰ
放送無しであることが検出され、キャリア検出回路１２
の出力信号により、ＳＷ回路４は制御され、ＰＬＬ回路
１のループ・フィルター３とＶ／Ｉ変換回路５との接続
が開放される。従って、ＰＬＬ回路１は、開ループとな
る。そして、この動作と同時に、Ｖ／Ｉ変換回路５にＤ
ＡＣ７の出力を接続し、ＶＣＯ回路６の自励発振周波数
を５ｆＨとするために、あらかじめ設定された調整バイ
アスをＤＡＣ７から供給する。この動作によりＶＣＯ回
路６の自励発振周波数は、ＳＡＰキャリアと同じ５ｆＨ
の周波数で発振する。さて、一般に、集積回路内蔵の発
振回路は、内蔵コンデンサー等の製造上のバラツキを補
償するためにセット実装時に発振器の自励周波数を調整
する必要があるが、この調整したデータ（電圧または電
流値）は、ＤＡＣ７に保持されるか、トリミングされた
外部抵抗を用いるから、本発明を実施するにあたり、新
たに調整データを準備する必要は無く、この調整データ
を供給することにより、ＶＣＯ回路６は、高精度の自励
発振周波数を得る。

【００１９】なお、ＤＡＣ７としては、ディジタル−ア
ナログ変換器で構成し、このディジタル−アナログ変換
器にＶＣＯ回路６の発振周波数を５ｆＨとするディジタ
ルデータを与えるようにすればよい。以上のようにＳＡ
Ｐ放送が無い場合においても、ＶＣＯ回路６は、規定の
周波数で発振することが出来る。

【００２０】次に、図３に切換回路４とＶ／Ｉ変換回路
の第１の具体的回路図を示す。まず、トランジスタＱ１
とＱ２は、Ｖ／Ｉ変換を実施する差動回路を構成してお
り、トランジスタＱ２のベースに基準バイアスを供給
し、トランジスタＱ１のベースに入力されるループ・フ
ィルタ３の出力電圧との差を電流出力として、トランジ
スタＱ２のコレクタからＶＣＯ回路６へ供給する。

【００２１】次に、トランジスタＱ３、Ｑ４とＱ５は、
カレントミラー回路を構成しており、ＤＡＣ７に格納さ
れている調整データがトランジスタＱ５のコレクタに入
力され前記差動回路ＤＥＦ、及び、ＶＣＯ回路６の供給
電流を決定している。ＳＡＰ放送がある場合は切換回路
４のスイッチ４ａがＯＮしてトランジスタＱ５のベース
とトランジスタＱ３のベースとを接続し、トランジスタ
Ｑ２のコレクタが、ＶＣＯ回路６へ電流を供給する。ま
た、ＳＡＰ放送がない場合は、切換回路４のスイッチ４
ａがＯＦＦすると共にスイッチ４ｂがＯＮになってトラ
ンジスタＱ５のベースとトランジスタＱ４のベースとが
接続し、トランジスタＱ４のコレクタが、ＶＣＯ回路６
へ電流を供給する。ここで、トランジスタＱ３とトラン
ジスタＱ４のエミッタ面積比を「２対１」とすることに
より、トランジスタＱ４はＰＬＬ回路１のロックイン
時、つまり、差動回路ＤＥＦが平衡状態の時と同等の電
流をＶＣＯ回路６に供給することが出来るように構成し
ている。

【００２２】図４は本発明の切換回路とＶ／Ｉ変換回路
との第２の具体的回路図であり、図４には、前記切換回
路４は、第１及び第２のトランジスタＱ１、Ｑ２から成
る差動回路ＤＥＦと、前記差動回路ＤＥＦに設けられた
定電流回路ＩＣと、前記定電流回路ＩＣを構成する第３
のトランジスタＱ３と共にカレントミラー回路を形成す
る第４及び第５のトランジスタＱ４、Ｑ５と、前記第２
のトランジスタＱ２又は前記４のトランジスタＱ４のコ
レクタ電流を前記電圧制御回路６に選択的に導く切換手
段４ａ、４ｂとからなり、前記ループフィルタ３の出力
は前記第１のトランジスタＱ１のベースに導かれると共
に、第２のトランジスタＱ２のベースには基準電圧ＶＳ
が印加され、前記電圧制御回路６の発振周波数は、前記
第２のトランジスタＱ２又は第４のトランジスタＱ４の
電流値に従い制御され、且つ、前記バイアス印加手段７
の電圧は、前記第５のトランジスタＱ５のコレクタに印
加されるように構成したものである。

【００２３】なお、図３、図４において、トランジスタ
Ｑ３、Ｑ４、Ｑ５のエミッタ面積比は２：１：２であ
る。図５は本発明の切換回路とＶ／Ｉ変換回路との第３
の具体的回路図であり、図５には、前記切換回路４は、
第１及び第２のトランジスタＱ１、Ｑ２から成る差動回
路ＤＥＦと、前記差動回路ＤＥＦに設けられた定電流回
路ＩＣと、前記定電流回路ＩＣを構成する第３のトラン
ジスタＱ３と共にカレントミラー回路を形成する第５の
トランジスタＱ５と、第１のトランジスタＱ１の入力を
切換える切換手段４ｃとからなり、前記第２のトランジ
スタＱ２のベースには基準電圧ＶＳが印加され、前記第
１のトランジスタＱ１には前記切換手段４ｃを介して前
記ループフィルタ３の出力又は前記基準電圧ＶＳが選択
的に印加され、前記電圧制御回路６の発振周波数は、前
記第２のトランジスタＱ２の電流値に従い制御され、且
つ、前記バイアス印加手段７の電圧は、前記第５のトラ
ンジスタＱ５のコレクタに印加されるように構成したも
のである。

【００２４】

【発明の効果】以上説明したように本発明においては、
キャリア検出回路により、ＰＬＬ回路のＰＬＬループの
開閉を制御し、ＰＬＬ回路のＰＬＬループがロックイン
していない場合にＰＬＬ回路のＰＬＬループを開放し、
ＶＣＯ回路の自励発振周波数データをＶ／Ｉ変換回路に
供給することにより、常にＶＣＯ回路の発振周波数をＦ
Ｍキャリアと同じ周波数に制御できるため、以下に記載
するような効果を奏する。 （１）ＳＡＰ放送がない場合、外来ノイズ等による誤動
作が起きない。また、アンロック時に発生するＰＬＬ回
路のノイズを出力することもない。 （２）ＳＡＰ放送がない場合、ＶＣＯ回路の発振周波数
をＦＭキャリア周波数と同じにすることにより、ＳＡＰ
放送が受信された場合、復調出力端子の動作点バイアス
を一定に保つことができ、ＳＡＰ放送ＯＦＦからＯＮに
切り替わり時にボツ音等による違和感を視聴者に与えな
い。特に米国テレビ放送の場合、ＦＭ復調器後段のｄＢ
Ｘ回路が、この動作点バイアスの変動があった場合に誤
動作する可能性があるが、本発明の回路の場合、バイア
スの変動はないから、ｄＢＸ回路の誤動作もなくなる。

【００２５】図６（ａ）に本発明のＰＬＬ回路による切
り替わり波形を示す。（尚、図６（ｂ）、（ｃ）は従来
のＰＬＬ回路の切り替わり波形を示しています。） （３）従来のＳＡＰ放送の復調用のＰＬＬ回路に若干の
素子を追加するだけで実現出来る、しかも、端子が増加
するようなこともない。

【００２６】本実施例では、最も効果が得られる米国テ
レビ音声多重信号処理方式のＳＡＰ復調回路についての
み触れたが、他方式の音声信号処理に於けるＰＬＬ方式
のＦＭ復調回路においても同様に適用することで同様の
効果を得ることが出来ることは明らかである。

【図面の簡単な説明】

【図１】本発明に係るＰＬＬ回路のブロック図である。

【図２】ＦＭ復調器のＳカーブ特性を示す図である。

【図３】本発明の切換回路を示す第１の具体的回路図で
ある。

【図４】本発明の切換回路を示す第２の具体的回路図で
ある。

【図５】本発明の切換回路を示す第３の具体的回路図で
ある。

【図６】切換波形を示し、（ａ）は本発明の切り替わり
波形図、（ｂ）、（ｃ）従来の回路の切り替わり波形図
である。

【図７】従来技術の回路図である。

【図８】従来技術の他の回路図である。

【符号の説明】

１ ＰＬＬ回路 ２ 位相比較器 ３ ループフィルタ ４ 切換回路 ４ａ、４ｂ、４ｃ スイッチ（切換手段） ５ Ｖ／Ｉ変換回路 ６ 電圧制御発振器（ＶＣＯ回路） ７ バイアス印加手段 ８ 入力端子 ９ ＦＭ復調出力 １０ ｄＢＸ回路 １２ キャリア検出回路 Ｑ１〜Ｑ５ トランジスタ ＤＥＦ 差動回路 ＶＳ 基準電圧 ＩＣ 定電流回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 位相比較回路とループフィルタと電圧制
   御回路とからなるＰＬＬ回路において、 前記位相比較回路に入力するキャリア信号の有無を検出
   するキャリア検出回路と、前記電圧制御回路に所定の電
   圧を加えるバイアス印加手段と、前記検出回路の検出結
   果に基づき制御され、前記ループフィルタと前記電圧制
   御回路との間に設けられる切換回路とからなり、前記ル
   ープフィルタ又は前記バイアス印加手段が出力する電圧
   を前記電圧制御回路に選択的に導くように構成したこと
   を特徴とするＰＬＬ回路。
2. 【請求項２】 前記切換回路は、第１及び第２のトラン
   ジスタから成る差動回路と、前記差動回路に設けられた
   定電流回路と、前記定電流回路を構成する第３のトラン
   ジスタと共にカレントミラー回路を形成する第４及び第
   ５のトランジスタと、前記第５のトランジスタのベース
   電圧を前記３のトランジスタ又は前記４のトランジスタ
   のベースに選択的に導く切換手段とからなり、前記ルー
   プフィルタの出力は前記第１のトランジスタのベースに
   導かれると共に、第２のトランジスタのベースには基準
   電圧が印加され、前記電圧制御回路の発振周波数は、前
   記第２のトランジスタ又は第４のトランジスタの電流値
   に従い制御され、且つ、前記バイアス印加手段の電圧
   は、前記第５のトランジスタのコレクタに印加されるよ
   うに構成したことを特徴とする請求項１記載のＰＬＬ回
   路。
3. 【請求項３】 前記切換回路は、第１及び第２のトラン
   ジスタから成る差動回路と、前記差動回路に設けられた
   定電流回路と、前記定電流回路を構成する第３のトラン
   ジスタと共にカレントミラー回路を形成する第４及び第
   ５のトランジスタと、前記第２のトランジスタ又は前記
   ４のトランジスタのコレクタ電流を前記電圧制御回路に
   選択的に導く切換手段とからなり、前記ループフィルタ
   の出力は前記第１のトランジスタのベースに導かれると
   共に、第２のトランジスタのベースには基準電圧が印加
   され、前記電圧制御回路の発振周波数は、前記第２のト
   ランジスタ又は第４のトランジスタの電流値に従い制御
   され、且つ、前記バイアス印加手段の電圧は、前記第５
   のトランジスタのコレクタに印加されるように構成した
   ことを特徴とする請求項１記載のＰＬＬ回路。
4. 【請求項４】 前記第３のトランジスタのエミッタ面積
   と前記第４のトランジスタのエミッタ面積とが異なるよ
   うに形成したことを特徴とする請求項２又は３記載のＰ
   ＬＬ回路。
5. 【請求項５】 前記切換回路は、第１及び第２のトラン
   ジスタから成る差動回路と、前記差動回路に設けられた
   定電流回路と、前記定電流回路を構成する第３のトラン
   ジスタと共にカレントミラー回路を形成する第５のトラ
   ンジスタと、第１のトランジスタの入力を切換える切換
   手段とからなり、前記第２のトランジスタのベースには
   基準電圧が印加され、前記第１のトランジスタには前記
   切換手段を介して前記ループフィルタの出力又は前記基
   準電圧が選択的に印加され、前記電圧制御回路の発振周
   波数は、前記第２のトランジスタの電流値に従い制御さ
   れ、且つ、前記バイアス印加手段の電圧は、前記第５の
   トランジスタのコレクタに印加されるように構成したこ
   とを特徴とする請求項１記載のＰＬＬ回路。
6. 【請求項６】 位相比較回路とループフィルタと電圧制
   御回路とからなるＰＬＬ回路において、 前記位相比較回路に入力するキャリア信号がない場合、
   前記ループフィルタと電圧制御回路の接続を切り、前記
   電圧制御回路が所定の周波数で発振するようなバイアス
   を前記電圧制御回路に印加することで、前記位相比較回
   路に入力するキャリア信号がなくなった際のノイズの発
   生を防止することを特徴とするＰＬＬ回路のノイズの除
   去方法。