JPH11260825A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】接合を浅く形成し、光照射熱処理工程における
デバイス特性の温度依存性やパターンレイアウト依存性
を抑制して均一性の向上が可能な半導体装置の製造方法
を提供する。 【解決手段】基板２１上に多結晶膜２３を形成し、多結
晶膜２３の結晶性を回復させる第１熱処理を行い、結晶
性が回復された多結晶膜２３ａへ不純物を導入する。あ
るいは、基板２１上に多結晶膜２３を形成し、多結晶膜
２３へ不純物を導入し、多結晶膜２３を形成する工程の
成膜温度よりも高い温度での多結晶膜２３の結晶性の回
復と不純物の活性化を行う第１熱処理を行い、光照射熱
処理による第２熱処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にバイポーラトランジスタなどでの浅い接
合と、均一なデバイス特性を有するポリシリコン抵抗素
子などの半導体素子を有する半導体装置の製造方法に関
する。

【０００２】

【従来の技術】半導体装置に用いられるトランジスタと
しては、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）
と、バイポーラトランジスタに大別される。ＭＯＳＦＥ
Ｔとしては、ｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯ
ＳＦＥＴ、およびその両方を用いるＣＭＯＳＦＥＴとが
用いられている。一方、バイポーラトランジスタとして
は、ｎｐｎ接合型およびｐｎｐ接合型が用いられてい
る。バイポーラトランジスタは、バイポーラトランジス
タ自体が高速で動作し、さらにバイポーラトランジスタ
の伝達コンダクタンスが大きく、容量性負荷に対する駆
動能力が大きいために、ＭＯＳＦＥＴと比較して高速動
作が可能となっている。

【０００３】バイポーラトランジスタの利点である高速
な動作をさらに高速化するためには、浅いエミッタ・ベ
ース接合の形成、ベースの低抵抗化および寄生容量の低
減が必要である。ポリシリコンを用いて低抵抗外部ベー
ス領域であるグラフトベースを形成し、ポリシリコンか
らの導電性不純物の拡散により接合を浅くしてエミッタ
および真性ベースを形成することが上記の高速化に有効
であり、現在のバイポーラトランジスタの形成方法にお
ける主流となっている。

【０００４】また、さらなる高速化を実現するためには
エミッタおよび真性ベースにおける接合をより浅く形成
することが必要となり、導電性不純物を拡散させるのに
寄与する熱処理工程の総熱処理量を低減することが重要
となってくる。このため、導電性不純物の拡散に対する
寄与が小さく、不純物の活性化を行うことができるラン
プアニール処理などの光照射熱処理による高温短時間ア
ニール（ＲＴＡ処理；Rapid Thermal Annealing ）が脚
光を浴びている。また、このＲＴＡ技術によれば、上記
のように接合を浅くするとともに、低エネルギーイオン
注入法により注入した不純物イオンを電気的活性化（キ
ャリア回復）させて不純物注入層を低抵抗化し、結晶欠
陥を回復させて接合リーク電流を低減することも達成さ
れつつある。このように、総熱処理量を抑えた半導体装
置の製造工程においては、ますますランプアニール技術
などのＲＴＡ処理の重要性が増しつつある。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ように接合を浅くするなどの目的のために総熱処理量を
抑えることは、デバイス特性のばらつきを増大させる結
果を招いている。従来の総熱処理量を抑えていなかった
方法においては、温度制御性に優れる拡散炉での熱処理
工程により不純物の活性化や結晶性の状態が支配されて
いたために、熱処理工程がデバイス特性のばらつきの支
配要因になることは少なかった。これに対して、上記の
ような総熱処理量が抑えられた製造工程においては、不
純物の括性化やポリシリコン膜などの結晶性の状態がラ
ンプアニール工程などのＲＴＡ処理工程によって支配さ
れることになる。ランプアニール工程などのＲＴＡ処理
工程は拡散炉での熱処理と比べて温度制御性に劣ってお
り、デバイス特性のばらつきを増大させる原因となって
きている。

【０００６】エミッタやグラフトベースを形成するポリ
シリコン膜やポリシリコン抵抗においては、ポリシリコ
ンにおけるキャリア伝導が、図２０に示すようにシリコ
ン粒子の境界においてポテンシャルが高くなってキャリ
アがトラップされるというキャリアトラップ機構により
説明され、例えばポリシリコンにおけるシート抵抗ρは
次式で表される。

【０００７】

【数１】

【０００８】上式において、Ｅａは活性化エネルギー、
Ｎｔはトラップ状態密度、Ｌは粒子サイズ、Ｎｄは不純
物濃度、εはシリコンの誘電率、Ｖｃはキャリア移動度
である。トラップ状態密度Ｎｔはポリシリコンの結晶性
によって決まる変数であり、上式（１）より、トラップ
状態密度が大きいとシート抵抗は大きくなり、トラップ
状態密度が小さいとシート抵抗は小さくなる。

【０００９】拡散工程などにおける総熱処理量を抑えた
製造工程においては、不純物の活性化や結晶性の回復が
ランプアニールなどのＲＴＡ処理温度に強く依存して進
行するため、ＲＴＡ工程におけるウェーハ温度を精度良
く制御する必要がある。しかし、ランプアニールのよう
な光照射熱処理によるウェーハ加熱では、ウェーハの膜
構造や膜質、不純物濃度などによりウェーハの輻射率が
変化してしまうため、光照射強度が一定（開回路制御；
Open Loop Control ）のもとでは、基板の光吸収量（処
理温度）が変わってしまい、製造工程の複雑化に伴う各
種のばらつき（膜厚、膜質、不純物量あるいは構造な
ど）を含むウェーハの熱処理温度を精度良く制御するこ
とは極めて困難となっている。従って、ＲＴＡ処理温度
のばらつきに起因して、不純物の活性化や結晶性の回復
の進行が変動し、デバイス特性にばらつきを発生させる
ことになる。

【００１０】例として、１５０ｎｍのポリシリコン膜を
酸化シリコン膜上に成膜し、その後ＢＦ₂ ⁺ を４０ｋｅ
Ｖ、４．３×１０¹⁴ａｔｏｍｓ／ｃｍ² の条件にてイオ
ン注入した試料ウェーハについて、Ｎ₂ 雰囲気下で（９
００℃、１５分の熱処理）＋（８００℃、３０分の熱処
理）を拡散炉において行った後、Ｎ₂ 雰囲気下でランプ
アニール処理を行なった時と、総熱処理量を少なくして
（８００℃、３０分の熱処理）のみを拡散炉において行
った後、Ｎ₂ 雰囲気下でランプアニール処理を行なった
時の、ポリシリコン膜のシート抵抗およびそのシート抵
抗のウェーハ面内均一性のランプアニール温度依存性を
図２１に示す。

【００１１】図２１より判るように、拡散炉による総熱
処理量が少なくなると、ランプアニールにおけるシート
抵抗の温度依存性が顕著となり、これに伴いシート抵抗
のウェーハ面内均一性も悪化することとなる。

【００１２】この評価において行った拡散炉による熱処
理は、高速バイポーラデバイスにおけるベース、エミッ
タ領域の形成、あるいはＭＯＳデバイスにおけるソー
ス、ドレイン領域形成やポリシリコンゲートの形成に用
いられる一般的な熱処理であり、接合を浅く形成するた
めに低温化される方向にある。特に、高速バイポーラデ
バイスのＮＰＮトランジスタにおける外部ベース領域、
エミッタ領域、Ｌ−ＰＮＰトランジスタのエミッタ、コ
レクタ領域、あるいは、Ｓｕｂ‐ＰＮＰトランジスタに
おけるエミッタ領域の形成には、ポリシリコン膜に導入
した不純物からの拡散が用いられており、拡散による総
熱処理量が少なくなることで、不純物の活性化やポリシ
リコン膜の結晶性回復がランプアニール工程において顕
著に進行し、温度制御性に劣り、温度のばらつきを生じ
ているランプアニール工程がデバイス特性のばらつきの
支配工程となっている。

【００１３】また、ポリシリコン抵抗素子においても同
様であり、ＭＯＳデバイスにおいても、ソース・ドレイ
ン領域の浅い接合層の形成のためにランプアニールが使
われており、総熱処理量の低減と伴にデバイス特性のラ
ンプアニール処理などのＲＴＡ温度に対する依存性はま
すます顕著となり、デバイス特性の均一化のためにラン
プアニール工程などのＲＴＡ処理における温度制御性の
向上が不可欠となっている。

【００１４】ランプアニール処理における温度制御の精
度向上のための技術としては、特願平９−４３１６６号
に記載されているように、、被覆部材で被覆した熱電対
を加熱処理をしているウェーハに接触させて、その温度
を測定し、ランプの出力にフィードバックする閉回路制
御（Closed Loop Control ）が検討されている。しかし
ながら、拡散炉の温度制御精度（±ｌ℃以下）に比べる
と、ランプアニール処理などのＲＴＡ処理における制御
精度ははるかに劣ってしまうため、ランプアニールの高
精度化だけでは対応が難しくなりつつある。

【００１５】さらに、上記の閉回路制御を用いても、ウ
ェーハ上に様々なパターンが存在する系では、パターン
構造に依存したウェーハの面内温度の不均一性を生じて
しまい、上記の抵抗値などのデバイス特性のパターンレ
イアウト依存性が顕在化するという問題があった。この
パターン効果を抑制する方法としては、光の照射をウェ
ーハの両面上において行うのではなく、パターンが形成
されていない面からの照射とする方法が報告されている
（1997 International Conference on Rapid Thermal P
rocess forFuture ULSI の発表論文(Temperature and
Interface Engineering in RTP, Z.NENYEI)）。しかし
ながら、上記のパターン効果はランプアニール装置など
の光照射装置において発生するだけでなく、拡散炉など
の熱処理炉においても発生してしまうため、光照射装置
だけでの対策では実際の半導体装置の製造工程において
は効果が小さい。

【００１６】例えば、図２２は、１５０ｎｍのポリシリ
コン膜を酸化シリコン膜上に成膜し、さらにその上層に
キャッピング酸化シリコン膜を形成した試料ウェーハに
対する光の吸収強度のキャッピング酸化シリコン膜厚依
存性のシミュレーション結果であり、（ａ）はランプア
ニール装置（処理温度１０３０℃、タングステンハロゲ
ンランプ温度２５００Ｋと設定）によるシミュレーショ
ン結果であり、（ｂ）は拡散炉（Furnace Anneal装置、
処理温度９００℃、ウェーハ間の反射率３０％と設定）
によるシミュレーション結果である。図２２からわかる
ように、例えばキャッピング酸化シリコン膜厚を３００
ｎｍとした領域Ａと１００ｎｍとした領域Ｂとでは、ラ
ンプアニール装置、拡散炉の場合のどちらにおいても領
域Ａの方が光の吸収強度が高く、領域Ａの熱処理温度が
領域Ｂよりも高くなってしまう。このために、上記のパ
ターンレイアウト依存性が発生することになる。

【００１７】本発明は上記の問題点に鑑みてなされたも
のであり、従って、本発明の目的は、接合を浅く形成す
ることができる拡散工程などにおける総熱処理量を抑え
た製造工程において、ランプアニール工程などの光照射
熱処理工程におけるデバイス特性の温度依存性やパター
ンレイアウト依存性を抑制し、デバイス特性の均一性を
向上させることができる半導体装置の製造方法を提供す
ることである。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、基板上に多結晶
膜を形成する工程と、前記多結晶膜の結晶性を回復させ
る第１熱処理工程と、前記結晶性が回復された多結晶膜
へ不純物を導入する工程とを有する。

【００１９】上記の本発明の半導体装置の製造方法は、
基板上に多結晶膜を形成し、多結晶膜の結晶性を回復さ
せる第１熱処理を行い、結晶性が回復された多結晶膜へ
不純物を導入する。

【００２０】上記の本発明の半導体装置の製造方法によ
れば、不純物の導入前の第１熱処理により多結晶膜の結
晶性を回復させるので、その後のランプアニール工程な
どの光照射熱処理工程におけるデバイス特性の温度依存
性やパターンレイアウト依存性を抑制し、デバイス特性
の均一性を向上させることができる。また、第１熱処理
は不純物を導入する前に行っており、不純物の拡散に寄
与しないので十分な温度で熱処理を行うことが可能であ
る。不純物の導入後の総熱処理量を抑えることで不純物
拡散層の接合を浅く形成することができる。

【００２１】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜へ不純物を導入する工程より後
に、光照射熱処理による第２熱処理工程を有する。光照
射熱処理は高温短時間の熱処理が可能であり、導電性不
純物の拡散に対する寄与が小さく、不純物の活性化を行
うことができるので拡散層の接合を浅くして形成するこ
とができる。

【００２２】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜として、ポリシリコン膜を形成
する。さらに好適には、前記ポリシリコン膜により、抵
抗素子を形成する。ポリシリコン膜による抵抗素子の抵
抗値はポリシリコンの結晶性により変わるため、結晶性
を制御して形成する必要があり、本発明によれば第１熱
処理工程においてポリシリコン膜の結晶性を回復させる
ので、ランプアニール工程などの光照射熱処理工程にお
けるポリシリコン抵抗素子の抵抗値の温度依存性やパタ
ーンレイアウト依存性を抑制し、抵抗値の均一性を向上
させることができる。

【００２３】上記の本発明の半導体装置の製造方法は、
好適には、前記第１熱処理工程において、拡散炉を用い
る。あるいは、好適には、光照射熱処理を行う。拡散炉
あるいは光照射処理により熱処理を行うことで結晶性を
回復させているので、その後のランプアニール工程など
の光照射熱処理工程におけるデバイス特性の温度依存性
やパターンレイアウト依存性を抑制し、デバイス特性の
均一性を向上させることができる。

【００２４】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜を形成する工程の成膜温度より
も、前記第１熱処理工程の処理温度を高く設定する。こ
れにより、多結晶膜の結晶性の回復を有効に行うことが
できる。

【００２５】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜を形成する工程の後、前記第１
熱処理工程の前に、前記多結晶膜を酸化シリコン膜で被
覆する工程をさらに有し、前記第１熱処理工程を窒素雰
囲気下で行い、前記第１熱処理工程の後、前記不純物を
導入する工程の前に、前記酸化シリコン膜を除去する工
程をさらに有する。窒素雰囲気下での熱処理において多
結晶膜を窒化してしまうことがあるが、予め酸化シリコ
ン膜で被覆することでこの窒化を防止できる。

【００２６】上記の本発明の半導体装置の製造方法は、
好適には、前記第２熱処理工程を、ランプアニール処理
により行う。これにより、導電性不純物の拡散に対する
寄与が小さい高温短時間の熱処理を行うことができる。

【００２７】また、上記の目的を達成するため、本発明
の半導体装置の製造方法は、基板上に多結晶膜を形成す
る工程と、前記多結晶膜へ不純物を導入する工程と、前
記多結晶膜を形成する工程の成膜温度よりも高い温度で
処理し、前記多結晶膜の結晶性の回復と前記不純物の活
性化を行う第１熱処理工程と、光照射熱処理による第２
熱処理工程とを有する。

【００２８】上記の本発明の半導体装置の製造方法は、
基板上に多結晶膜を形成し、多結晶膜へ不純物を導入
し、多結晶膜を形成する工程の成膜温度よりも高い温度
で処理し、多結晶膜の結晶性の回復と不純物の活性化を
行う第１熱処理を行い、光照射熱処理による第２熱処理
を行う。

【００２９】上記の本発明の半導体装置の製造方法によ
れば、多結晶膜を形成する工程の成膜温度よりも高い温
度で施す第１熱処理により多結晶膜の結晶性の回復と不
純物の活性化を行うので、その後のランプアニール工程
などの光照射熱処理工程におけるデバイス特性の温度依
存性やパターンレイアウト依存性を抑制し、デバイス特
性の均一性を向上させることができる。また、第２熱処
理は光照射熱処理によって行い、高温短時間の熱処理が
可能であるので不純物の拡散に対する寄与が小さい。こ
れにより、第１熱処理と第２熱処理の各工程の間の工程
で不純物が導入された場合、この不純物については、不
純物拡散層の接合を浅く形成することができる。

【００３０】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜として、ポリシリコン膜を形成
する。さらに好適には、前記ポリシリコン膜により、抵
抗素子を形成する。ポリシリコン膜による抵抗素子の抵
抗値はポリシリコンの結晶性により変わるため、結晶性
を制御して形成する必要があり、本発明によれば第１熱
処理工程においてポリシリコン膜の結晶性を回復させる
ので、ランプアニール工程などの光照射熱処理工程にお
けるポリシリコン抵抗素子の抵抗値の温度依存性やパタ
ーンレイアウト依存性を抑制し、抵抗値の均一性を向上
させることができる。

【００３１】上記の本発明の半導体装置の製造方法は、
好適には、前記第１熱処理工程において、拡散炉を用い
る。あるいは好適には、光照射熱処理を行う。拡散炉あ
るいは光照射処理により熱処理を行うことで結晶性を回
復させているので、その後のランプアニール工程などの
光照射熱処理工程におけるデバイス特性の温度依存性や
パターンレイアウト依存性を抑制し、デバイス特性の均
一性を向上させることができる。

【００３２】上記の本発明の半導体装置の製造方法は、
好適には、前記多結晶膜へ不純物を導入する工程の後、
前記第１熱処理工程の前に、前記多結晶膜を酸化シリコ
ン膜で被覆する工程をさらに有し、前記第１熱処理工程
を窒素雰囲気下で行う。窒素雰囲気下での熱処理におい
て多結晶膜を窒化してしまうことがあるが、予め酸化シ
リコン膜で被覆することでこの窒化を防止できる。

【００３３】上記の本発明の半導体装置の製造方法は、
好適には、前記第２熱処理工程を、ランプアニール処理
により行う。これにより、導電性不純物の拡散に対する
寄与が小さい高温短時間の熱処理を行うことができる。

【００３４】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。

【００３５】第１実施形態 本実施形態にかかる半導体装置の製造方法について説明
する。まず、本実施形態において用いる光照射熱処理装
置について説明する。図１は、光照射熱処理装置１０の
構成例を示す模式図である。この光照射熱処理装置１０
は、金でコーティングされたリアクター１１の壁面に対
向してハロゲンランプなどの光照射用の光源１２が複数
個設置されている。リアクター１１内部には、赤外線に
対し高い透過性を有する石英ガラスによりなる石英チュ
ーブ１３が設置され、ウェーハ２０の挿入、取り出しの
際に開閉し、さらに加熱炉の密閉時には加熱炉内を気密
に保持できるように、樹脂製のパッキンが装着されたド
ア１４を備えている。石英チューブ１３の中には、ウェ
ーハ２０を支持するための石英製のトレー１５が置か
れ、トレー１５のウェーハ支持部１５ａにウェーハ２０
が水平に載置される。

【００３６】上記の光照射熱処理装置１０において光照
射によりウェーハ２０を加熱する方法においては、膜構
造や膜質、不純物濃度などによりウェーハ２０の輻射率
が変化してしまうため、光照射強度が一定（開回路制
御；Open Loop Control ）のもとでは、基板の光吸収量
（処理温度）が変わってしまい、製造工程の複雑化に伴
う各種のばらつき（膜厚、膜質、不純物量あるいは構造
など）を含むウェーハの熱処理温度を精度良く制御する
ことは極めて困難となっている。さらに基板加熱装置を
構成する石英チューブ１３の透過率やチャンバー内壁の
反射率、ランプ出力の経時的な変化などによってもウェ
ーハ２０の処理温度が変わってしまう。この問題に対処
するため、ウェーハの温度を接触式熱電対により計測し
て、計測温度をランプの出力にフィードバックする閉回
路制御（Closed Loop Control ）を採用することが好ま
しい。

【００３７】次に、本実施形態で用いる縦型拡散炉につ
いて説明する。図２は、縦型拡散炉３０の構成例を示す
模式図である。この縦型拡散炉３０においては、ヒータ
ー３２から発せられる熱を石英ボート３１に載置された
ウェーハ２０に伝導して加熱処理を行う。前述の光照射
熱処理装置では、ウェーハの加熱が、輻射吸収により行
われるために短時間でのウェーハ加熱が可能なのに対
し、この縦型拡散炉３０は、熱伝導による加熱が支配的
であるために、光照射熱処理と比べて長時間処理が必要
となる。このため、シリコン基板、あるいは、ポリシリ
コン膜などに導入した不純物の拡散が起こり、浅い接合
形成のためには、熱処理温度を下げる必要がある。

【００３８】次に、本実施形態にかかる半導体装置の製
造方法の工程について説明する。本実施形態において
は、ポリシリコン抵抗素子を有する半導体装置を製造す
る。まず、図３（ａ）に示すように、例えばシリコン半
導体基板２１を熱酸化法により酸化して、８００ｎｍの
膜厚で酸化膜を形成し、第１絶縁膜２２とする。ここ
で、熱酸化には例えば図２に示す縦型拡散炉を用い、水
素／酸素雰囲気化で１０５０℃の熱処理を施す。次に、
例えば６１０℃の成膜温度での減圧ＣＶＤ（Chemical V
apor Deposition ）法により第１絶縁膜３１の上層にポ
リシリコンを１５０ｎｍの膜厚で堆積させ、ポリシリコ
ン膜２３を形成する。

【００３９】次に、図３（ｂ）に示すように、例えば常
圧ＣＶＤ法により酸化シリコンを３００ｎｍの膜厚でポ
リシリコン膜２３の上層に堆積させ、第２絶縁膜２４を
形成する。

【００４０】次に、図３（ｃ）に示すように、例えば図
２に示す縦型拡散炉を用いて、窒素雰囲気下で、例えば
９００〜１１００℃の温度で１５分〜４５分程度の熱処
理（プレイオン注入（ion implantation; 以下、ＩＩと
省略) アニール処理）を施す。このとき、ポリシリコン
膜２３中の各シリコン結晶粒子が成長して粒子サイズが
大きくなり、結晶性が回復されたポリシリコン膜２３ａ
となる。

【００４１】次に、図３（ｄ）に示すように、例えばフ
ッ酸系のウェットエッチングにより、第２絶縁膜２４を
除去する。次に、例えばＢＦ₂ ⁺ などの不純物イオンＤ
１を４０ｋｅＶのエネルギーで、１０¹⁴atoms/cm² 程度
のドーズ量でイオン注入し、結晶性が回復され、不純物
が導入されたポリシリコン膜２３ｂとする。

【００４２】次に、図４（ｅ）に示すように、例えばフ
ォトリソグラフィー工程によりレジスト膜を形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
すことで、結晶性が回復され、不純物が導入されたポリ
シリコン膜２３ｂを所望のパターン（例えば抵抗素子の
パターン）に加工する。

【００４３】次に、図４（ｆ）に示すように、例えばＴ
ＥＯＳ（tetraethylorthosilicate）を原料とした成膜
温度６９０℃の減圧ＣＶＤ法により図示しない酸化シリ
コンを１０ｎｍ程度堆積させ、次に例えば酸素雰囲気下
において８５０℃で２５分加熱処理を行い、図示しない
領域においてポリシリコン膜の酸化などを行い、次に例
えば常圧ＣＶＤ法により酸化シリコンを３００ｎｍの膜
厚でポリシリコン膜２３ｂの上層に堆積させ、第３絶縁
膜２５を形成する。

【００４４】次に、図４（ｇ）に示すように、例えば図
２に示す縦型拡散炉を用いて、窒素雰囲気下で、例えば
８５０℃の温度で３０分程度のアニール処理をする。次
に、例えば図１の光照射熱処理装置（ランプアニール装
置）を用いて、窒素雰囲気下で、例えば９００〜１１０
０℃の温度で１０秒程度の高温短時間アニール処理（Ｒ
ＴＡ処理）をする。このアニール処理において、例えば
バイポーラトランジスタのベース、エミッタ領域などの
図示しない拡散領域の不純物を活性化して、接合を浅く
形成することができる一方、ポリシリコン膜２３ｂにつ
いて、結晶性が回復され、不純物が活性化されたポリシ
リコン膜２３ｃとすることができる。

【００４５】次に、図４（ｈ）に示すように、例えば第
３絶縁膜２５にポリシリコン膜２３ｃに達する電極形成
用の開口部を形成し、電極２６を取り付けるなどして、
所望の半導体装置を形成する。

【００４６】上記の本実施形態の半導体装置の製造方法
によれば、不純物の導入前の熱処理によりポリシリコン
膜の結晶性を回復させるので、その後のランプアニール
工程などの光照射熱処理（ＲＴＡ処理）工程におけるポ
リシリコン抵抗素子の抵抗値の温度依存性を抑制し、デ
バイス特性の均一性を向上させることができる。また、
上記の熱処理は不純物の拡散に寄与しないので十分な温
度で熱処理を行うことが可能であり、不純物の導入後の
総熱処理量を抑えることで不純物拡散層の接合を浅く形
成することができる。

【００４７】第１実施例 本実施例においては、ポリシリコン抵抗素子を有する試
料を作成した。図３（ａ）に示すように、シリコン半導
体基板２１を熱酸化法により酸化して、８００ｎｍの膜
厚で酸化膜を形成し、第１絶縁膜２２とした。ここで、
熱酸化には図２に示す縦型拡散炉を用い、水素／酸素雰
囲気化で１０５０℃の熱処理を施した。次に、例えば６
１０℃の成膜温度での減圧ＣＶＤ法により第１絶縁膜３
１の上層にポリシリコンを１５０ｎｍの膜厚で堆積さ
せ、ポリシリコン膜２３を形成した。

【００４８】次に、図３（ｂ）に示すように、常圧ＣＶ
Ｄ法により酸化シリコンを３００ｎｍの膜厚でポリシリ
コン膜２３の上層に堆積させ、第２絶縁膜２４を形成し
た。

【００４９】次に、図３（ｃ）に示すように、図２に示
す縦型拡散炉を用いて、窒素雰囲気下で熱処理（プレＩ
Ｉアニール処理）を施し、結晶性が回復されたポリシリ
コン膜２３ａとした。ここで、処理温度と時間の組み合
わせとして、（９５０℃，３０分）、（１０００℃，１
５分）、（１０００℃，３０分）、（１０００℃，４５
分）、（１０５０℃，３０分）の各条件とし、また、こ
の熱処理を行わない試料も作成した。

【００５０】次に、図３（ｄ）に示すように、フッ酸系
のウェットエッチングにより、第２絶縁膜２４を除去
し、ＢＦ₂ ⁺ の不純物イオンＤ１を４０ｋｅＶのエネル
ギーで、４．３×１０¹⁴atoms/cm² のドーズ量でイオン
注入し、結晶性が回復され、不純物が導入されたポリシ
リコン膜２３ｂとした。

【００５１】次に、図４（ｅ）に示すように、フォトリ
ソグラフィー工程によりレジスト膜を形成し、ＲＩＥな
どのエッチングを施して、ポリシリコン膜２３ｂを抵抗
素子のパターンに加工した。

【００５２】次に、図４（ｆ）に示すように、ＴＥＯＳ
を原料とした成膜温度６９０℃の減圧ＣＶＤ法により図
示しない酸化シリコンを１０ｎｍ程度堆積させ、次に酸
素雰囲気下において８５０℃で２５分加熱処理を行い、
次に常圧ＣＶＤ法により酸化シリコンを３００ｎｍの膜
厚でポリシリコン膜２３ｂの上層に堆積させ、第３絶縁
膜２５を形成した。

【００５３】次に、図４（ｇ）に示すように、図２に示
す縦型拡散炉を用いて、窒素雰囲気下で、８５０℃の温
度で３０分のアニール処理を施し、次に、図１に示すよ
うなランプアニール装置を用いて、窒素雰囲気下で１０
秒の高温短時間のランプアニール処理（ＲＴＡ処理）を
施し、結晶性が回復され、不純物が活性化されたポリシ
リコン膜２３ｃとした。ここで、処理温度として、９０
０℃、９５０℃、１０００℃、１０５０℃、１１００℃
の各条件とした。

【００５４】上記の各試料について、第３絶縁膜２５を
フッ酸溶液により剥離し、四端子法にてポリシリコン膜
２３ｃのシート抵抗を測定した。得られた結果であるシ
ート抵抗のＲＴＡ温度依存性について図５（ａ）に示
す。

【００５５】また、シート抵抗の工程変動を調べるため
に、上記の各工程後における試料を抜き取り、上記と同
様の測定方法により各試料の各工程後におけるシート抵
抗を測定した。ここで、ランプアニール（ＲＴＡ）処理
後の試料としては、最も条件が厳しい１０５０℃のもの
を用いた。得られた結果であるシート抵抗の工程変動に
ついて図５（ｂ）に示す。

【００５６】図５（ａ）に示すように、不純物の導入前
に１０００℃以上のプレＩＩアニール処理を行った試料
では、ポリシリコン膜におけるシート抵抗のランプアニ
ール（ＲＴＡ）温度依存性がほぼ無くなっていることが
わかる。ここで不純物イオンの注入前に行うプレＩＩア
ニールにより、シート抵抗のランプアニール（ＲＴＡ）
温度依存性の抑制効果が現れていることから、従来プロ
セスにおけるポリシリコン膜のシート抵抗の温度依存性
は、不純物の活性化よりもむしろポリシリコン膜の結晶
性の回復がランプアニール（ＲＴＡ）温度の上昇に伴い
進行していたと考えられる。

【００５７】また、図５（ｂ）に示すように、プレＩＩ
アニール処理によってポリシリコン膜におけるシート抵
抗の工程変動が従来プロセスに比べて大幅に抑制されて
いることがわかり、プレＩＩアニール処理においてはポ
リシリコン膜の結晶性の回復が十分に行われ、その後の
工程において、結晶性回復が進行しなくなっていると言
える。

【００５８】その他の効果として、プレＩＩアニールで
は、不純物の導入前に行うため、不純物導入後の熱処理
を低減することにより浅い接合を形成することが可能で
あり、また、従来は、総熱処理量の低下とともに、ポリ
シリコン膜の結晶性の回復が不十分となってしまうため
に、ポリシリコン膜中のトラップ状態密度が低くなら
ず、式１から判るように抵抗値が上昇してしまう問題が
あった。特に、高速バイポーラデバイスのＮＰＮトラン
ジスタにおけるグラフトベース（外部ベース領域）やＭ
ＯＳデバイスにおけるポリシリコンゲート抵抗の上昇を
招く結果となったが、これに対し、プレＩＩアニールを
導入することで、トラップ状態密度を十分に下げられる
ため、不純物導入後の熱処理温度を低減しても、ポリシ
リコン膜の抵抗値上昇を抑えることが可能である。さら
に、ポリシリコン抵抗素子においては、トラップ状態密
度を下げることは、式１中の活性化エネルギーＥａを下
げることとなるため、抵抗の温度係数を小さくすること
が期待される。

【００５９】今回示した評価結果では、ポリシリコンの
成膜温度を６１０℃にて行っているが、成膜温度がプレ
ＩＩアニール温度以下で有れば、プレＩＩアニールの効
果は現れる。また、ポリシリコンの成膜温度をばらつか
せても、プレＩＩアニールによってポリシリコンの膜質
の成膜温度による違いが均一化され、ポリシリコンの成
膜温度ばらつきに起因したデバイス特性のばらつきを抑
制する効果もある。

【００６０】第２実施例 第１実施例においてはシリコン基板２１の上に形成され
た第１絶縁膜２２の上層にポリシリコン膜を形成した
が、本実施例においては、シリコン基板２１の上層に直
接ポリシリコン膜を形成し、その後は第１実施例と同様
の熱処理などの各工程を行い、ポリシリコン膜のシート
抵抗を測定した。ここで、不純物を導入する前のプレＩ
Ｉアニール処理としては、処理温度と時間の組み合わせ
として、（９５０℃，３０分）、（９７５℃，３０
分）、（１０００℃，３０分）の各条件とし、また、こ
の処理を行わない試料も作成した。また、不純物イオン
の注入は、ＢＦ₂ ⁺ の不純物イオンを４０ｋｅＶのエネ
ルギーで、２．１３×１０¹⁵atoms/cm² のドーズ量でイ
オン注入した。また、ランプアニール処理の処理温度と
して、９５０℃、１０００℃、１０５０℃、１１００℃
の各条件とした。図６は、上記の各試料のシート抵抗の
面内均一性をランプアニール（ＲＴＡ）温度についてプ
ロットした図である。

【００６１】図６において、プレＩＩアニール処理なし
の試料の面内均一性がランプアニール（ＲＴＡ）温度に
ついて１０００℃程度から急速に悪化しているのはソリ
ッドフェイズエピ（Solid Phase Epi ）という現象によ
るもので、ポリシリコン膜中のシリコンが下地のシリコ
ン基板の結晶軸に沿って結晶化してしまうものである。
ソリッドフェイズエピが発生し始める温度では、ランプ
アニールにおける面内温度分布に依存して、ウェーハ面
内でソリッドフェイズエピが不均一に起こり、さらにソ
リッドフェイズエピの発生領域と未発生領域とでシート
抵抗が大幅に異なるために、シート抵抗の面内均一性が
悪化する。

【００６２】図６において、プレＩＩアニール処理を行
った試料については、ランプアニール（ＲＴＡ）温度に
ついて１０５０℃のランプアニール温度まで面内均一性
の悪化が見られず、プレＩＩアニール処理がソリッドフ
ェイズエピの発生を抑制することが判る。これは、ポリ
シリコン成膜後の小さな結晶粒径を、プレＩＩアニール
処理によって成長させることができ、その後のイオン注
入において形成されたポリシリコン膜中のダメージ層
（アモルファス層）を核として、ランプアニールなどの
熱処理によって急激に成長するグレイン成長の際にも、
既にシリコン基板とポリシリコン膜との界面において、
安定なポリシリコン膜がプレＩＩアニール処理により形
成されているために、界面付近で急激なグレイン成長が
起こらないことによると考えられる。

【００６３】ソリッドフェイズエピが生じた状態におい
ては、シート抵抗の面内均一性が悪化するために、デバ
イス特性の均一性を悪化させる原因となり、プレＩＩア
ニール処理は、ソリッドフェイズエピを抑制することに
よって、デバイス特性の均一性改善に効果がある。

【００６４】第２実施形態 本実施形態にかかる半導体装置の製造方法の工程につい
て説明する。本実施形態においても第１実施形態と同様
に、ポリシリコン抵抗素子を有する半導体装置を製造す
る。まず、図７（ａ）に示すように、例えばシリコン半
導体基板２１を熱酸化法により酸化して、８００ｎｍの
膜厚で酸化膜を形成し、第１絶縁膜２２とする。ここ
で、熱酸化には例えば図２に示す縦型拡散炉を用い、水
素／酸素雰囲気化で１０５０℃の熱処理を施す。次に、
例えば６１０℃の成膜温度での減圧ＣＶＤ（Chemical V
apor Deposition ）法により第１絶縁膜２２の上層にポ
リシリコンを１５０ｎｍの膜厚で堆積させ、ポリシリコ
ン膜２３を形成する。

【００６５】次に、図７（ｂ）に示すように、例えばＢ
Ｆ₂ ⁺ などの不純物イオンＤ２を４０ｋｅＶのエネルギ
ーで、１０¹⁴atoms/cm² 程度のドーズ量でイオン注入
し、不純物が導入されたポリシリコン膜２３ｄとする。

【００６６】次に、図７（ｃ）に示すように、例えば常
圧ＣＶＤ法により酸化シリコンを３００ｎｍの膜厚でポ
リシリコン膜２３ｄの上層に堆積させ、第２絶縁膜２４
を形成する。

【００６７】次に、図７（ｄ）に示すように、例えば図
２に示す縦型拡散炉を用いて、窒素雰囲気下で、例えば
９００〜１１００℃の温度で１５分〜４５分程度の熱処
理（ポストＩＩアニール）を施す。このとき、ポリシリ
コン膜２３ｄ中の各シリコン結晶粒子が成長して粒子サ
イズが大きくなり、結晶性が回復され、不純物が導入
（および活性化）されたポリシリコン膜２３ｂとなる。

【００６８】以降の工程としては、第１実施形態と同様
にして行うことができる。例えば、第２絶縁膜２４の除
去、ポリシリコン膜２３ｂのパターン加工、ＴＥＯＳを
原料とした減圧ＣＶＤ法による酸化シリコン膜の堆積、
ポリシリコン膜の酸化、常圧ＣＶＤ法による第３絶縁膜
２５の形成などを行う。次に、例えば図２に示す縦型拡
散炉を用いて、窒素雰囲気下で、例えば８５０℃の温度
で３０分程度のアニール処理をする。次に、例えば図１
の光照射熱処理装置（ランプアニール装置）を用いて、
窒素雰囲気下で、例えば９００〜１１００℃の温度で１
０秒程度の高温短時間アニール処理（ＲＴＡ処理）を施
す。このアニール処理において、例えばバイポーラトラ
ンジスタのベース、エミッタ領域などの図示しない拡散
領域の接合を浅く形成することができる一方、ポリシリ
コン膜２３ｂについて、結晶性が回復され、不純物が活
性化されたポリシリコン膜２３ｃとすることができる。
次に、例えば第３絶縁膜２５にポリシリコン膜２３ｃに
達する電極形成用の開口部を形成し、電極２６を取り付
けるなどして、所望の半導体装置を形成する。

【００６９】上記の本実施形態の半導体装置の製造方法
においては、ポリシリコン膜２３の成膜温度（例えば６
１０℃）よりも高い温度（例えば９００〜１１００℃）
で、不純物導入後の熱処理（ポストＩＩアニール）を行
う。また、光照射熱処理装置による高温短時間アニール
処理の処理温度（ＲＴＡ温度）としては、例えば９００
〜１１００℃として、上記のポストＩＩアニール処理温
度程度以上とすることが好ましい。

【００７０】上記の本実施形態の半導体装置の製造方法
によれば、ポリシリコン膜を形成する工程の成膜温度よ
りも高い温度で施すポストＩＩアニール処理によりポリ
シリコン膜の結晶性の回復と不純物の活性化を行うの
で、その後のランプアニール工程などの光照射熱処理
（ＲＴＡ）工程におけるデバイス特性の温度依存性を抑
制し、デバイス特性の均一性を向上させることができ
る。また、光照射熱処理では高温短時間の熱処理が可能
であるので不純物の拡散に対する寄与が小さい。これに
より、ポストＩＩアニール処理とランプアニール工程な
どの光照射熱処理の間の工程で不純物が導入された場
合、この不純物については、不純物拡散層の接合を浅く
形成することができる。

【００７１】第３実施例 本実施例においては、ポリシリコン抵抗素子を有する試
料を作成した。図７（ａ）に示すように、シリコン半導
体基板２１を熱酸化法により酸化して、８００ｎｍの膜
厚で酸化膜を形成し、第１絶縁膜２２とした。ここで、
熱酸化には図２に示す縦型拡散炉を用い、水素／酸素雰
囲気化で１０５０℃の熱処理を施した。次に、例えば６
１０℃の成膜温度での減圧ＣＶＤ法により第１絶縁膜２
２の上層にポリシリコンを１５０ｎｍの膜厚で堆積さ
せ、ポリシリコン膜２３を形成した。

【００７２】次に、図７（ｂ）に示すように、ＢＦ₂ ⁺
の不純物イオンＤ２を４０ｋｅＶのエネルギーで、５．
０×１０¹⁴atoms/cm² のドーズ量でイオン注入し、不純
物が導入されたポリシリコン膜２３ｄとした。

【００７３】次に、図７（ｃ）に示すように、常圧ＣＶ
Ｄ法により酸化シリコンを３００ｎｍの膜厚でポリシリ
コン膜２３ｄの上層に堆積させ、第２絶縁膜２４を形成
した。

【００７４】次に、図７（ｄ）に示すように、図２に示
す縦型拡散炉を用いて、窒素雰囲気下で、３０分の熱処
理（ポストＩＩアニール）を施し、結晶性が回復され、
不純物が導入および活性化されたポリシリコン膜２３ｂ
とした。ここで、処理温度としては９００℃あるいは１
０００℃とした。また、この熱処理を行わない試料も作
成した。

【００７５】以降の工程としては、第１実施例と同様に
して行い、第２絶縁膜２４の除去、ポリシリコン膜２３
ｂのパターン加工、ＴＥＯＳを原料とした減圧ＣＶＤ法
による酸化シリコン膜の堆積、ポリシリコン膜の酸化、
常圧ＣＶＤ法による第３絶縁膜２５の形成を行った。次
に、図２に示す縦型拡散炉を用いて、窒素雰囲気下で、
８５０℃の温度で３０分のアニール処理を施し、次に、
図１に示すようなランプアニール装置を用いて、窒素雰
囲気下で１０秒の高温短時間のランプアニール処理を施
し、結晶性が回復され、不純物が活性化されたポリシリ
コン膜とした。ここで、処理温度として、９００℃、９
５０℃、１０００℃、１０５０℃、１１００℃の各条件
とした。

【００７６】上記の各試料について、第３絶縁膜２５を
弗酸溶液により剥離し、四端子法にてポリシリコン膜２
３ｃのシート抵抗を測定した。結果を図８（ａ）に示
す。

【００７７】また、シート抵抗の工程変動を調べるため
に、上記の各工程後における試料を抜き取り、上記と同
様の測定方法により各試料の各工程後におけるシート抵
抗を測定した。ここで、ランプアニール（ＲＴＡ）処理
後の試料としては、最も条件が厳しい１０５０℃のもの
を用いた。結果を図８（ｂ）に示す。

【００７８】図８（ａ）に示すように、不純物の導入後
に１０００℃のポストＩＩアニール処理を行った試料で
は、ポリシリコン膜におけるシート抵抗のランプアニー
ル（ＲＴＡ）温度依存性がほぼ無くなっていることがわ
かる。

【００７９】また、図８（ｂ）に示すように、ポストＩ
Ｉアニール処理によってポリシリコン膜におけるシート
抵抗の工程変動が従来プロセスに比べて大幅に抑制され
ていることがわかり、ポストＩＩアニール処理において
はポリシリコン膜の結晶性の回復および不純物の活性化
が十分に行われ、ランプアニール（ＲＴＡ）工程におい
て、結晶性回復と不純物の活性化が進行しなくなってい
ると言える。

【００８０】ポストＩＩアニールでは、プレＩＩアニー
ルと同様な効果が有る一方で、導入した不純物の拡散を
進行させてしまうので、浅い接合形成を目的としている
場合には、浅い接合形成のための工程以前に行う必要が
ある。

【００８１】第４実施例 （試料１０１〜１０５の作成）本実施例においては、図
９に示すように、ウェーハ上の領域Ａと領域Ｂの２つの
領域を交互に繰り返すパターンにおいて、ポリシリコン
膜の上層に形成される第３絶縁膜（キャッピング酸化シ
リコン膜）の膜厚が異なる試料を作成した。まず、図１
０（ａ）に示すように、シリコン半導体基板２１の領域
Ａおよび領域Ｂにおいて、熱酸化法により酸化して、８
００ｎｍの膜厚で酸化膜を形成し、第１絶縁膜２２とし
た。ここで、熱酸化には図２に示す縦型拡散炉を用い、
水素／酸素雰囲気化で１０５０℃の熱処理を施した。次
に、例えば６１０℃の成膜温度での減圧ＣＶＤ法により
第１絶縁膜３１の上層にポリシリコンを１５０ｎｍの膜
厚で堆積させ、ポリシリコン膜２３を形成した。

【００８２】次に、図１０（ｂ）に示すように、後工程
でのプレＩＩアニール処理時のポリシリコン膜の窒化を
防ぐため、常圧ＣＶＤ法により酸化シリコンを３００ｎ
ｍの膜厚でポリシリコン膜２３の上層に堆積させ、第２
絶縁膜２４を形成した。

【００８３】次に、図１０（ｃ）に示すように、窒素雰
囲気下で熱処理（プレＩＩアニール処理）を施し、結晶
性が回復されたポリシリコン膜２３ａとした。ここで、
プレＩＩアニール処理としては、（試料１０１：縦型拡
散炉，９５０℃，３０分）、（試料１０２：縦型拡散
炉，１０００℃，３０分）、（試料１０３：ランプアニ
ール装置，１０５０℃，１０秒）、（試料１０４：ラン
プアニール装置，１０７５℃，１０秒）、（試料１０
５：ランプアニール装置，１１００℃，１０秒）とし
た。

【００８４】次に、図１１（ｄ）に示すように、フッ酸
系のウェットエッチングにより、第２絶縁膜２４を除去
し、ＢＦ₂ ⁺ の不純物イオンＤ１を４０ｋｅＶのエネル
ギーで、４．３×１０¹⁴atoms/cm² のドーズ量でイオン
注入し、結晶性が回復され、不純物が導入されたポリシ
リコン膜２３ｂとした。

【００８５】次に、図１１（ｅ）に示すように、常圧Ｃ
ＶＤ法により酸化シリコンを２００ｎｍの膜厚でポリシ
リコン膜２３ｂの上層に堆積させ、下層第３絶縁膜２５
ａを形成した。

【００８６】次に、図１１（ｆ）に示すように、フォト
リソグラフィー工程により領域Ａを保護するレジスト膜
（不図示）をパターン形成し、例えばフッ酸系のウェッ
トエッチング（オーバーエッチング量２０％）などのエ
ッチング処理を施して、領域Ｂにおける下層第３絶縁膜
２５ａを除去した。

【００８７】次に、図１２（ｇ）に示すように、常圧Ｃ
ＶＤ法により酸化シリコンを１００ｎｍの膜厚で全面に
堆積させ、上層第３絶縁膜２５ｂを形成した。領域Ａに
おいては、下層第３絶縁膜２５ａおよび上層第３絶縁膜
２５ｂの合計膜厚である３００ｎｍの第３絶縁膜２５と
し、領域Ｂにおいては、上層第２絶縁膜２５ｂのみから
なる第３絶縁膜２５とした。

【００８８】次に、図１２（ｈ）に示すように、図２に
示す縦型拡散炉を用いて、窒素雰囲気下で、６００℃の
温度で１８０分、９００℃の温度で１５分、８００℃の
温度で３０分のアニール処理を順に施し、次に、図１に
示すようなランプアニール装置を用いて、窒素雰囲気下
で１０３０℃の温度で１０秒の高温短時間のランプアニ
ール処理（ＲＴＡ処理）を施し、結晶性が回復され、不
純物が活性化されたポリシリコン膜２３ｃとした。

【００８９】次に、図１２（ｉ）に示すように、第３絶
縁膜２５をフッ酸溶液により剥離して、試料１０１〜１
０５を形成した。

【００９０】（試料２０１〜２０３の作成）まず、図１
３（ａ）に示すように、シリコン半導体基板２１の領域
Ａおよび領域Ｂにおいて、熱酸化法により酸化して、８
００ｎｍの膜厚で酸化膜を形成し、第１絶縁膜２２とし
た。ここで、熱酸化には図２に示す縦型拡散炉を用い、
水素／酸素雰囲気化で１０５０℃の熱処理を施した。次
に、例えば６１０℃の成膜温度での減圧ＣＶＤ法により
第１絶縁膜３１の上層にポリシリコンを１５０ｎｍの膜
厚で堆積させ、ポリシリコン膜２３を形成した。次に、
常圧ＣＶＤ法により酸化シリコンを３００ｎｍの膜厚で
ポリシリコン膜２３の上層に堆積させ、第２絶縁膜（不
図示）を形成した後、フッ酸系のウェットエッチング処
理により除去した。

【００９１】次に、図１３（ｂ）に示すように、ＢＦ₂
⁺ の不純物イオンＤ２を４０ｋｅＶのエネルギーで、
４．３×１０¹⁴atoms/cm² のドーズ量でイオン注入し、
不純物が導入されたポリシリコン膜２３ｄとした。

【００９２】次に、図１４（ｃ）に示すように、後工程
でのポストＩＩアニール処理時のポリシリコン膜の窒化
を防ぐため、常圧ＣＶＤ法により酸化シリコンを２００
ｎｍの膜厚でポリシリコン膜２３ｄの上層に堆積させ、
下層第３絶縁膜２５ａを形成した。

【００９３】次に、図１４（ｄ）に示すように、窒素雰
囲気下で熱処理（ポストＩＩアニール処理）を施し、結
晶性が回復され、不純物が導入されたポリシリコン膜２
３ｂとした。ここで、ポストＩＩアニール処理として
は、（試料２０１：ランプアニール装置，１０５０℃，
１０秒）、（試料２０２：ランプアニール装置，１０７
５℃，１０秒）、（試料２０３：ランプアニール装置，
１１００℃，１０秒）とした。

【００９４】次に、図１４（ｅ）に示すように、フォト
リソグラフィー工程により領域Ａを保護するレジスト膜
（不図示）をパターン形成し、例えばフッ酸系のウェッ
トエッチング（オーバーエッチング量２０％）などのエ
ッチング処理を施して、領域Ｂにおける下層第３絶縁膜
２５ａを除去した。以降の工程は、試料１０１〜１０５
の作成と同様にして、領域Ａにおいては第３絶縁膜の膜
厚を３００ｎｍとし、領域Ｂにおいては１００ｎｍとし
て、縦型拡散炉による６００℃の温度で１８０分、９０
０℃の温度で１５分、８００℃の温度で３０分のアニー
ル処理を順に施し、さらに１０３０℃の温度で１０秒の
ランプアニール処理を施し、第３絶縁膜を除去して、試
料２０１〜２０３を形成した。

【００９５】（試料３０１〜３０４の作成）試料１０１
〜１０５の作成方法において、ＢＦ₂ ⁺ の不純物イオン
注入工程まえの熱処理（プレＩＩアニール処理）を施さ
ない試料を作成した。但し、領域Ａにおいて膜厚を３０
０ｎｍ、領域Ｂにおいて膜厚１００ｎｍの第３絶縁膜を
形成した後に、縦型拡散炉による６００℃の温度で１８
０分までを施して第３絶縁膜２５を除去した試料を試料
３０１とした。縦型拡散炉による６００℃の温度で１８
０分の処理の後、９００℃の温度で１５分の処理を施し
て、第３絶縁膜２５を除去した試料を試料３０２とし
た。縦型拡散炉による６００℃の温度で１８０分の処理
と９００℃の温度で１５分の処理の後に、８００℃の温
度で３０分の処理を施して、第３絶縁膜２５を除去した
試料を試料３０３とした。縦型拡散炉による６００℃の
温度で１８０分の処理、９００℃の温度で１５分の処
理、および、８００℃の温度で３０分の処理を施した後
に、１０３０℃の温度で１０秒のランプアニール処理を
施して、第３絶縁膜を除去した試料を試料３０４とし
た。

【００９６】上記のようにして作成した試料１０１〜１
０５、２０１〜２０３、３０１〜３０４について、四端
子法にてポリシリコン膜２３ｃのシート抵抗を測定し
た。ここで、図９に示すように、領域Ａおよび領域Ｂを
横切るようにして、図中のＸ方向およびＹ方向にそれぞ
れのシート抵抗を測定した。

【００９７】試料１０１のポリシリコン膜２３ｃのＸ方
向およびＹ方向のシート抵抗を図１５（ａ）に、試料１
０２のシート抵抗を図１５（ｂ）に、試料１０３のシー
ト抵抗を図１６（ａ）に、試料１０４のシート抵抗を図
１６（ｂ）に、試料１０５のシート抵抗を図１６（ｃ）
に示す。

【００９８】試料２０１のポリシリコン膜２３ｃのＸ方
向およびＹ方向のシート抵抗を図１７（ａ）に、試料２
０２のシート抵抗を図１７（ｂ）に、試料２０３のシー
ト抵抗を図１７（ｃ）に示す。

【００９９】試料３０１のポリシリコン膜２３ｃのＸ方
向およびＹ方向のシート抵抗を図１８（ａ）に、試料３
０２のシート抵抗を図１８（ｂ）に、試料３０３のシー
ト抵抗を図１９（ｃ）に、試料３０４のシート抵抗を図
１９（ｄ）に示す。

【０１００】図１８および図１９からわかるように、上
記のプレＩＩアニール処理あるいはポストＩＩアニール
処理を行わない場合には、６００℃の温度で１８０分の
処理後、９００℃の温度で１５分の処理後、８００℃の
温度で３０分の処理後、あるいは、１０３０℃の温度で
１０秒のランプアニール処理後のいずれも、領域Ａと領
域Ｂとの境で抵抗値が極端に変化し、ほぼ矩形形状とな
る第３絶縁膜のパターンレイアウト依存性が顕著に現れ
ており、シート抵抗の面内均一性は低いものとなってい
ることが確認された。上記の各熱処理工程において、ポ
リシリコンの結晶成長に加えて、ホウ素イオンの拡散も
同時に起こるために、拡散炉での熱処理あるいはランプ
アニール処理での光吸収量の差による領域Ａ，Ｂ間の温
度差が少なくても、より多くのシート抵抗値の差として
現れやすい結果となっている。

【０１０１】また、図１５および図１６からわかるよう
に、上記のプレＩＩアニール処理を行うことにより、行
わない場合に顕著に現れる第３絶縁膜のパターンレイア
ウト依存性が抑制され、抵抗値の領域Ａ，Ｂ間差は小さ
くなっており、デバイス特性の均一性を向上させること
ができたことが確認された。この傾向は、プレＩＩアニ
ール処理を高くするほどパターンレイアウト依存性が抑
制される結果となった。

【０１０２】また、図１７からわかるように、上記のポ
ストＩＩアニール処理を行うことによっても、行わない
場合に顕著に現れる第３絶縁膜のパターンレイアウト依
存性が抑制され、抵抗値の領域Ａ，Ｂ間差は小さくなっ
ており、デバイス特性の均一性を向上させることができ
たことが確認された。この傾向は、ポストＩＩアニール
処理を高くするほどパターンレイアウト依存性が抑制さ
れる結果となった。また、プレまたはポストＩＩアニー
ル処理としてランプアニール処理を行う場合には、プレ
ＩＩアニール処理よりもポストＩＩアニール処理の方が
改善の効果が大きいことがわかった。

【０１０３】上記のように、プレあるいはポストＩＩア
ニール処理を行うことにより第３絶縁膜のパターンレイ
アウト依存性が抑制されることは、このレイアウト依存
性が不純物の拡散の効果よりもポリシリコンの結晶性の
向上の効果（トラップ状態密度の減少）に支配されてお
り、プレあるいはポストＩＩアニール処理を行うことに
より低減されたトラップ状態密度がその後の熱処理で変
動しにくくなり、パターン形成後の熱処理で領域Ａ，Ｂ
間での温度差が生じてもシート抵抗値の差として出現し
にくくなったためと考えられる。

【０１０４】本発明は上記の実施の形態に限定されな
い。例えば、基板上に形成する多結晶膜としてのポリシ
リコンは、アモルファスシリコンの状態を含むものとし
て形成することができる。また、光照射熱処理として
は、ランプアニール処理の他、レーザ光や他の光源を用
いる処理を行うことが可能である。その他、本発明の要
旨を逸脱しない範囲で種々の変更を行うことができる。

【０１０５】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、接合を浅く形成し、ランプアニール工程などの光照
射熱処理工程におけるデバイス特性の温度依存性やパタ
ーンレイアウト依存性を抑制し、デバイス特性の均一性
を向上させることができる半導体装置を製造することが
できる。

【図面の簡単な説明】

【図１】図１は光照射熱処理の構成例を示す模式図であ
る。

【図２】図２は縦型拡散炉の構成例を示す模式図であ
る。

【図３】図３は第１実施形態にかかる半導体装置の製造
方法の工程を示す断面図であり、（ａ）はポリシリコン
膜の形成工程まで、（ｂ）は第２絶縁膜の形成工程ま
で、（ｃ）はプレＩＩアニール処理工程まで、（ｄ）は
不純物導入工程までを示す。

【図４】図４は図３の続きの工程を示す断面図であり、
（ｅ）はポリシリコン膜のパターン加工工程まで、
（ｆ）は第３絶縁膜の形成工程まで、（ｇ）はランプア
ニール処理工程まで、（ｈ）は電極形成工程までを示
す。

【図５】図５（ａ）は第１実施例におけるシート抵抗の
ＲＴＡ温度依存性を示す図であり、図５（ｂ）は第１実
施例におけるシート抵抗の工程変動を示す図である。

【図６】図６は第２実施例におけるシート抵抗の面内均
一性のＲＴＡ温度依存性を示す図である。

【図７】図７は第２実施形態にかかる半導体装置の製造
方法の工程を示す断面図であり、（ａ）はポリシリコン
膜の形成工程まで、（ｂ）は不純物導入工程まで、
（ｃ）は第２絶縁膜の形成工程まで、（ｄ）はポストＩ
Ｉアニール処理工程までを示す。

【図８】図８（ａ）は第３実施例におけるシート抵抗の
ＲＴＡ温度依存性を示す図であり、図８（ｂ）は第３実
施例におけるシート抵抗の工程変動を示す図である。

【図９】図９は第４実施例において作成する試料のパタ
ーンレイアウトを示す図である。

【図１０】図１０は第４実施例の試料１０１〜１０５を
作成する工程を示す断面図であり、（ａ）はポリシリコ
ン膜の形成工程まで、（ｂ）は第２絶縁膜の形成工程ま
で、（ｃ）はプレＩＩアニール処理工程までを示す。

【図１１】図１１は図１０の続きの工程を示す断面図で
あり、（ｄ）は不純物導入工程まで、（ｅ）は下層第３
絶縁膜の形成工程まで、（ｆ）は下層第３絶縁膜のパタ
ーン加工工程までを示す。

【図１２】図１２は図１１の続きの工程を示す断面図で
あり、（ｇ）は上層第３絶縁膜の形成工程まで、（ｈ）
はランプアニール処理工程まで、（ｉ）は第３絶縁膜の
除去工程までを示す。

【図１３】図１３は第４実施例の試料２０１〜１０３を
作成する工程を示す断面図であり、（ａ）はポリシリコ
ン膜の形成工程まで、（ｂ）は不純物導入工程まを示
す。

【図１４】図１４は図１３の続きの工程を示す断面図で
あり、（ｃ）は下層第３絶縁膜の形成工程まで、（ｄ）
はポストＩＩアニール処理工程まで、（ｅ）は下層第３
絶縁膜のパターン加工工程までを示す。

【図１５】図１５（ａ）は第４実施例の試料１０１のポ
リシリコン膜２３ｃのＸ方向およびＹ方向のシート抵抗
を示し、図１５（ｂ）は試料１０２のシート抵抗を示
す。

【図１６】図１６（ａ）は第４実施例の試料１０３のポ
リシリコン膜２３ｃのＸ方向およびＹ方向のシート抵抗
を示し、図１６（ｂ）は試料１０４のシート抵抗を示
し、図１６（ｃ）は試料１０５のシート抵抗を示す。

【図１７】図１７（ａ）は第４実施例の試料２０１のポ
リシリコン膜２３ｃのＸ方向およびＹ方向のシート抵抗
を示し、図１７（ｂ）は試料２０２のシート抵抗を示
し、図１７（ｃ）は試料２０３のシート抵抗を示す。

【図１８】図１８（ａ）は第４実施例の試料３０１のポ
リシリコン膜２３ｃのＸ方向およびＹ方向のシート抵抗
を示し、図１８（ｂ）は試料３０２のシート抵抗を示
す。

【図１９】図１９（ｃ）は第４実施例の試料３０３のポ
リシリコン膜２３ｃのＸ方向およびＹ方向のシート抵抗
を示し、図１９（ｄ）は試料３０４のシート抵抗を示
す。

【図２０】図２０は、ポリシリコン膜のキャリア伝導を
説明するための模式図である。

【図２１】図２１は従来技術におけるシート抵抗のＲＴ
Ａ温度依存性を示す図である。

【図２２】図２２は（ａ）はランプアニール装置および
（ｂ）は拡散炉におけるウェーハの光吸収強度のキャッ
ピング酸化シリコン膜厚依存性のシミュレーション結果
である。

【符号の説明】

１０…光照射熱処理装置、１１…リアクター、１２…光
源、１３…石英チューブ、１４…ドア、１５…トレー、
１５ａ…ウェーハ支持部、２０…ウェーハ、２１…シリ
コン基板、２２…第１絶縁膜、２３，２３ａ，２３ｂ，
２３ｃ，２３ｄ…ポリシリコン膜、２４…第２絶縁膜、
２５…第３絶縁膜、２５ａ…下層第３絶縁膜、２５ｂ…
上層第３絶縁膜、２６…電極、３０…縦型拡散炉、３１
…石英ボート、３２…ヒーター、Ｄ１，Ｄ２…不純物。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/822

Claims (16)

【特許請求の範囲】
1. 【請求項１】基板上に多結晶膜を形成する工程と、 前記多結晶膜の結晶性を回復させる第１熱処理工程と、 前記結晶性が回復された多結晶膜へ不純物を導入する工
   程とを有する半導体装置の製造方法。
2. 【請求項２】前記多結晶膜へ不純物を導入する工程より
   後に、光照射熱処理による第２熱処理工程を有する請求
   項１記載の半導体装置の製造方法。
3. 【請求項３】前記多結晶膜として、ポリシリコン膜を形
   成する請求項１記載の半導体装置の製造方法。
4. 【請求項４】前記ポリシリコン膜により、抵抗素子を形
   成する請求項３記載の半導体装置の製造方法。
5. 【請求項５】前記第１熱処理工程において、拡散炉を用
   いる請求項１記載の半導体装置の製造方法。
6. 【請求項６】前記第１熱処理工程において、光照射熱処
   理を行う請求項１記載の半導体装置の製造方法。
7. 【請求項７】前記多結晶膜を形成する工程の成膜温度よ
   りも、前記第１熱処理工程の処理温度を高く設定する請
   求項１記載の半導体装置の製造方法。
8. 【請求項８】前記多結晶膜を形成する工程の後、前記第
   １熱処理工程の前に、前記多結晶膜を酸化シリコン膜で
   被覆する工程をさらに有し、 前記第１熱処理工程を窒素雰囲気下で行い、 前記第１熱処理工程の後、前記不純物を導入する工程の
   前に、前記酸化シリコン膜を除去する工程をさらに有す
   る請求項１記載の半導体装置の製造方法。
9. 【請求項９】前記第２熱処理工程を、ランプアニール処
   理により行う請求項２記載の半導体装置の製造方法。
10. 【請求項１０】基板上に多結晶膜を形成する工程と、 前記多結晶膜へ不純物を導入する工程と、 前記多結晶膜を形成する工程の成膜温度よりも高い温度
    で処理し、前記多結晶膜の結晶性の回復と前記不純物の
    活性化を行う第１熱処理工程と、 光照射熱処理による第２熱処理工程とを有する半導体装
    置の製造方法。
11. 【請求項１１】前記多結晶膜として、ポリシリコン膜を
    形成する請求項１０記載の半導体装置の製造方法。
12. 【請求項１２】前記ポリシリコン膜により、抵抗素子を
    形成する請求項１１記載の半導体装置の製造方法。
13. 【請求項１３】前記第１熱処理工程において、拡散炉を
    用いる請求項１０記載の半導体装置の製造方法。
14. 【請求項１４】前記第１熱処理工程において、光照射熱
    処理を行う請求項１０記載の半導体装置の製造方法。
15. 【請求項１５】前記多結晶膜へ不純物を導入する工程の
    後、前記第１熱処理工程の前に、前記多結晶膜を酸化シ
    リコン膜で被覆する工程をさらに有し、 前記第１熱処理工程を窒素雰囲気下で行う請求項１０記
    載の半導体装置の製造方法。
16. 【請求項１６】前記第２熱処理工程を、ランプアニール
    処理により行う請求項１０記載の半導体装置の製造方
    法。