JPH11266142A - フィルタで共同使用するための多重ポート・レジスタ・ファイル - Google Patents
フィルタで共同使用するための多重ポート・レジスタ・ファイルInfo
- Publication number
- JPH11266142A JPH11266142A JP10363620A JP36362098A JPH11266142A JP H11266142 A JPH11266142 A JP H11266142A JP 10363620 A JP10363620 A JP 10363620A JP 36362098 A JP36362098 A JP 36362098A JP H11266142 A JPH11266142 A JP H11266142A
- Authority
- JP
- Japan
- Prior art keywords
- invention according
- latch
- calculating means
- means includes
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 14
- 238000001914 filtration Methods 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 22
- 230000006870 function Effects 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000001960 triggered effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 4
- 230000004044 response Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0266—Filter banks
- H03H17/0269—Filter banks comprising recursive filters
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は、有限インパルス応答（Ｆinite Ｉ
mpulse Ｒespose：ＦＩＲ）フィルタに関し、特に掛け
算装置毎に多重係数を持つ時間多重化掛け算装置を使用
する適応型ＦＩＲフィルタに関する。 【解決手段】 本発明は、適応型ＦＩＲフィルタで使用
する、係数を記憶する多重ポート・レジスタ・ファイル
であって、係数値を記憶するためのメモリと、出力ラッ
チと、係数または係数から派生する数値を含む、１つま
たはそれ以上の組を計算する計算手段であって、この計
算手段は、係数値の更新、または前記フィルタによる濾
過のための、任意の重要な経路の外側に存在することを
特徴とする。本発明の改良型多重ポート・レジスタ・フ
ァイルを使用することにより、より高速で動作し、電力
消費が少ない、適応型ＦＩＲフィルタを製造することが
できる。
mpulse Ｒespose：ＦＩＲ）フィルタに関し、特に掛け
算装置毎に多重係数を持つ時間多重化掛け算装置を使用
する適応型ＦＩＲフィルタに関する。 【解決手段】 本発明は、適応型ＦＩＲフィルタで使用
する、係数を記憶する多重ポート・レジスタ・ファイル
であって、係数値を記憶するためのメモリと、出力ラッ
チと、係数または係数から派生する数値を含む、１つま
たはそれ以上の組を計算する計算手段であって、この計
算手段は、係数値の更新、または前記フィルタによる濾
過のための、任意の重要な経路の外側に存在することを
特徴とする。本発明の改良型多重ポート・レジスタ・フ
ァイルを使用することにより、より高速で動作し、電力
消費が少ない、適応型ＦＩＲフィルタを製造することが
できる。
Description
【０００１】
【発明分野】本発明は、有限インパルス応答（Ｆinite
Ｉmpulse Ｒespose:ＦＩＲ）フィルタに関し、特に掛け
算装置毎に多重係数を持つ時間多重化掛け算装置を使用
する適応型ＦＩＲフィルタに関する。
Ｉmpulse Ｒespose:ＦＩＲ）フィルタに関し、特に掛け
算装置毎に多重係数を持つ時間多重化掛け算装置を使用
する適応型ＦＩＲフィルタに関する。
【０００２】
【発明の背景】従来技術の適応型有限インパルス応答
（ＦＩＲ）フィルタは、係数を再循環させるのに固定遅
延ラインを使用する。前記遅延ラインは、一連のエッジ
・トリガ・フリップ・フロップを使用して実行される。
その結果、動作中、従来技術の遅延ラインは、電力消費
が高かった。
（ＦＩＲ）フィルタは、係数を再循環させるのに固定遅
延ラインを使用する。前記遅延ラインは、一連のエッジ
・トリガ・フリップ・フロップを使用して実行される。
その結果、動作中、従来技術の遅延ラインは、電力消費
が高かった。
【０００３】本出願人と同一譲受人に譲渡された、米国
特許出願08／937665号の場合には、多重ポート・レジス
タ・ファイルは、係数の記憶装置を形成するために、ま
たフィルタの動作に必要な係数での遅延を起こさせるた
めに使用される。多重ポート・レジスタ・ファイルは、
通常、小型で、少なくとも１つの読み出しポートおよび
１つの書き込みポートを含む、例えば、４語(4 words)
を記憶できる容量を持つメモリである。多重ポート・レ
ジスタ・ファイルに書き込まれたデータは、必要とする
任意の順序で、前記ファイルから読み出すことができ
る。多重ポート・レジスタ・ファイルは、その中に記憶
されているデータを必要とする任意の順序で、また任意
の他の出力ポートとは無関係に読み出すことができる追
加の出力ポートを持つことができる。係数に関しては、
各多重ポート・レジスタ・ファイルは、１つの出力ポー
トから、ＦＩＲフィルタの関連段の掛け算−加算部にデ
ータを送る。適応型フィルタに関しては、各多重ポート
・レジスタ・ファイルは、他の出力ポートから、その係
数の更新ユニットにデータを送る。前記出力ポートは同
じものを使用することができ、同じものでない場合で
も、前記出力ポートに送られるデータは同じものであっ
てもよい。係数を使用する場合には、同時係属出願に記
載するように、ルックスルー・モードの場合、多重ポー
ト・レジスタ・ファイルを作動する必要はない。
特許出願08／937665号の場合には、多重ポート・レジス
タ・ファイルは、係数の記憶装置を形成するために、ま
たフィルタの動作に必要な係数での遅延を起こさせるた
めに使用される。多重ポート・レジスタ・ファイルは、
通常、小型で、少なくとも１つの読み出しポートおよび
１つの書き込みポートを含む、例えば、４語(4 words)
を記憶できる容量を持つメモリである。多重ポート・レ
ジスタ・ファイルに書き込まれたデータは、必要とする
任意の順序で、前記ファイルから読み出すことができ
る。多重ポート・レジスタ・ファイルは、その中に記憶
されているデータを必要とする任意の順序で、また任意
の他の出力ポートとは無関係に読み出すことができる追
加の出力ポートを持つことができる。係数に関しては、
各多重ポート・レジスタ・ファイルは、１つの出力ポー
トから、ＦＩＲフィルタの関連段の掛け算−加算部にデ
ータを送る。適応型フィルタに関しては、各多重ポート
・レジスタ・ファイルは、他の出力ポートから、その係
数の更新ユニットにデータを送る。前記出力ポートは同
じものを使用することができ、同じものでない場合で
も、前記出力ポートに送られるデータは同じものであっ
てもよい。係数を使用する場合には、同時係属出願に記
載するように、ルックスルー・モードの場合、多重ポー
ト・レジスタ・ファイルを作動する必要はない。
【０００４】ＦＩＲフィルタが、更新することができる
係数を持つ適応型フィルタである場合には、新しい係数
値を計算するために、更新ユニットを設置しなければな
らない。前記更新ユニットは、オーバフロー／アンダフ
ロー検出ユニット(overflow/underflow detection uni
t) および／または飽和ユニット内蔵するか、またはそ
れらに関連している。前記飽和ユニットは、オーバフロ
ーまたはアンダフローが起こった場合、発生する恐れが
ある壊滅的エラーを防止するのに使用される。前記エラ
ーは、二進数を使用して算術計算を行うための技術の性
格上、発生する恐れがあるものである。例えば、２の補
数で表した２つの大きな正の数字を加算した場合、その
計算結果が負の数になる場合があるが、これは明らかに
間違っている。オーバフロー／アンダフロー検出ユニッ
トおよび／または飽和ユニットは、その実現により、下
記の中の１つ、すなわち、ａ）オーバフローまたはアン
ダフローが、発生しているかどうかを示すフラグ、ｂ）
飽和値として表すことができる、正または負の最大数を
表す数値、またはｃ）計算の実際の結果の中の１つを、
出力として供給することによりこの問題を解決してい
る。このオーバフロー／アンダフロー検出ユニットおよ
び／または飽和ユニットは、係数更新回路の重要な経路
内に位置している。すなわち、前記ユニットは、更新を
行うことができる最大速度を決定する経路内に位置して
いる。それ故、オーバフロー／アンダフロー検出および
／または飽和プロセスを行うことができる速度が、更新
プロセスの速度を制限する。
係数を持つ適応型フィルタである場合には、新しい係数
値を計算するために、更新ユニットを設置しなければな
らない。前記更新ユニットは、オーバフロー／アンダフ
ロー検出ユニット(overflow/underflow detection uni
t) および／または飽和ユニット内蔵するか、またはそ
れらに関連している。前記飽和ユニットは、オーバフロ
ーまたはアンダフローが起こった場合、発生する恐れが
ある壊滅的エラーを防止するのに使用される。前記エラ
ーは、二進数を使用して算術計算を行うための技術の性
格上、発生する恐れがあるものである。例えば、２の補
数で表した２つの大きな正の数字を加算した場合、その
計算結果が負の数になる場合があるが、これは明らかに
間違っている。オーバフロー／アンダフロー検出ユニッ
トおよび／または飽和ユニットは、その実現により、下
記の中の１つ、すなわち、ａ）オーバフローまたはアン
ダフローが、発生しているかどうかを示すフラグ、ｂ）
飽和値として表すことができる、正または負の最大数を
表す数値、またはｃ）計算の実際の結果の中の１つを、
出力として供給することによりこの問題を解決してい
る。このオーバフロー／アンダフロー検出ユニットおよ
び／または飽和ユニットは、係数更新回路の重要な経路
内に位置している。すなわち、前記ユニットは、更新を
行うことができる最大速度を決定する経路内に位置して
いる。それ故、オーバフロー／アンダフロー検出および
／または飽和プロセスを行うことができる速度が、更新
プロセスの速度を制限する。
【０００５】
【発明の概要】適応型ＦＩＲフィルタに係数を記憶する
ために、改良型多重ポート・レジスタ・ファイルを使用
することができることが分かっている。本発明の原理に
よれば、従来技術の同時係属出願の多重ポート・レジス
タ・ファイルは、その内部に、例えば、係数値またはそ
れから派生した数値に対して計算を行うことができる機
能、またはそれに対して行う操作を制御する機能のよう
な計算機能を内蔵させることによって、改良が行われて
いる。本発明の１つの特徴は、多重ポート・レジスタ・
ファイルが、オーバフロー／アンダフロー・ユニットお
よび／または飽和ユニットを内蔵していることである。
本発明の他の特徴は、多重ポート・レジスタ・ファイル
が、例えば、いわゆる「ブース(booth)」エンコーダの
ような、掛け算プロセスをスピート・アップするのに使
用する特殊なエンコーダを内蔵していることである。本
発明のさらに他の特徴は、多重ポート・レジスタ・ファ
イルが、例えば、２の補数のような係数の表現を、符号
−数値の表現に変化させるためのコンバータを内蔵して
いることである。本発明の１つの特徴は、多重ポート・
レジスタ・ファイルで行われたすべての計算が、濾過ま
たは係数更新の重要な経路の外で行われることである。
都合のよいことに、前記改良型多重ポート・レジスタ・
ファイルを使用することにより、より高速で動作し、前
記同時係属出願より電力消費が少ない適応型ＦＩＲフィ
ルタを製造することができる。
ために、改良型多重ポート・レジスタ・ファイルを使用
することができることが分かっている。本発明の原理に
よれば、従来技術の同時係属出願の多重ポート・レジス
タ・ファイルは、その内部に、例えば、係数値またはそ
れから派生した数値に対して計算を行うことができる機
能、またはそれに対して行う操作を制御する機能のよう
な計算機能を内蔵させることによって、改良が行われて
いる。本発明の１つの特徴は、多重ポート・レジスタ・
ファイルが、オーバフロー／アンダフロー・ユニットお
よび／または飽和ユニットを内蔵していることである。
本発明の他の特徴は、多重ポート・レジスタ・ファイル
が、例えば、いわゆる「ブース(booth)」エンコーダの
ような、掛け算プロセスをスピート・アップするのに使
用する特殊なエンコーダを内蔵していることである。本
発明のさらに他の特徴は、多重ポート・レジスタ・ファ
イルが、例えば、２の補数のような係数の表現を、符号
−数値の表現に変化させるためのコンバータを内蔵して
いることである。本発明の１つの特徴は、多重ポート・
レジスタ・ファイルで行われたすべての計算が、濾過ま
たは係数更新の重要な経路の外で行われることである。
都合のよいことに、前記改良型多重ポート・レジスタ・
ファイルを使用することにより、より高速で動作し、前
記同時係属出願より電力消費が少ない適応型ＦＩＲフィ
ルタを製造することができる。
【０００６】
【発明の詳細な記述】図１は、本発明の原理に基づく、
有限インパルス応答（ＦＩＲ）フィルタの１つの段に係
数を記憶するために使用することができる多重ポート・
レジスタ・ファイルである。多重ポート・レジスタ・フ
ァイルは、通常、少なくとも１つの読み出しポートおよ
び１つの書き込みポートを含む、例えば、４語を記憶で
きる容量を持つ小型のメモリである。多重ポート・レジ
スタ・ファイルに書き込まれたデータは、必要とする任
意の順序で前記ファイルから読み出すことができる。多
重ポート・レジスタ・ファイルは、その中に記憶されて
いるデータを必要とする任意の順序で、また任意の他の
出力ポートとは無関係に読み出すことができる追加の出
力ポートを持つことができる。
有限インパルス応答（ＦＩＲ）フィルタの１つの段に係
数を記憶するために使用することができる多重ポート・
レジスタ・ファイルである。多重ポート・レジスタ・フ
ァイルは、通常、少なくとも１つの読み出しポートおよ
び１つの書き込みポートを含む、例えば、４語を記憶で
きる容量を持つ小型のメモリである。多重ポート・レジ
スタ・ファイルに書き込まれたデータは、必要とする任
意の順序で前記ファイルから読み出すことができる。多
重ポート・レジスタ・ファイルは、その中に記憶されて
いるデータを必要とする任意の順序で、また任意の他の
出力ポートとは無関係に読み出すことができる追加の出
力ポートを持つことができる。
【０００７】より詳しく説明すると、図１は、メモリ位
置１０３−１から１０３−Ｈを持つメモリ１０３、計算
ユニット１０５、およびラッチ１０７−１から１０７−
Ｋを含むラッチ１０７を含む多重ポート・レジスタ・フ
ァイル１０１である。
置１０３−１から１０３−Ｈを持つメモリ１０３、計算
ユニット１０５、およびラッチ１０７−１から１０７−
Ｋを含むラッチ１０７を含む多重ポート・レジスタ・フ
ァイル１０１である。
【０００８】フィルタ設計者の判断で自由に選択するこ
とができるが、多重ポート・レジスタ・ファイルのメモ
リ位置の数Ｈは、通常、例えば、４のような小さな数で
ある。Ｈの数が小さいので、広い帯域アクセスの際に使
用するモデムに設置されているような、システムの最高
速のクロック周波数の数値のサンプル速度を持つ信号を
処理するために、ＦＩＲフィルタを実行するための他の
装置と比較すると、ＦＩＲフィルタを効率的に実行する
ことができる。
とができるが、多重ポート・レジスタ・ファイルのメモ
リ位置の数Ｈは、通常、例えば、４のような小さな数で
ある。Ｈの数が小さいので、広い帯域アクセスの際に使
用するモデムに設置されているような、システムの最高
速のクロック周波数の数値のサンプル速度を持つ信号を
処理するために、ＦＩＲフィルタを実行するための他の
装置と比較すると、ＦＩＲフィルタを効率的に実行する
ことができる。
【０００９】データは、Ｎ本のデータ・ラインを含む書
き込みポートＷを通して、多重ポート・レジスタ・ファ
イル１０１に書き込まれる。書き込みポートＷのところ
の、データが書き込まるメモリ位置１０３の特定の１つ
の位置は、書き込みアドレス・ポートＷＡにより指定さ
れる。
き込みポートＷを通して、多重ポート・レジスタ・ファ
イル１０１に書き込まれる。書き込みポートＷのところ
の、データが書き込まるメモリ位置１０３の特定の１つ
の位置は、書き込みアドレス・ポートＷＡにより指定さ
れる。
【００１０】データは、読み出しポートＲ1 −ＲK を含
む読み出しポートＲを通して、多重ポート・レジスタ・
ファイル１０１から読み出される。各読み出しポートＲ
1 −ＲK は、それぞれのデータ・ライン数Ｍ1 −ＭK を
含む。必要な場合は、多重ポート・レジスタ・ファイル
１０１に記憶している、より精度の低い数値の表現を、
そこから読み出すことができる。読み出しポートＲ1 −
ＲK の中の任意の１つに送るために読み出される、メモ
リ位置１０３の中の特定の１つの位置は、対応する、例
えば、例示の番号のついた読み出しアドレス・ポートＲ
Ａ1 −ＲＡK に供給されるアドレスにより指定される。
出力を読み出しポートＲ1 −ＲK の任意のポートに表示
させるための読み出し動作信号は必要ない。対応する出
力を発生するには、単に適当な読み出しアドレスを供給
するだけで十分である。通常、書き込みアドレスＲＡ1
−ＲＡK は、アドレス・ラインＬと同じ番号を持つ。
む読み出しポートＲを通して、多重ポート・レジスタ・
ファイル１０１から読み出される。各読み出しポートＲ
1 −ＲK は、それぞれのデータ・ライン数Ｍ1 −ＭK を
含む。必要な場合は、多重ポート・レジスタ・ファイル
１０１に記憶している、より精度の低い数値の表現を、
そこから読み出すことができる。読み出しポートＲ1 −
ＲK の中の任意の１つに送るために読み出される、メモ
リ位置１０３の中の特定の１つの位置は、対応する、例
えば、例示の番号のついた読み出しアドレス・ポートＲ
Ａ1 −ＲＡK に供給されるアドレスにより指定される。
出力を読み出しポートＲ1 −ＲK の任意のポートに表示
させるための読み出し動作信号は必要ない。対応する出
力を発生するには、単に適当な読み出しアドレスを供給
するだけで十分である。通常、書き込みアドレスＲＡ1
−ＲＡK は、アドレス・ラインＬと同じ番号を持つ。
【００１１】多重ポート・レジスタ・ファイル１０１に
何時データを書き込むか、またデータを書き込むのかど
うかは、書き込み動作信号(write enable signal) ＷＥ
の数値の関数である。ＷＥが第１の数値を持つ場合に
は、多重ポート・レジスタ・ファイル１０１にデータが
書き込まれる。ＷＥが前記第１の数値の補数の数値を持
つ場合には、データは多重ポート・レジスタ・ファイル
１０１に書き込まれない。
何時データを書き込むか、またデータを書き込むのかど
うかは、書き込み動作信号(write enable signal) ＷＥ
の数値の関数である。ＷＥが第１の数値を持つ場合に
は、多重ポート・レジスタ・ファイル１０１にデータが
書き込まれる。ＷＥが前記第１の数値の補数の数値を持
つ場合には、データは多重ポート・レジスタ・ファイル
１０１に書き込まれない。
【００１２】多重ポート・レジスタ・ファイル１０１へ
のデータの書き込み、および読み出しは同時に行うこと
ができる。より詳しく説明すると、メモリ位置１０３の
同じ特定の１つの位置にデータを書き込み、それと同時
に全く同じ特定の位置から異なる数値を読み出し、１つ
またはそれ以上の読み出しポートＲ1−ＲKに前記データ
を供給することができる。
のデータの書き込み、および読み出しは同時に行うこと
ができる。より詳しく説明すると、メモリ位置１０３の
同じ特定の１つの位置にデータを書き込み、それと同時
に全く同じ特定の位置から異なる数値を読み出し、１つ
またはそれ以上の読み出しポートＲ1−ＲKに前記データ
を供給することができる。
【００１３】ラッチ１０７は、Ｎ．ウェストおよびＫ．
エシュラジアンが、その全文を参照によって本明細書の
記載に援用した、「ＣＭＯＳ ＶＬＳＩ設計の原理、第
２版(Principles of CMOS VLSI Design 2nd Ed.)」（１
９９２年、Addison Wesley)第１９頁乃至第２１頁に掲
載の従来のレベル感知ラッチである。それ故、メモリ位
置１０３の任意の１つは、マスタ・ラッチとして機能
し、ラッチ１０７の中の任意の１つのラッチは、その間
に挿入された計算ユニット１０５を持つ、エッジ・トリ
ガ・フリップ・フロップを形成するために、スレーブ・
ラッチとして機能する。
エシュラジアンが、その全文を参照によって本明細書の
記載に援用した、「ＣＭＯＳ ＶＬＳＩ設計の原理、第
２版(Principles of CMOS VLSI Design 2nd Ed.)」（１
９９２年、Addison Wesley)第１９頁乃至第２１頁に掲
載の従来のレベル感知ラッチである。それ故、メモリ位
置１０３の任意の１つは、マスタ・ラッチとして機能
し、ラッチ１０７の中の任意の１つのラッチは、その間
に挿入された計算ユニット１０５を持つ、エッジ・トリ
ガ・フリップ・フロップを形成するために、スレーブ・
ラッチとして機能する。
【００１４】図２は、多重ポート・レジスタ・ファイル
１０１の略図であり、２つのメモリ位置１０３と、１つ
の読み出しポートおよび１つの書き込みポートだけを示
す。この図は、またメモリ１０３およびラッチ１０７お
よび係数更新ユニット１０９との間の動作およびデータ
移送を制御するために使用されるクロック信号（ＣＬ
Ｋ）を示す。図２においては、メモリ１０３は正レベル
感知ラッチであり、ラッチ１０７は負のレベル感知ラッ
チである。前記２つのラッチは、負のエッジ・トリガ・
フリップ・フロップを形成する。
１０１の略図であり、２つのメモリ位置１０３と、１つ
の読み出しポートおよび１つの書き込みポートだけを示
す。この図は、またメモリ１０３およびラッチ１０７お
よび係数更新ユニット１０９との間の動作およびデータ
移送を制御するために使用されるクロック信号（ＣＬ
Ｋ）を示す。図２においては、メモリ１０３は正レベル
感知ラッチであり、ラッチ１０７は負のレベル感知ラッ
チである。前記２つのラッチは、負のエッジ・トリガ・
フリップ・フロップを形成する。
【００１５】本発明の原理に基づいて、計算ユニット１
０５は、少なくとも１つの係数を取り、ある種の変換を
行うか、またはそのままで係数の数値を通過させる。計
算ユニット１０５は、メモリ位置１０３およびラッチ１
０７の間に挿入されているので、計算ユニット１０５
は、ａ）メモリ位置１０３から係数数値を受け取ること
ができ、ｂ）その出力を１つまたはそれ以上のラッチに
供給することができる。
０５は、少なくとも１つの係数を取り、ある種の変換を
行うか、またはそのままで係数の数値を通過させる。計
算ユニット１０５は、メモリ位置１０３およびラッチ１
０７の間に挿入されているので、計算ユニット１０５
は、ａ）メモリ位置１０３から係数数値を受け取ること
ができ、ｂ）その出力を１つまたはそれ以上のラッチに
供給することができる。
【００１６】本発明の１つの特徴は、多重ポート・レジ
スタ・ファイルで行われるすべての計算が、濾過または
係数更新の重要な経路の外で行われることである。計算
ユニット１０５は、濾過または係数更新の重要な経路の
外に位置している。何故なら、前記計算ユニット１０５
は、この場合、メモリ１０３の現在アドレスされている
位置である、マスタ・ラッチが記憶情報を含んでいる時
間と、この場合、ラッチ１０７であるスレーブ・ラッチ
が、マスタ・ラッチからの情報をラッチしている時間と
の間の、いわゆる「休止時間」中にその機能を行うから
である。このような動作が可能なのは、読み出しアドレ
ス信号が、クロック信号がラッチ１０７に供給される前
に、読み出しアドレスポートＲＡ1 −ＲＡK に供給され
るからである。
スタ・ファイルで行われるすべての計算が、濾過または
係数更新の重要な経路の外で行われることである。計算
ユニット１０５は、濾過または係数更新の重要な経路の
外に位置している。何故なら、前記計算ユニット１０５
は、この場合、メモリ１０３の現在アドレスされている
位置である、マスタ・ラッチが記憶情報を含んでいる時
間と、この場合、ラッチ１０７であるスレーブ・ラッチ
が、マスタ・ラッチからの情報をラッチしている時間と
の間の、いわゆる「休止時間」中にその機能を行うから
である。このような動作が可能なのは、読み出しアドレ
ス信号が、クロック信号がラッチ１０７に供給される前
に、読み出しアドレスポートＲＡ1 −ＲＡK に供給され
るからである。
【００１７】図３は、図２の多重ポート・レジスタ・フ
ァイル１０１の略図の動作を示すタイミング図である。
図３は、ラッチ１０７からの信号、ＣＬＫ、ＲＡ、ＷＡ
およびＯＵＴＰＵＴを示す。信号ＣＬＫ、ＲＡおよびＷ
Ａが、多重ポート・レジスタ・ファイル１０１に供給さ
れ、この多重ポート・レジスタ・ファイルが、信号ＯＵ
ＴＰＵＴを発生することに留意されたい。読み出しアド
レス信号ＲＡは、書き込みアドレス信号Ｗより１／２サ
イクル進んだ状態で、多重ポート・レジスタ・ファイル
１０１に供給される。ＣＬＫの正の各縁部のすぐ後ろで
変化する信号ＲＡに応じて、データがメモリ１０３から
出力され、ＣＬＫの負の縁部の前で計算ユニット１０５
により処理される。上記の「すぐ後ろ」という表現は、
計算ユニット１０５が、その必要な計算を行うのに十分
な長さの時間を意味することに留意されたい。
ァイル１０１の略図の動作を示すタイミング図である。
図３は、ラッチ１０７からの信号、ＣＬＫ、ＲＡ、ＷＡ
およびＯＵＴＰＵＴを示す。信号ＣＬＫ、ＲＡおよびＷ
Ａが、多重ポート・レジスタ・ファイル１０１に供給さ
れ、この多重ポート・レジスタ・ファイルが、信号ＯＵ
ＴＰＵＴを発生することに留意されたい。読み出しアド
レス信号ＲＡは、書き込みアドレス信号Ｗより１／２サ
イクル進んだ状態で、多重ポート・レジスタ・ファイル
１０１に供給される。ＣＬＫの正の各縁部のすぐ後ろで
変化する信号ＲＡに応じて、データがメモリ１０３から
出力され、ＣＬＫの負の縁部の前で計算ユニット１０５
により処理される。上記の「すぐ後ろ」という表現は、
計算ユニット１０５が、その必要な計算を行うのに十分
な長さの時間を意味することに留意されたい。
【００１８】ＣＬＫの負の縁部上において、ラッチ１０
７は、計算ユニット１０５からの出力として供給された
処理済みデータをラッチする。このデータは、その後、
多重ポート・レジスタ・ファイル１０１の出力である、
ＯＵＴＰＵＴ信号として利用することができる。このデ
ータは、更新ユニット１０９、および多重ポート・レジ
スタ・ファイル１０１を使用して実行している、フィル
タの掛け算装置（図示せず）に送られる。次の正の縁部
のすぐ後で、ＲＡは変化し、他の係数がメモリ位置１０
３の１つから読み出される。一方、前の負の縁部上にラ
ッチされた出力データを、依然としてラッチ１０７から
入手することができる。ＣＬＫの次の負の縁部上におい
て、更新ユニット１０９の出力として供給される更新済
みデータが、メモリ１０３のＷＡによって指定された位
置に書き戻され、前記ＷＡはＣＬＫの負の縁部のすぐ後
ろで変化する。
７は、計算ユニット１０５からの出力として供給された
処理済みデータをラッチする。このデータは、その後、
多重ポート・レジスタ・ファイル１０１の出力である、
ＯＵＴＰＵＴ信号として利用することができる。このデ
ータは、更新ユニット１０９、および多重ポート・レジ
スタ・ファイル１０１を使用して実行している、フィル
タの掛け算装置（図示せず）に送られる。次の正の縁部
のすぐ後で、ＲＡは変化し、他の係数がメモリ位置１０
３の１つから読み出される。一方、前の負の縁部上にラ
ッチされた出力データを、依然としてラッチ１０７から
入手することができる。ＣＬＫの次の負の縁部上におい
て、更新ユニット１０９の出力として供給される更新済
みデータが、メモリ１０３のＷＡによって指定された位
置に書き戻され、前記ＷＡはＣＬＫの負の縁部のすぐ後
ろで変化する。
【００１９】本発明の一実施例の場合には、計算ユニッ
ト１０５は、オーバフロー／アンダフローおよび／また
は飽和ユニットである。図４は、計算ユニット１０５
が、オーバフロー／アンダフロー検出および／または飽
和ユニット２１１により実行されている例示としての実
施例である。オーバフロー／アンダフロー飽和ユニット
２１１は、飽和検出ユニット６０１に接続している、オ
ーバフロー／アンダフロー検出ユニット５０１を含む。
ト１０５は、オーバフロー／アンダフローおよび／また
は飽和ユニットである。図４は、計算ユニット１０５
が、オーバフロー／アンダフロー検出および／または飽
和ユニット２１１により実行されている例示としての実
施例である。オーバフロー／アンダフロー飽和ユニット
２１１は、飽和検出ユニット６０１に接続している、オ
ーバフロー／アンダフロー検出ユニット５０１を含む。
【００２０】オーバフロー／アンダフロー検出ユニット
５０１は、例えば、受信入力、Ｇビットの精度の１つの
数を、Ｙビットの精度で表すことができるかどうを判断
するというような従来の周知の方法で動作する。この場
合、ＹはＧより小さな数字である。受信入力が、Ｇビッ
トの精度を持つ１つの数字である場合で、入力がＹビッ
トの精度で表すことができる場合には、アンダフローま
たはオーバフローが起こることを判断できない。それ
故、前記入力数字の数値は、オーバフロー／アンダフロ
ー検出および／または飽和ユニット２１１の出力として
供給されるが、Ｙビットの精度だけを使用する。そうで
ない場合で、前記数字の数値が、Ｙビットの精度で表す
には余りにも大きすぎる場合には、アンダフローまたは
オーバフローが起こったと判断される。オーバフローま
たはアンダフローが起こっている場合には、対応するフ
ラグがセットされ、出力として供給される。オーバフロ
ーが起こったのか、それともアンダフローが起こったの
かの判断は、入力がＹビットの精度で表すことができる
最大値より大きいかどうか、またはＹビットの精度で表
すことができる最小値より小さいかどうかで行われる。
５０１は、例えば、受信入力、Ｇビットの精度の１つの
数を、Ｙビットの精度で表すことができるかどうを判断
するというような従来の周知の方法で動作する。この場
合、ＹはＧより小さな数字である。受信入力が、Ｇビッ
トの精度を持つ１つの数字である場合で、入力がＹビッ
トの精度で表すことができる場合には、アンダフローま
たはオーバフローが起こることを判断できない。それ
故、前記入力数字の数値は、オーバフロー／アンダフロ
ー検出および／または飽和ユニット２１１の出力として
供給されるが、Ｙビットの精度だけを使用する。そうで
ない場合で、前記数字の数値が、Ｙビットの精度で表す
には余りにも大きすぎる場合には、アンダフローまたは
オーバフローが起こったと判断される。オーバフローま
たはアンダフローが起こっている場合には、対応するフ
ラグがセットされ、出力として供給される。オーバフロ
ーが起こったのか、それともアンダフローが起こったの
かの判断は、入力がＹビットの精度で表すことができる
最大値より大きいかどうか、またはＹビットの精度で表
すことができる最小値より小さいかどうかで行われる。
【００２１】飽和検出ユニット６０１は、例えば、従来
の周知の方法で動作する。例えば、飽和検出ユニット６
０１は、入力として、Ｙビットの精度の１つの数字およ
びオーバフロー・フラグおよびアンダフロー・フラグを
受信する。オーバフロー・フラグがセットされる場合
は、飽和検出ユニット６０１は、出力として、Ｙビット
の精度で表すことができる最大値を供給する。アンダフ
ロー・フラグがセットされる場合には、飽和検出ユニッ
ト６０１は、出力として、Ｙビットの精度で表すことが
できる最小値を供給する。オーバフロー・フラグもアン
ダフロー・フラグもセットされない場合には、飽和検出
ユニット６０１は、出力として、入力値を供給するが、
Ｙビットの精度を使用するだけである。
の周知の方法で動作する。例えば、飽和検出ユニット６
０１は、入力として、Ｙビットの精度の１つの数字およ
びオーバフロー・フラグおよびアンダフロー・フラグを
受信する。オーバフロー・フラグがセットされる場合
は、飽和検出ユニット６０１は、出力として、Ｙビット
の精度で表すことができる最大値を供給する。アンダフ
ロー・フラグがセットされる場合には、飽和検出ユニッ
ト６０１は、出力として、Ｙビットの精度で表すことが
できる最小値を供給する。オーバフロー・フラグもアン
ダフロー・フラグもセットされない場合には、飽和検出
ユニット６０１は、出力として、入力値を供給するが、
Ｙビットの精度を使用するだけである。
【００２２】オーバフロー／アンダフロー検出および／
または飽和ユニット２１１の動作結果として、前記ユニ
ットは、入力として、Ｇビットの精度の１つの数字を受
信し、出力として、ａ）Ｙビットの精度を使用するＧの
実際の数値、この場合、ＧがＹビットの精度で表すこと
ができる場合には、ＹはＧより小さい；またはｂ）その
数の数値がＹビットの精度で表すには余りに大きすぎる
場合には、Ｙビットの精度で表すことができる最大値ま
たは最小値を供給する。最大値が供給されたのか、また
は最小値が供給されたのかの判断は、入力がＹビットの
精度で表すことができる最大値より大きいか、またはＹ
ビットの精度で表すことができる最小値より小さいかど
うかの関数として行われる。
または飽和ユニット２１１の動作結果として、前記ユニ
ットは、入力として、Ｇビットの精度の１つの数字を受
信し、出力として、ａ）Ｙビットの精度を使用するＧの
実際の数値、この場合、ＧがＹビットの精度で表すこと
ができる場合には、ＹはＧより小さい；またはｂ）その
数の数値がＹビットの精度で表すには余りに大きすぎる
場合には、Ｙビットの精度で表すことができる最大値ま
たは最小値を供給する。最大値が供給されたのか、また
は最小値が供給されたのかの判断は、入力がＹビットの
精度で表すことができる最大値より大きいか、またはＹ
ビットの精度で表すことができる最小値より小さいかど
うかの関数として行われる。
【００２３】本発明の１つの特徴は、オーバフロー・フ
ラグおよび／またはアンダフロー・フラグの数値を、計
算ユニット１０５から、出力として供給することがで
き、前記数値を多重ポート・レジスタ・ファイル１０１
からの出力として、外部に供給することができることで
ある。オーバフロー・フラグおよび／またはアンダフロ
ー・フラグの数値が、多重ポート・レジスタ・ファイル
１０１から外部に供給される場合には、その情報を送信
できるようにするために、ラッチ１０７を増大する必要
がある。
ラグおよび／またはアンダフロー・フラグの数値を、計
算ユニット１０５から、出力として供給することがで
き、前記数値を多重ポート・レジスタ・ファイル１０１
からの出力として、外部に供給することができることで
ある。オーバフロー・フラグおよび／またはアンダフロ
ー・フラグの数値が、多重ポート・レジスタ・ファイル
１０１から外部に供給される場合には、その情報を送信
できるようにするために、ラッチ１０７を増大する必要
がある。
【００２４】本発明の他の実施例の場合には、計算ユニ
ット１０５はデータ・コンバータである。例えば、計算
ユニット１０５は、いわゆる「ブース(booth)」エンコ
ーダのような、掛け算プロセスをスピート・アップする
のに使用する、特殊なエンコーダであってもよい。ブー
ス・エンコーダは、Ｎ．ウェストおよびＫ．エシュラジ
アンが、その全文を参照によって本明細書の記載に援用
した、１９９２年、アジソン・ウェズレー出版の「ＣＭ
ＯＳ ＶＬＳＩ設計の原理、第２版(Principles of CMO
S VLSI Design, 2nd Ed.)」の第547頁乃至第554頁に掲
載されている。本明細書においては、ブース・エンコー
ダをブース・リコーダと呼ぶことに留意されたい。
ット１０５はデータ・コンバータである。例えば、計算
ユニット１０５は、いわゆる「ブース(booth)」エンコ
ーダのような、掛け算プロセスをスピート・アップする
のに使用する、特殊なエンコーダであってもよい。ブー
ス・エンコーダは、Ｎ．ウェストおよびＫ．エシュラジ
アンが、その全文を参照によって本明細書の記載に援用
した、１９９２年、アジソン・ウェズレー出版の「ＣＭ
ＯＳ ＶＬＳＩ設計の原理、第２版(Principles of CMO
S VLSI Design, 2nd Ed.)」の第547頁乃至第554頁に掲
載されている。本明細書においては、ブース・エンコー
ダをブース・リコーダと呼ぶことに留意されたい。
【００２５】本発明の他の例示としての実施例の場合に
は、多重ポート・レジスタ・ファイルは、例えば、２の
補数を符号数値に変換するコンバータのような、係数の
表示を変換するためのコンバータを内蔵している。計算
ユニット１０５により行われる複数の機能があり、これ
らの機能は、ほぼ同時、または休止時間の間に計算が終
了する限りシーケンシャルに、異なる複数の係数に対し
て行うことができることに留意されたい。行われた機能
は、またクロック・サイクルからクロック・サイクルへ
変化することができる。
は、多重ポート・レジスタ・ファイルは、例えば、２の
補数を符号数値に変換するコンバータのような、係数の
表示を変換するためのコンバータを内蔵している。計算
ユニット１０５により行われる複数の機能があり、これ
らの機能は、ほぼ同時、または休止時間の間に計算が終
了する限りシーケンシャルに、異なる複数の係数に対し
て行うことができることに留意されたい。行われた機能
は、またクロック・サイクルからクロック・サイクルへ
変化することができる。
【００２６】上記説明は、本発明の原理を単に説明する
ためのものにしか過ぎない。それ故、当業者なら、本明
細書にはっきりと説明または図示してなくても、本発明
の原理を実行する種々の装置を考案することができ、そ
れらの装置も本発明の範囲内に含まれることを理解する
ことができるだろう。
ためのものにしか過ぎない。それ故、当業者なら、本明
細書にはっきりと説明または図示してなくても、本発明
の原理を実行する種々の装置を考案することができ、そ
れらの装置も本発明の範囲内に含まれることを理解する
ことができるだろう。
【図１】本発明の原理に基づいて、有限インパルス応答
（ＦＩＲ）フィルタに、係数を記憶するために使用する
ことができる例示としての多重ポート・レジスタ・ファ
イルである。
（ＦＩＲ）フィルタに、係数を記憶するために使用する
ことができる例示としての多重ポート・レジスタ・ファ
イルである。
【図２】係数更新ユニットおよび係数クロック発生を含
む図１の多重ポート・レジスタ・ファイルの略図であ
る。
む図１の多重ポート・レジスタ・ファイルの略図であ
る。
【図３】図１の多重ポート・レジスタ・ファイルの略図
の動作を示すタイミング図である。
の動作を示すタイミング図である。
【図４】図１の多重ポート・レジスタ・ファイルで使用
するための、オーバフロー／アンダフロー検出および／
または飽和ユニットの一実施例である。
するための、オーバフロー／アンダフロー検出および／
または飽和ユニットの一実施例である。
１０１ 多重ポート・レジスタ・ファイル １０３ メモリ位置 １０５ 計算ユニット １０７ ラッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストファー ジョン ニコル オーストラリア国，ニュー サウス ウエ ルス，スピリングウッド，チャセリング アヴェニュー 12
Claims (40)
- 【請求項１】 適応型ＦＩＲフィルタで使用するため
の、係数を記憶する多重ポート・レジスタ・ファイルで
あって、 係数値を記憶するためのメモリと、 出力ラッチと、 該係数または該係数から派生する数値を含む、１つまた
はそれ以上の組を計算する計算手段とからなり、該計算
手段は、該係数値の更新、または該フィルタによる濾過
のための、任意の重要な経路の外側に存在することを特
徴とする多重ポート・レジスタ・ファイル。 - 【請求項２】 請求項１記載の発明において、該計算手
段が、少なくとも一台のオーバフロー／アンダフロー検
出ユニットを含む発明。 - 【請求項３】 請求項１記載の発明において、該計算手
段が、少なくとも一台の飽和ユニットを含む発明。 - 【請求項４】 請求項１記載の発明において、該計算手
段が、少なくとも一台のオーバフロー／アンダフロー検
出および／または飽和ユニットを含む発明。 - 【請求項５】 請求項１記載の発明において、該計算手
段が、少なくとも一台のエンコーダを含む発明。 - 【請求項６】 請求項１記載の発明において、該計算手
段が、少なくとも一台のブース・エンコーダを含む発
明。 - 【請求項７】 請求項１記載の発明において、該計算手
段が、該係数を第１の表現から第２の表現へ変換するた
めの、少なくとも一台のコンバータを含む発明。 - 【請求項８】 請求項１記載の発明において、該計算手
段が、少なくとも一台の２の補数を符号−数値に変換す
るコンバータを含む発明。 - 【請求項９】 請求項１記載の発明において、該計算手
段が、該係数の桁上がりを行わないですむフォーマット
表現を、２の補数表現に変換するための少なくとも一台
の加算装置を含む発明。 - 【請求項１０】 請求項１記載の発明において、該計算
手段が、該メモリと該出力ラッチとの間を接続している
発明。 - 【請求項１１】 請求項１記載の発明において、該メモ
リおよび該ラッチが、一台のレジスタを形成している発
明。 - 【請求項１２】 適応型ＦＩＲフィルタで使用するため
の、係数を記憶する多重ポート・レジスタ・ファイルで
あって、 係数値を記憶するためのメモリと、 出力ラッチと、 該係数値から派生する数値の演算を行い、該メモリと該
出力ラッチとの間を接続している計算手段とを備える多
重ポート・レジスタ・ファイル。 - 【請求項１３】 請求項１２記載の発明において、該係
数値から派生する該数値が、該係数値と同じである発
明。 - 【請求項１４】 請求項１２記載の発明において、該計
算手段が、少なくとも一台のオーバフロー／アンダフロ
ー検出および／または飽和ユニットを含む発明。 - 【請求項１５】 請求項１２記載の発明において、該計
算手段が、少なくとも一台のエンコーダを含む発明。 - 【請求項１６】 請求項１２記載の発明において、該計
算手段が、少なくとも一台のブース・エンコーダを含む
発明。 - 【請求項１７】 請求項１２記載の発明において、該計
算手段が、該係数を第１の表現から第２の表現へ変換す
るための、少なくとも一台のコンバータを含む発明。 - 【請求項１８】 請求項１２記載の発明において、該計
算手段が、少なくとも一台の２の補数を符号−数値に変
換するコンバータを含む発明。 - 【請求項１９】 請求項１２記載の発明において、該計
算手段が、該係数の桁上がりを行わないですむフォーマ
ットを２の補数表現に変換するための、少なくとも一台
の加算装置を含む発明。 - 【請求項２０】 請求項１２記載の発明において、該計
算手段が、該メモリと該出力ラッチとの間を接続してい
る発明。 - 【請求項２１】 請求項１２記載の発明において、該メ
モリおよび該ラッチが、一台のレジスタを形成している
発明。 - 【請求項２２】 適応型ＦＩＲフィルタで使用するため
の、係数を記憶する多重ポート・レジスタ・ファイルで
あって、 それぞれが係数値を記憶するする、少なくとも２つのメ
モリ位置と、 少なくとも一台の出力ラッチと、 該メモリ位置の少なくともの１つが、マスタ・ラッチと
して機能し、ラッチの中の少なくとも一台のラッチが、
該マスタ・ラッチと該スレーブ・ラッチとの間に挿入さ
れた計算ユニット１０５と、エッジ・トリガ・フリップ
・フロップを形成するスレーブ・ラッチとして機能する
場合に、該係数値または該係数値から派生する数値の演
算を行うための計算手段とを備える多重ポート・レジス
タ・ファイル。 - 【請求項２３】 請求項２２記載の発明において、該計
算手段が、少なくとも一台のオーバフロー／アンダフロ
ー検出ユニットおよび／または飽和ユニットを含む発
明。 - 【請求項２４】 請求項２２記載の発明において、該計
算手段が、少なくとも一台のエンコーダを含む発明。 - 【請求項２５】 請求項２２記載の発明において、該計
算手段が、少なくとも一台のブース・エンコーダを含む
発明。 - 【請求項２６】 請求項２２記載の発明において、該計
算手段が、該係数を第１の表現から第２の表現へ変換す
るための、少なくとも一台のコンバータを含む発明。 - 【請求項２７】 請求項２２記載の発明において、該計
算手段が、少なくとも一台の２の補数を符号−数値に変
換するコンバータを含む発明。 - 【請求項２８】 請求項２２記載の発明において、該計
算手段が、該係数の桁上がりを行わないですむフォーマ
ット表現を２の補数表現に変換するための、少なくとも
一台の加算装置を含む発明。 - 【請求項２９】 請求項２２記載の発明において、該計
算手段が、該メモリと該出力ラッチとの間を接続してい
る発明。 - 【請求項３０】 請求項２２記載の発明において、該メ
モリおよび該ラッチが、一台のレジスタを形成している
発明。 - 【請求項３１】 適応型ＦＩＲフィルタで使用するため
の多重ポート・レジスタ・ファイルと接続して使用する
ための方法であって、 係数値をメモリからの出力として供給するステップと、 変換した係数値を得るために、該係数値についての計算
を行うステップと、 該変換した係数値をラッチにラッチするステップとを含
み、 該メモリと該ラッチから一台のレジスタを形成するため
に、該供給ステップとラッチ・ステップが行われる、。 - 【請求項３２】 請求項３１記載の発明において、該係
数値供給ステップ、計算実行ステップおよび変換した係
数値ラッチ・ステップが、該レジスタ・ファイルの重要
な経路の外部で行われる発明。 - 【請求項３３】 請求項３１記載の発明において、さら
に、該ラッチ変換係数値を、該係数値供給ステップにお
いて、該係数値が供給された該メモリの同じ位置に記憶
するステップを含む発明。 - 【請求項３４】 請求項３１記載の発明において、さら
に、該ラッチ変換係数値を、該係数値供給ステップにお
いて、該係数値が供給された該メモリの同じ位置に記憶
するステップを含み、該係数値供給ステップ、計算実行
ステップ、変換係数値ラッチ・ステップおよびラッチ変
換係数値記憶ステップが、該レジスタ・ファイルの重要
な経路の外部で行われる発明。 - 【請求項３５】 請求項３１記載の発明において、該計
算が、少なくともブース・エンコーディングを含む発
明。 - 【請求項３６】 請求項３１記載の発明において、該計
算が、少なくともオーバフロー／アンダフロー検出を含
む発明。 - 【請求項３７】 請求項３１記載の発明において、該計
算が、少なくとも飽和検出を含む発明。 - 【請求項３８】 請求項３１記載の発明において、該供
給ステップが、クロックが第１の数値を持っているとき
に行われ、該ラッチ・ステップが、該クロックが第２の
数値を持っているときに行われる発明。 - 【請求項３９】 請求項３１記載の発明において、該計
算が、該レジスタの休止時間に行われる発明。 - 【請求項４０】 適応型ＦＩＲフィルタで使用するため
の、係数を記憶する多重ポート・レジスタ・ファイルで
あって、 係数値を記憶するためのメモリと、 出力ラッチと、 １つまたはそれ以上の該係数値についての演算を行い、
該メモリと該出力ラッチとの間を接続している計算手段
とを備える多重ポート・レジスタ・ファイル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/996868 | 1997-12-23 | ||
| US08/996,868 US6542539B1 (en) | 1997-12-23 | 1997-12-23 | Multiported register file for coefficient use in filters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266142A true JPH11266142A (ja) | 1999-09-28 |
| JP3540179B2 JP3540179B2 (ja) | 2004-07-07 |
Family
ID=25543385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36362098A Expired - Fee Related JP3540179B2 (ja) | 1997-12-23 | 1998-12-22 | フィルタ中の係数用の多重ポート・レジスタ・ファイル |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6542539B1 (ja) |
| EP (1) | EP0928065B1 (ja) |
| JP (1) | JP3540179B2 (ja) |
| KR (1) | KR100617388B1 (ja) |
| CN (1) | CN1235414A (ja) |
| BR (1) | BR9804969A (ja) |
| CA (1) | CA2254545A1 (ja) |
| DE (1) | DE69800593T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542539B1 (en) | 1997-12-23 | 2003-04-01 | Agere Systems Guardian Corp. | Multiported register file for coefficient use in filters |
| US20110241744A1 (en) * | 2008-08-28 | 2011-10-06 | Aspen Acquisition Corporation | Latch-based implementation of a register file for a multi-threaded processor |
| GB2580160B (en) | 2018-12-21 | 2021-01-06 | Graphcore Ltd | Hardware module for converting numbers |
| US11301542B2 (en) * | 2019-05-15 | 2022-04-12 | Nxp B.V. | Methods and apparatuses involving fast fourier transforms processing of data in a signed magnitude form |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723911A (en) | 1971-09-13 | 1973-03-27 | Codex Corp | Training adaptive linear filters |
| JPH0795671B2 (ja) | 1986-06-03 | 1995-10-11 | ソニー株式会社 | デイジタルフイルタ |
| US5313551A (en) | 1988-12-28 | 1994-05-17 | North American Philips Corporation | Multiport memory bypass under software control |
| JPH02222317A (ja) * | 1989-02-23 | 1990-09-05 | Lsi Rojitsuku Kk | デジタルフィルタ |
| US4995031A (en) * | 1989-06-19 | 1991-02-19 | Northern Telecom Limited | Equalizer for ISDN-U interface |
| US5477534A (en) * | 1993-07-30 | 1995-12-19 | Kyocera Corporation | Acoustic echo canceller |
| US5930231A (en) * | 1995-06-30 | 1999-07-27 | Scientific-Atlanta, Inc. | Block spectrum receiver for a broadband communications system |
| US5721696A (en) * | 1995-08-28 | 1998-02-24 | Motorola Inc. | Method and system for performing an FIR filtering operation |
| US5657291A (en) | 1996-04-30 | 1997-08-12 | Sun Microsystems, Inc. | Multiport register file memory cell configuration for read operation |
| US5777914A (en) * | 1996-08-29 | 1998-07-07 | Lucent Technologies Inc. | Technique for reducing power consumption in digital filters |
| US6542539B1 (en) | 1997-12-23 | 2003-04-01 | Agere Systems Guardian Corp. | Multiported register file for coefficient use in filters |
-
1997
- 1997-12-23 US US08/996,868 patent/US6542539B1/en not_active Expired - Lifetime
-
1998
- 1998-11-26 CA CA002254545A patent/CA2254545A1/en not_active Abandoned
- 1998-11-27 BR BR9804969-0A patent/BR9804969A/pt not_active Application Discontinuation
- 1998-12-04 EP EP98309987A patent/EP0928065B1/en not_active Expired - Lifetime
- 1998-12-04 DE DE69800593T patent/DE69800593T2/de not_active Expired - Lifetime
- 1998-12-22 KR KR1019980058709A patent/KR100617388B1/ko not_active Expired - Fee Related
- 1998-12-22 CN CN98123222A patent/CN1235414A/zh active Pending
- 1998-12-22 JP JP36362098A patent/JP3540179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990063481A (ko) | 1999-07-26 |
| CA2254545A1 (en) | 1999-06-23 |
| JP3540179B2 (ja) | 2004-07-07 |
| EP0928065B1 (en) | 2001-03-14 |
| CN1235414A (zh) | 1999-11-17 |
| KR100617388B1 (ko) | 2007-04-25 |
| EP0928065A3 (en) | 1999-07-21 |
| EP0928065A2 (en) | 1999-07-07 |
| BR9804969A (pt) | 1999-11-23 |
| US6542539B1 (en) | 2003-04-01 |
| DE69800593D1 (de) | 2001-04-19 |
| DE69800593T2 (de) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754421A (en) | Multiple precision multiplication device | |
| JP3156813B2 (ja) | バッファ制御回路 | |
| CA2086591A1 (en) | Reduction processor | |
| CN101154153A (zh) | 位域操作电路 | |
| JPH11163680A (ja) | フィルタの構造および方法 | |
| US5206817A (en) | Pipelined circuitry for allowing the comparison of the relative difference between two asynchronous pointers and a programmable value | |
| JP3540179B2 (ja) | フィルタ中の係数用の多重ポート・レジスタ・ファイル | |
| CN1987702B (zh) | 更新控制系统的输出值的数控控制系统中的串行数据传递的方法和设备 | |
| EP0935371B1 (en) | Multiported register file for storing coefficients for use in an adaptive FIR filter | |
| CN218100209U (zh) | 多比特异步接口电路 | |
| JP3305975B2 (ja) | アドレスカウンタ回路及び半導体メモリ装置 | |
| US5018092A (en) | Stack-type arithmetic circuit | |
| US5673216A (en) | Process and system for adding or subtracting symbols in any base without converting to a common base | |
| US5615141A (en) | Multiplying apparatus | |
| JP2956390B2 (ja) | 描画プロセッサ | |
| JP2000341256A (ja) | エラスティック回路および集積回路 | |
| SU1104510A1 (ru) | Цифровое устройство дл вычислени синусно-косинусных зависимостей | |
| SU1211752A1 (ru) | Многоканальное устройство дл быстрого преобразовани Фурье с конвейерной обработкой операндов | |
| KR100350525B1 (ko) | 공유 메모리 | |
| JPH0721760B2 (ja) | ディジタル演算回路 | |
| JPH0522363A (ja) | データ受信回路 | |
| JPH01233514A (ja) | 書込み／読出し非同期形ｆｉｆｏ式バッファ | |
| JPH0630072B2 (ja) | 半導体記憶装置 | |
| JPH01256094A (ja) | レジスタファイル | |
| JPH0330510A (ja) | デジタル時分割多重積分回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |