JPH11297077A - メモリの過剰消去判定方法 - Google Patents

メモリの過剰消去判定方法

Info

Publication number
JPH11297077A
JPH11297077A JP9343598A JP9343598A JPH11297077A JP H11297077 A JPH11297077 A JP H11297077A JP 9343598 A JP9343598 A JP 9343598A JP 9343598 A JP9343598 A JP 9343598A JP H11297077 A JPH11297077 A JP H11297077A
Authority
JP
Japan
Prior art keywords
flash memory
control gate
erasure
excessive erasure
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9343598A
Other languages
English (en)
Inventor
Norimasa Arakawa
則正 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9343598A priority Critical patent/JPH11297077A/ja
Publication of JPH11297077A publication Critical patent/JPH11297077A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 常温でフラッシュメモリの過剰消去判定を行
なった際の判定結果が高温の使用時にも通用する信頼性
の高いメモリの過剰消去判定を行なうこと。 【解決手段】 常温でのフラッシュメモリセル1、2、
3、…の過剰消去判定を行う際に、各ワードライン30
0のコントロールゲート電圧を0.5Vとして、非選択
時の0Vよりも若干高くする。これにより、ドレインラ
イン100を流れるリーク電流が若干多くなるため、リ
ーク量の温度(特に高温)に対するマージンをとること
ができる。この状態で、ドレインライン100を流れる
リーク電流が基準値より大きい場合に、過剰消去セル有
りと判定するが、この判定は高温での使用時においても
同様に通用し、常温時には過剰消去セル無しと判定され
るが、高温での使用時には過剰消去セルがでてきてしま
うというような誤判定を無くすことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一括あるいはブロ
ック消去を行うフラッシュ(Flash)メモリを搭載
するメモリ単体,若しくはマイクロコンピュータやAS
IC(Application Specific IC)等のフラッシュメモリ
混載ロジック回路などで使用されるフラッシュメモリの
過剰消去判定方法に関する。
【0002】
【従来の技術】従来から、フラッシュメモリ、特にセル
構造がNOR型のフラッシュメモリでは、過剰消去とい
う特性が存在する。フラッシュメモリはEEPROMの
ように電気的に消去(一般にトンネル現象を使用する)
が可能なメモリである。即ち、フラッシュメモリセルに
書き込まれたデータを消去するには、ソースに消去用高
電圧を印加すると共に、コントロールゲート(以降ワー
ドラインに同じ)を接地レベル又はそれ以下の電位に設
定する。これにより、フラッシュメモリのソースとゲー
ト間に大きな電位差が加わり、フローティングゲート内
の電子が絶縁膜を介してトンネル現象により電流となっ
てソース側に引き抜かれ、これによって記憶データの消
去が行われる。
【0003】しかし、この電気消去を過度に行うと、フ
ローティングゲートから電子が過剰に引き抜かれ、メモ
リの閾値電圧は下がり続け、遂にはフローティングゲー
トが正に蓄電してディプリートセルとなる。
【0004】即ち、フラッシュメモリのコントロールゲ
ートの電位が非選択、つまりコントロールゲート電圧=
0(V)の状態になっても、メモリがオフリークを流し
続ける状態になってしまう。
【0005】図2はこの状態を示しており、一番上のフ
ラッシュメモリセル(単にメモリセルと称することもあ
る)11が過剰消去によってディプリートセルとなって
いる。その結果、データが書き込まれているメモリセル
12(即ちオフセル)のように、ワードライン300、
即ちコントロールゲートの電圧をVDDにして、このメ
モリセル12から前記データを読み出す場合に、一番上
のメモリセル11のワードライン300、即ち、コント
ロールゲートが非選択電圧の0Vになっていても、この
メモリセル11のドレイン、ソース間に生じるリーク電
流(以降単にリークと称することもある)がドレインラ
イン(以降ビットラインに同じ)100に載ってしまう
ため、本来の読み出しメモリセル12から正常なデータ
の読み出しが行なえなくなる。
【0006】上記のような現象の程度が激しい場合は、
ドレインライン100に高電圧をかけて、例えば他のメ
モリセル13へのデータの書き込みを行う時にも、この
過剰消去メモリセル11の前記リークが原因となって、
ドレイン電圧が書き込みレベルまで持ち上がらず、メモ
リセル13への書き込みも不可能になる事態に至る。
【0007】従って、上記のようなフラッシュメモリ
(含むロジック混載)の場合、従来はメモリのデータを
一度に消去せず、インテリジェント消去として弱く消去
→全メモリセル読み出し→Blank(データなし)の
判定サイクルを繰り返して、適正な所で消去が止まるよ
うに消去のアルゴリズムが構成されている。
【0008】但し、上記のアルゴリズムを用いても製品
のフラッシュメモリセルの特性バラツキにより、一番消
え難いメモリセルが消去判定レベルをパスして消去完了
するまでに、一番消去され易いメモリセルは過剰消去に
なる場合が多々存在する。
【0009】このため、出荷テストの時点で、過剰消去
が発生する状況かどうかの判定が必要となってくる。ま
た、製品によっては、出荷後の書き込み/消去サイクル
により過剰消去の特性に変化の生じるものもあり、メモ
リ容量の大きい製品では「自己収束モード」を持つ製品
がほとんどである。
【0010】ここで、前記自己収束とは、通常の消去ル
ーチンの後に、過剰消去が発生したかどうかの判定を自
動的に行い、過剰消去が発生していれば、閾値電圧の低
くなったメモリセルに弱いゲートストレスをかけて、前
記閾値電圧を持ち上げることで、過剰消去を押さえる救
済アルゴリズム(内蔵回路)のことである。
【0011】出荷時点、あるいは自己収束の機能を持つ
場合も、ともに過剰消去検出機能を持っているのが通常
で、この従来機能では、図3に示すようにメモリセル1
1、12、13、…のワードライン300、即ちコント
ロールゲートの電圧を非選択の0Vにして、メモリセル
11、12、13、…にドレイン、ソース間のリークが
生じていないかどうかのチェックが行われる。つまり、
いずれのメモリセルも過剰に消去されていなければ、コ
ントロールゲートの電圧が非選択の0Vであるから、ド
レインライン(ビットライン)100はオフ状態として
判定されるが、過剰に消去したフラッシュメモリセルが
1個でも存在すれば、そのメモリセルが存在するビット
ラインにはリークが発生することになり、正常にオフ状
態として判定されないことになって、過剰消去検出がな
される。
【0012】
【発明が解決しようとする課題】上記のように従来のフ
ラッシュメモリでは過剰消去の現象が起きるため、この
対策として、上記のような過剰消去判定方法の技術があ
る。しかし、この従来の過剰消去判定方法には、温度差
による過剰消去判定レベルの考慮がなされておらず、以
下に述べるような不都合が生じる。
【0013】即ち、従来の過剰消去判定方法では、メモ
リセル11、12、13、…の各ワードライン300、
即ちコントロールゲートの電圧が0Vの状態での各メモ
リセルのドレイン、ソース間のリークの有無を判定して
いる。このコントロールゲート電圧が0Vとは、通常の
読み出し時、或いは書き込み時の非選択セルのワードラ
イン300の電圧が0Vであるというのと同じであり、
従って、ワードライン300が非選択の状態でも、正常
に読み出しの行えるリーク量かどうかの判断がなされる
ことになる。
【0014】しかし、例えば常温でのメモリセルの消去
後に、上記の判断を行って過剰消去が発生していないと
判断できても、高温の読み出し時にも同じく非選択メモ
リセルのワードライン300は0V(コントロールゲー
ト電圧0V)であり、しかも、常温と高温での各メモリ
セル11、12、13、…のリーク量は異なり、高温で
のリーク量が大きくなる傾向にある。このため、上記の
ような過剰消去判定で常温時にリーク電流が基準値より
も少なく過剰消去無しと判断されても、高温時に前記リ
ーク電流が増加し、前記基準値を超えて、過剰消去有り
と判断される場合がある。
【0015】即ち、メモリセル11、12、13、…の
コントロールゲート電圧を0Vとした時の判定だけであ
ると、温度が違った時(特に高温)のリーク量の差が考
慮されていないため、誤判定が生じる恐れがある。最悪
の場合、常温で消去完了且つ過剰消去無しと判定された
メモリセルであっても、高温の状態で使用されると読み
出し不可能となり、過剰消去であったということがあり
うるという問題があった。
【0016】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、常温でフラッシ
ュメモリの過剰消去判定を行なった際の判定結果が高温
の使用時にも通用する信頼性の高いメモリの過剰消去判
定方法を提供することである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、フローティングゲート、コン
トロールゲート、ソース及びドレインを有し、前記フロ
ーティングゲートに対する電子の注入あるいは放出動作
によりデータの記憶を行なうフラッシュメモリにあっ
て、前記電子の放出が大き過ぎることにより生じるメモ
リの過剰消去を判定する際、前記コントロールゲート電
圧として、非選択のコントロールゲート電圧よりも高い
電圧を掛け、前記ドレイン、ソース間のリーク電流の大
きさによりメモリの過剰消去を判定することにある。
【0018】この第1の発明によれば、前記過剰消去の
判定時、前記コントロールゲート電圧として、前記ゼロ
ボルトよりも若干高い電圧を掛けると、ゼロボルトの時
よりもフラッシュメモリのドレイン、ソース間のリーク
電流は増加する。一方、前記コントロールゲート電圧を
ゼロボルトにして、周囲温度を高くすると、前記リーク
電流は増加する。従って、常温で、前記過剰消去の判定
を行なう際に、前記コントロールゲート電圧として、前
記ゼロボルトよりも若干高い、例えば0.5ボルトを掛
けると、前記コントロールゲート電圧をゼロボルトとし
て、高温で過剰消去判定を行なったことと同等の効果に
なり、この場合に過剰消去有りと判定されたフラッシュ
メモリは高温時にも同様の判定となる。従って、常温の
過剰消去の判定で過剰消去無しと判定されたフラッシュ
メモリが高温で使用された際に、過剰消去フラッシュメ
モリになって、支障を来すということがなくなる。
【0019】第2の発明の特徴は、前記過剰消去の判定
時の周囲温度により、前記コントロールゲートに掛ける
電圧を変化させることにある。
【0020】この第2の発明によれば、前記過剰消去の
判定時の周囲温度によって前記コントロールゲートに掛
ける電圧を変化させることにより、例えば、常温の判定
時はコントロールゲート電圧を0.5ボルトとし、高温
の判定時にはコントロールゲート電圧を0ボルトとし
て、周囲温度に対する適切なマージンを取ることによ
り、最も信頼性の高い判定結果が得られる。例えば、高
温の判定時にコントロールゲート電圧を0.5ボルトと
した場合、高温でも常温でも過剰消去でないフラッシュ
メモリが過剰消去であると、判定されることがあり、誤
判定が生じる。
【0021】第3の発明の特徴は、フローティングゲー
ト、コントロールゲート、ソース及びドレインを有し、
前記フローティングゲートに対する電子の注入放出動作
によりデータの記憶を行なうフラッシュメモリにあっ
て、前記電子の放出が大き過ぎることにより生じるメモ
リの過剰消去を、前記ドレイン、ソース間のリーク電流
の大きさにより判定する際、前記過剰消去有りの検出感
度を高めたことにある。
【0022】この第3の発明によれば、前記過剰消去の
常温での判定時、前記過剰消去有りの検出感度を高める
と、通常よりも少ないフラッシュメモリのドレイン、ソ
ース間のリーク電流で過剰消去有りと判定されることに
なる。これは、フラッシュメモリが高温で使用された時
のドレイン、ソース間のリーク電流の増加を考慮したも
ので、このリーク電流の増加により常温で過剰消去無し
と判定されたものが、過剰消去有りと判定されないよう
にすることができる。従って、常温の過剰消去の判定で
過剰消去無しと判定されたフラッシュメモリが高温で使
用された際に、過剰消去フラッシュメモリになって、支
障を来すということがなくなる。
【0023】第4の発明の特徴は、前記検出感度を高め
るにはリーク電流の大きさを判定する基準電流を通常の
読出し時よりも低くすることにある。
【0024】第5の発明の特徴は、前記過剰消去の判定
時の周囲温度により、前記過剰消去有りの検出感度を変
化させることにある。
【0025】この第5の発明によれば、前記過剰消去の
判定時の周囲温度によって前記検出感度を変化させるこ
とにより、例えば、常温の判定時は検出感度を高くし、
高温の判定時には前記検出感度を標準にとして、周囲温
度に対する適切なマージンを取ることにより、最も信頼
性の高い判定結果が得られる。例えば、高温の判定時に
も検出感度を高くした場合、高温でも常温でも過剰消去
でないフラッシュメモリが過剰消去であると、判定され
ることがあり、誤判定が生じる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明のメモリ過剰消去判
定方法を説明するためのフラッシュメモリ回路の第1の
実施の形態を示した回路図である。複数の電気的に書き
換え可能なフラッシュメモリセル(単にメモリセルと称
することもある)1、2、3、…がドレインライン(ビ
ットライン)100及びソースライン200に並列に接
続されている。ドレインライン100には、読み出し信
号を増幅し、書き込み値を判定するセンスアンプ4が接
続されている。また、各メモリセルのコントロールゲー
トはワードライン300に接続されている。
【0027】次に本実施の形態の動作について説明す
る。例えば、メモリセル1のワードライン300、即ち
コントロールゲートにVDDを印加して、ドレインライ
ン100に高電圧をかけることにより、フラッシュメモ
リセル1にデータが書き込まれる。また、このフラッシ
ュメモリセル1のゲートにVDDを印加して、フラッシ
ュメモリセル1から前記データをドレインライン100
を通して読み出す。
【0028】その後、フラッシュメモリセル1、2、
3、…の記憶データを一括して消去する場合、ソースラ
イン200に消去用高電圧を印加すると共に、これらフ
ラッシュメモリセル1、2、3、…のワードライン10
0、即ちコントロールゲートを接地レベル又はそれ以下
の電圧とすると、各メモリセルのソース、ゲート間に大
きな電位差が加わり、各メモリセルのフローティングゲ
ート内の電子が絶縁膜を介してトンネル現象により電流
となってソース側に引き抜かれ、これによってメモリセ
ル1、2、3、…の記憶データが消去される。
【0029】次に、上記のようなフラッシュメモリセル
1、2、3、…の消去が行われた場合の本例の過剰消去
判定方法について説明する。過剰消去判定時、フラッシ
ュメモリセル1、2、3、…の各ワードライン300、
即ち各コントロールゲート電圧を約0.5Vとしてい
る。この電圧をどの程度に設定するかは、使用するメモ
リセルのオフリーク特性(温度特性)によるので一概に
言えないが、概ね0.数ボルトの設定とする。
【0030】その後、ドレインライン100のリーク電
流の大小をセンスアンプ4を介して調べ、リーク電流が
基準値より大きいと、過剰消去されたフラッシュメモリ
セルが有ると判断し、リーク電流が基準値より小さい
と、無いと判断する。
【0031】ところで、本例は、従来各メモリセルのコ
ントロールゲートに0Vを印加して常温で行なう過剰消
去判定を、各メモリセルのコントロールゲートに0.5
V高い電圧を印加して行なっているため、各メモリセル
のドレイン、ソース間のリーク電流は大きくなる傾向に
ある。これを言い換えれば、各メモリセルのコントロー
ルゲート電圧を0Vとして、高温で過剰消去の判定を行
なったのと同様になる。
【0032】更にこのことは、読み出し時の非選択ワー
ドライン300、即ちコントロールゲート電圧が0Vと
なるのに対して、過剰消去判定時にはリーク電流量の温
度に対するマージンを取るため、コントロールゲート電
圧を、高めの電圧で判定を行っていることになる。従っ
て、コントロールゲート電圧を0.5V高い電圧で、過
剰消去の判定を行なえば、この過剰消去判定で常温過剰
消去無しと判定された場合、高温過剰消去無しともいえ
ることになる。
【0033】本実施の形態によれば、常温での、過剰消
去判定時のフラッシュメモリセル1、2、3、…のコン
トロールゲートの電圧を読み出し時の非選択メモリセル
のコントロールゲート電圧である0Vよりも0.数ボル
ト高い電圧で行なって、フラッシュメモリセル1、2、
3、…のドレイン、ソース間のリーク電流量の温度(高
温)に対するマージンをとることにより、常温の過剰消
去判定で過剰消去無しという判断は、高温の過剰消去判
定で過剰消去無しという判断と同じになり、メモリセル
の高温使用時にも通用する信頼性の高い過剰消去判定を
常温で行なうことができる。
【0034】なお、高温で過剰消去判定を行なう場合、
メモリセルのコントロールゲート電圧は0Vとするのが
適切である。即ち、過剰消去判定の周囲温度により、適
切なコントロールゲート電圧があることになり、適切な
コントロールゲート電圧を設定することにより、前記判
定時の周囲温度に対応した適切な温度マージンがとら
れ、過剰消去判定時の周囲温度を含んだ広範な温度範囲
にて、過剰消去判定の判定結果が担保されることにな
る。
【0035】次に本発明のフラッシュメモリの過剰消去
判定方法の第2の実施の形態について説明する。但し、
フラッシュメモリ回路の構成は図1に示した第1の実施
の形態と同様のため、以降、図1を借用して説明する。
【0036】本例は、常温における過剰消去判定時のフ
ラッシュメモリセル1、2、3、…のコントロールゲー
ト電圧を非選択時と同じ0Vととし、その代わり、各メ
モリセルからのリーク電流量を測定する際のセンスアン
プ4の感度をリーク電流量の温度に対するマージンをと
って従来よりも高く設定し、センスアンプ4で測定され
たリーク電流が基準値をクリアし易くして、従来よりも
小さいリーク電流量でも、過剰消去のフラッシュメモリ
セルがあると判定する。これにより、本実施の形態も、
第1の実施の形態と同様の効果がある。
【0037】なお、センスアンプ4の感度を従来通りと
して、前記リーク電流の大小を判定する際の基準を低く
設定しても同様の効果がある。また、センスアンプ4の
感度をどの程度上げるかは、使用するメモリセルのオフ
リーク特性(温度特性)によるので一概に言えなし、ま
た、過剰消去判定時の周囲温度により、対応する適切な
温度マージンをとった適切なセンスアンプ4の感度値が
あることになる。
【0038】
【発明の効果】以上詳細に説明したように、本発明のメ
モリ過剰消去判定方法によれば、過剰消去判定時、コン
トロールゲート電圧を高めに設定したり、或いは過剰消
去有りの検出感度を高めに設定することにより、常温で
フラッシュメモリの過剰消去判定を行なった際の判定結
果が高温の使用時にも通用するようにでき、前記判定結
果の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明のメモリ過剰消去判定方法を説明するた
めのフラッシュメモリの第1の実施の形態を示した回路
図である。
【図2】フラッシュメモリセルに過剰消去が生じた場合
を説明するフラッシュメモリ回路図である。
【図3】過剰消去フラッシュメモリセルの有無を判定す
る従来のメモリ過剰消去判定方法を説明するフラッシュ
メモリ回路図である。
【符号の説明】
1、2、3 フラッシュメモリセル 4 センスアンプ 100 ドレインライン(ビットライン) 200 ソースライン 300 ワードライン(コントロールゲートライン)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 フローティングゲート、コントロールゲ
    ート、ソース及びドレインを有し、前記フローティング
    ゲートに対する電子の注入あるいは放出動作によりデー
    タの記憶を行なうフラッシュメモリにあって、前記電子
    の放出が大き過ぎることにより生じるメモリの過剰消去
    を判定する際、前記コントロールゲート電圧として、非
    選択のコントロールゲート電圧よりも高い電圧を掛け、
    前記ドレイン、ソース間のリーク電流の大きさによりメ
    モリの過剰消去を判定することを特徴とするメモリの過
    剰消去判定方法。
  2. 【請求項2】 前記過剰消去の判定時の周囲温度によ
    り、前記コントロールゲートに掛ける電圧を変化させる
    ことを特徴とする請求項1記載のメモリの過剰消去判定
    方法。
  3. 【請求項3】 フローティングゲート、コントロールゲ
    ート、ソース及びドレインを有し、前記フローティング
    ゲートに対する電子の注入放出動作によりデータの記憶
    を行なうフラッシュメモリにあって、前記電子の放出が
    大き過ぎることにより生じるメモリの過剰消去を、前記
    ドレイン、ソース間のリーク電流の大きさにより判定す
    る際、前記過剰消去有りの検出感度を高めたことを特徴
    とするメモリの過剰消去判定方法。
  4. 【請求項4】 前記検出感度を高めるためにはリーク電
    流の大きさを判定する基準電流を通常の読出し時よりも
    低くすることを特徴とする請求項3記載のメモリの過剰
    消去判定方法。
  5. 【請求項5】 前記過剰消去の判定時の周囲温度によ
    り、前記過剰消去有りの検出感度を変化させることを特
    徴とする請求項3又は4記載のメモリの過剰消去判定方
    法。
JP9343598A 1998-04-06 1998-04-06 メモリの過剰消去判定方法 Pending JPH11297077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9343598A JPH11297077A (ja) 1998-04-06 1998-04-06 メモリの過剰消去判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9343598A JPH11297077A (ja) 1998-04-06 1998-04-06 メモリの過剰消去判定方法

Publications (1)

Publication Number Publication Date
JPH11297077A true JPH11297077A (ja) 1999-10-29

Family

ID=14082244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9343598A Pending JPH11297077A (ja) 1998-04-06 1998-04-06 メモリの過剰消去判定方法

Country Status (1)

Country Link
JP (1) JPH11297077A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530656A (ja) * 2000-02-29 2003-10-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 温度補償されたバイアス発生器
JP2015207331A (ja) * 2014-04-21 2015-11-19 富士通セミコンダクター株式会社 記憶装置、および制御方法
WO2019207905A1 (ja) * 2018-04-26 2019-10-31 日立オートモティブシステムズ株式会社 車載制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530656A (ja) * 2000-02-29 2003-10-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 温度補償されたバイアス発生器
JP2015207331A (ja) * 2014-04-21 2015-11-19 富士通セミコンダクター株式会社 記憶装置、および制御方法
WO2019207905A1 (ja) * 2018-04-26 2019-10-31 日立オートモティブシステムズ株式会社 車載制御装置

Similar Documents

Publication Publication Date Title
US7684250B2 (en) Flash memory device with reduced coupling effect among cells and method of driving the same
US6026024A (en) Semiconductor memory device
CN102568594A (zh) 一种非易失存储器的过擦除处理方法和处理系统
JPH1116380A (ja) 不揮発性半導体メモリのデータ修復方法
JP2001283595A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
US20100124111A1 (en) Nonvolatile semiconductor memory device and method for operating the same
JPH09320282A (ja) 不揮発性半導体記憶装置の消去制御方法
US5844847A (en) Method and Nonvolatile semiconductor memory for repairing over-erased cells
US20040246784A1 (en) Nonvolatile semiconductor memory device
US6714459B2 (en) Nonvolatile semiconductor memory device and method of detecting overerased cell
EP1602109B1 (en) Circuit for fast and accurate memory read operations
JP3143161B2 (ja) 不揮発性半導体メモリ
JP4251717B2 (ja) 不揮発性半導体記憶装置
JPH11176173A (ja) 不揮発性半導体記憶装置
JPH11297077A (ja) メモリの過剰消去判定方法
US6639839B1 (en) Sensing method for EEPROM refresh scheme
US7826276B2 (en) Non-volatile memory device reducing data programming and verification time, and method of driving the same
JP3228225B2 (ja) 記憶装置の消去装置、記憶装置の消去方法及びそのプログラムを記憶した記憶媒体
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
JPH06196000A (ja) 不揮発性半導体記憶装置のスクリーニング方法
KR100495655B1 (ko) 반도체메모리장치및그장치의오버소거검증방법
JPH09306191A (ja) 不揮発性半導体記憶装置
JPH0636585A (ja) 不揮発性半導体記憶装置
JP3510536B2 (ja) 不揮発性半導体記憶装置及びプログラムを記憶した記憶媒体
JPH08329693A (ja) 半導体記憶装置、データ処理装置