JPH11297980A - のこ引きにより切り離されるメサ構造の半導体チップ - Google Patents
のこ引きにより切り離されるメサ構造の半導体チップInfo
- Publication number
- JPH11297980A JPH11297980A JP11037597A JP3759799A JPH11297980A JP H11297980 A JPH11297980 A JP H11297980A JP 11037597 A JP11037597 A JP 11037597A JP 3759799 A JP3759799 A JP 3759799A JP H11297980 A JPH11297980 A JP H11297980A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- mesa
- glass
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
Landscapes
- Dicing (AREA)
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 のこ引きにより切り離されるメサ構造の半導
体チップを提供する。 【解決手段】 周知のタイプの半導体ウェハのウェハ面
の一つが、窒化シリコンのマスク層で覆われる。その
後、傾斜壁部を含む複数のメサを形成するために、複数
の交差している溝が、マスク層を通してのこ引きされ
る。溝付き壁部および露出接合付着部は、ウェハの加熱
を含むプロセス中にガラスにより封入される。その後、
マスク層は、パターン形成マスクを必要としない選択的
エッチング・プロセス中に除去され、前記メサの頂部の
ところの露出シリコン面、およびウェハの対向面が金属
メッキされる。その後、ウェハは、それぞれがガラスの
パッシベーション化メサをその上に持つ、個々のチップ
を得るために、溝を通して複数の平面に沿ってダイシン
グされる。
体チップを提供する。 【解決手段】 周知のタイプの半導体ウェハのウェハ面
の一つが、窒化シリコンのマスク層で覆われる。その
後、傾斜壁部を含む複数のメサを形成するために、複数
の交差している溝が、マスク層を通してのこ引きされ
る。溝付き壁部および露出接合付着部は、ウェハの加熱
を含むプロセス中にガラスにより封入される。その後、
マスク層は、パターン形成マスクを必要としない選択的
エッチング・プロセス中に除去され、前記メサの頂部の
ところの露出シリコン面、およびウェハの対向面が金属
メッキされる。その後、ウェハは、それぞれがガラスの
パッシベーション化メサをその上に持つ、個々のチップ
を得るために、溝を通して複数の平面に沿ってダイシン
グされる。
Description
【０００１】
【発明の属する技術分野】本発明は、メサ構造の半導体
チップに関し、特に機械的のこ引きプロセスにより切り
離される前記チップの製造に関する。
チップに関し、特に機械的のこ引きプロセスにより切り
離される前記チップの製造に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】特に整
流装置用に使用される、ほぼ平らな半導体基板の形をし
ていて、前記基板から上に向かって延びるメサを持つ半
導体チップは周知である。前記メサ内のｐ−ｎ接合は、
前記メサの傾斜した壁部を遮断するので、前記ｐ−ｎ接
合に隣接する電界強度は、前記メサ内と比較するとメサ
表面の方が低くなる。それ故、前記装置の電圧破壊を招
く条件の下では、前記破壊はメサ表面に沿って起こるの
でなく、メサ内部で起こる。周知のように、前記内部破
壊は、表面に沿った破壊と比較するとその破壊力は遙か
に小さく、表面破壊を回避することによって、前記装置
は破壊を起こす前に遙かに大きなエネルギーのパルスに
耐えることができる。
流装置用に使用される、ほぼ平らな半導体基板の形をし
ていて、前記基板から上に向かって延びるメサを持つ半
導体チップは周知である。前記メサ内のｐ−ｎ接合は、
前記メサの傾斜した壁部を遮断するので、前記ｐ−ｎ接
合に隣接する電界強度は、前記メサ内と比較するとメサ
表面の方が低くなる。それ故、前記装置の電圧破壊を招
く条件の下では、前記破壊はメサ表面に沿って起こるの
でなく、メサ内部で起こる。周知のように、前記内部破
壊は、表面に沿った破壊と比較するとその破壊力は遙か
に小さく、表面破壊を回避することによって、前記装置
は破壊を起こす前に遙かに大きなエネルギーのパルスに
耐えることができる。
【０００３】表面電圧破壊に関する理論が発表されたの
は、１９６４年７月付けの「電子装置に対するＩＥＥＥ
講演」の３１３〜３２３ページに掲載された「Ｐ−Ｎ接
合の表面における電界の制御」に記載された、Ｒ.Ｌ.デ
ーヴィスおよびＦ.Ｅ.ジェントリーによる報告および分
析がおそらく最初であろう。前記著者が実験した装置に
おいては、傾斜した壁部は研磨により形成された。近年
より一般的に行われる方法は、例えば、Ｗ.Ｇ.アイント
ホーフェン他の米国特許第４,７４０,４７７号；第４,
８９１,６８５号；第５,０１０,０２３号および第５,３
９９,９０１号が開示しているように、傾斜壁部を異方
性エッチングにより形成する方法である。（これら特許
の主題は、引用によって本明細書の記載に援用する。）
前記異方性エッチング・プロセスは、窒化シリコンのマ
スク層でコーティングされたシリコン・ウェハを提供す
るステップと、前記マスク層上にホトレジスト層を塗布
するステップと、ホトマスクを使用して前記ホトレジス
ト層にパターンを形成するメサを形成するステップとを
含む。その後、前記ウェハの表面上に複数のメサを形成
するために、前記パターン形成されたホトレジスト層を
通して、その下に位置するマスク層までエッチングが行
われる。メサが形成された後で、さらに、これから形成
されるメサを含む各チップのパラメータを指定するため
に、後続の処理ステップが行われる。その後、メサの壁
部の表面をパッシベーション化するために、メサの側壁
部の酸化が行われる。メサ頂部のところでシリコン面を
露出するために、（通常、ホトマスクを使用する写真製
版プロセスにより）前記メサを覆っている前記マスク層
が除去され、チップ電極を形成するために露出した表面
およびウェハの底面が金属メッキされ、例えば、機械的
のこ引きのようなウェハ・ダイシング作業により、基本
的に完成したチップ構造体が切り離される。
は、１９６４年７月付けの「電子装置に対するＩＥＥＥ
講演」の３１３〜３２３ページに掲載された「Ｐ−Ｎ接
合の表面における電界の制御」に記載された、Ｒ.Ｌ.デ
ーヴィスおよびＦ.Ｅ.ジェントリーによる報告および分
析がおそらく最初であろう。前記著者が実験した装置に
おいては、傾斜した壁部は研磨により形成された。近年
より一般的に行われる方法は、例えば、Ｗ.Ｇ.アイント
ホーフェン他の米国特許第４,７４０,４７７号；第４,
８９１,６８５号；第５,０１０,０２３号および第５,３
９９,９０１号が開示しているように、傾斜壁部を異方
性エッチングにより形成する方法である。（これら特許
の主題は、引用によって本明細書の記載に援用する。）
前記異方性エッチング・プロセスは、窒化シリコンのマ
スク層でコーティングされたシリコン・ウェハを提供す
るステップと、前記マスク層上にホトレジスト層を塗布
するステップと、ホトマスクを使用して前記ホトレジス
ト層にパターンを形成するメサを形成するステップとを
含む。その後、前記ウェハの表面上に複数のメサを形成
するために、前記パターン形成されたホトレジスト層を
通して、その下に位置するマスク層までエッチングが行
われる。メサが形成された後で、さらに、これから形成
されるメサを含む各チップのパラメータを指定するため
に、後続の処理ステップが行われる。その後、メサの壁
部の表面をパッシベーション化するために、メサの側壁
部の酸化が行われる。メサ頂部のところでシリコン面を
露出するために、（通常、ホトマスクを使用する写真製
版プロセスにより）前記メサを覆っている前記マスク層
が除去され、チップ電極を形成するために露出した表面
およびウェハの底面が金属メッキされ、例えば、機械的
のこ引きのようなウェハ・ダイシング作業により、基本
的に完成したチップ構造体が切り離される。
【０００４】前記プロセスは非常に満足すべきものであ
り、広く使用されているが、このプロセスは、例えば、
プロセス中にホトマスクを製作し、使用する等、比較的
プロセスが複雑であり、また使用する材料が高価である
ために、コストが比較的高い。それ故、本明細書におい
て本発明者が提案しているように、もっとコストの安い
メサ形成プロセスはないものだろうかという疑問がわい
てくる。ほぼ完成したウェハをダイシングするための周
知の機械的のこ引きは、メサを形成するための初期のス
テップ用のものであると見なされ、以下に説明するよう
に、チップ製造プロセスの一部として使用された。
り、広く使用されているが、このプロセスは、例えば、
プロセス中にホトマスクを製作し、使用する等、比較的
プロセスが複雑であり、また使用する材料が高価である
ために、コストが比較的高い。それ故、本明細書におい
て本発明者が提案しているように、もっとコストの安い
メサ形成プロセスはないものだろうかという疑問がわい
てくる。ほぼ完成したウェハをダイシングするための周
知の機械的のこ引きは、メサを形成するための初期のス
テップ用のものであると見なされ、以下に説明するよう
に、チップ製造プロセスの一部として使用された。
【０００５】今説明したように、ウェハをダイシングす
るための機械的のこ引きは周知である。また、前記のこ
引きは、個々のチップが必要とするほぼすべての処理が
終了した後で通常行われるが、場合によっては、ウェハ
をチップにダイスするのに使用するのこ引きプロセス
が、各チップの側面を形成し、パッシベーション化する
のにも使用される場合がある。
るための機械的のこ引きは周知である。また、前記のこ
引きは、個々のチップが必要とするほぼすべての処理が
終了した後で通常行われるが、場合によっては、ウェハ
をチップにダイスするのに使用するのこ引きプロセス
が、各チップの側面を形成し、パッシベーション化する
のにも使用される場合がある。
【０００６】例えば、シルの米国特許第４,９０４,６１
０号は、（コラム４の２３〜２４行に）のこ引きによる
ウェハ・ダイシングを行うと、その結果、「溝が斜めに
なり（溝がウェハ全体を通してのこ引きされ、各チップ
の側面が形成され）、整流装置または他の最終製品に対
して高い降伏電圧が生じる」と開示している。
０号は、（コラム４の２３〜２４行に）のこ引きによる
ウェハ・ダイシングを行うと、その結果、「溝が斜めに
なり（溝がウェハ全体を通してのこ引きされ、各チップ
の側面が形成され）、整流装置または他の最終製品に対
して高い降伏電圧が生じる」と開示している。
【０００７】より詳しく説明すると、前記シルの特許が
開示している前記プロセスにおいては、ほぼ完全に処理
され、対向する主要面上に金属電極を持つシリコン半導
体ウェハは、ワックス層を通して硬質の支持基板に接着
される。その後、傾斜側面を持つ複数の直交溝が、前記
ウェハの厚さ全体を通してのこ引きされ、下のワックス
層の一部ものこ引きされる。溝がのこ引きにより形成さ
れた表面を平滑にするために、エッチング・プロセスが
使用され、その後、前記複数の溝を充填するために、シ
リコン樹脂が前記ウェハの溝付き表面上に付着される。
前記樹脂は、硬化後、前記溝の壁部にしっかりと接着す
るが、前記ウェハの金属メッキした表面にはしっかりと
接着しない。その後、前記樹脂は、バフ作業により、前
記ウェハのメッキ面から容易に除去されるが、前記溝内
からは前記樹脂は除去されない。前記ウェハは、その
後、前記支持基板から切り離される。前記ウェハは、の
こ引きにより個々のチップに切り離されるが、これら個
々のチップは、それらチップの間またはこれらチップに
くっついている硬化樹脂により、相互にくっついたまま
である。その後、半田が、前記チップ上の前記金属電極
の表面に選択的に半田付けされ、前記チップは、最終的
に、前記チップ間の樹脂層をスライスすることにより切
り離される。前記チップの側面は、依然として硬化した
樹脂でコーティングされていて、この硬化した樹脂は前
記チップ側面をパッシベーション化する。
開示している前記プロセスにおいては、ほぼ完全に処理
され、対向する主要面上に金属電極を持つシリコン半導
体ウェハは、ワックス層を通して硬質の支持基板に接着
される。その後、傾斜側面を持つ複数の直交溝が、前記
ウェハの厚さ全体を通してのこ引きされ、下のワックス
層の一部ものこ引きされる。溝がのこ引きにより形成さ
れた表面を平滑にするために、エッチング・プロセスが
使用され、その後、前記複数の溝を充填するために、シ
リコン樹脂が前記ウェハの溝付き表面上に付着される。
前記樹脂は、硬化後、前記溝の壁部にしっかりと接着す
るが、前記ウェハの金属メッキした表面にはしっかりと
接着しない。その後、前記樹脂は、バフ作業により、前
記ウェハのメッキ面から容易に除去されるが、前記溝内
からは前記樹脂は除去されない。前記ウェハは、その
後、前記支持基板から切り離される。前記ウェハは、の
こ引きにより個々のチップに切り離されるが、これら個
々のチップは、それらチップの間またはこれらチップに
くっついている硬化樹脂により、相互にくっついたまま
である。その後、半田が、前記チップ上の前記金属電極
の表面に選択的に半田付けされ、前記チップは、最終的
に、前記チップ間の樹脂層をスライスすることにより切
り離される。前記チップの側面は、依然として硬化した
樹脂でコーティングされていて、この硬化した樹脂は前
記チップ側面をパッシベーション化する。
【０００８】シルのプロセスの場合には、チップは、高
い電圧破壊特性用のパッシベーション化した斜めの側面
を持っているが、シルのプロセスは、基本的には、プリ
カーサチップのすべての基本的な処理が終了した後で通
常行われる、周知のダイシング・プロセスを修正したも
のである。より詳しく説明すると、シルのダイシング・
プロセスが行われるウェハ製造段階においては、プリカ
ーサチップのすべての高温処理が終了し、それ以降高温
処理は行われない。それ故、シルのプロセスの場合に
は、（好適には、例えば、４００℃以上の高温処理ステ
ップで形成することが好ましい）金属電極は、すでに設
置されていて、使用チップ・パッシベーション化材料、
すなわち、開示のシリコン樹脂が、例えば、約２００℃
で塗布され、硬化される。
い電圧破壊特性用のパッシベーション化した斜めの側面
を持っているが、シルのプロセスは、基本的には、プリ
カーサチップのすべての基本的な処理が終了した後で通
常行われる、周知のダイシング・プロセスを修正したも
のである。より詳しく説明すると、シルのダイシング・
プロセスが行われるウェハ製造段階においては、プリカ
ーサチップのすべての高温処理が終了し、それ以降高温
処理は行われない。それ故、シルのプロセスの場合に
は、（好適には、例えば、４００℃以上の高温処理ステ
ップで形成することが好ましい）金属電極は、すでに設
置されていて、使用チップ・パッシベーション化材料、
すなわち、開示のシリコン樹脂が、例えば、約２００℃
で塗布され、硬化される。
【０００９】逆に、すでに説明したように、また以下に
説明するように、本発明は、以前に使用した異方性エッ
チング・プロセスおよびチップ製造スケジュールの比較
的早期に、直接の代替方法としての機械的のこ引きの使
用を含む。シルの特許には、前記直接の代替方法または
その実行方法に触れてもいないし、示唆もしていない。
説明するように、本発明は、以前に使用した異方性エッ
チング・プロセスおよびチップ製造スケジュールの比較
的早期に、直接の代替方法としての機械的のこ引きの使
用を含む。シルの特許には、前記直接の代替方法または
その実行方法に触れてもいないし、示唆もしていない。
【００１０】（本発明者の一人である）アイントホーフ
ェンの、前記米国特許第４,７４０,４７７号および第
４,８９１,６８５号は、メサを形成するための「機械的
切断」の使用を開示している。しかし、本発明者の知る
限り、前記特許により製造したすべての装置は、メサを
形成するのに異方性エッチングを使用する。「機械的切
断」、すなわち、のこ引きは、本発明が行われるまで
は、実際に使用されたこともなければ、詳細に検討され
たこともない。また、前記「実際の」装置は、メサの形
成および前記メサの頂部上の金属電極の設置の両方に、
写真製版プロセスを使用して製造される。前記写真製版
プロセスのコストは高い。以下に説明するように、本発
明は、写真製版プロセスを全然使用しないで、メサを形
成するために、メサの側壁部をパッシベーション化し、
メサの頂面の金属化を行う。
ェンの、前記米国特許第４,７４０,４７７号および第
４,８９１,６８５号は、メサを形成するための「機械的
切断」の使用を開示している。しかし、本発明者の知る
限り、前記特許により製造したすべての装置は、メサを
形成するのに異方性エッチングを使用する。「機械的切
断」、すなわち、のこ引きは、本発明が行われるまで
は、実際に使用されたこともなければ、詳細に検討され
たこともない。また、前記「実際の」装置は、メサの形
成および前記メサの頂部上の金属電極の設置の両方に、
写真製版プロセスを使用して製造される。前記写真製版
プロセスのコストは高い。以下に説明するように、本発
明は、写真製版プロセスを全然使用しないで、メサを形
成するために、メサの側壁部をパッシベーション化し、
メサの頂面の金属化を行う。
【００１１】
【課題を解決するための手段】半導体チップの製造方法
は、メサ構造のチップを製造するのに今まで使用されて
きた周知のタイプの半導体ウェハの提供を含む。前記ウ
ェハは、その主要な面に対して平行な面内に設けられて
いるｐ−ｎ接合を含み、前記ウェハの前記半導体材料の
上面は、好適には、窒化シリコンであることが好ましい
マスク層で覆われている。その後、メサが、前記マスク
層を通して、前記ウェハ内に複数の溝をのこ引きするこ
とにより、間隔を置いて前記ウェハの上部に形成され
る。のこ引きされた溝は傾斜壁部を持ち、前記メサの側
壁部において、前記接合の縁部と交差し、露出させるた
めに、（前記ウェハののこ引きした表面を平滑にするた
めの、後続のエッチング・プロセスを行った後、触れる
ことができる）ある深さを持つ。好適には、ガラスであ
ることが好ましいパッシベーション化材料が、前記溝内
に充填され、前記メサの側壁部をガラスで覆うために加
熱される。ガラスによる被覆プロセス中、各メサの頂部
の窒化シリコンのマスク層が、下の半導体材料を酸化か
ら保護し、前記パッシベーション・ガラスと接触するの
を防止する。その後、前記マスク層は、下のメサ半導体
材料を露出させるために、（エッチングにより、および
ホトマスクを使用しないで）除去される。このように露
出されたメサの頂面および前記ウェハの底面は、その
後、金属化され、これにより前記ウェハの処理はほぼ完
了し、このウェハは、その後、例えば、機械的のこ引き
により、メサを含む個々のチップに切断される。
は、メサ構造のチップを製造するのに今まで使用されて
きた周知のタイプの半導体ウェハの提供を含む。前記ウ
ェハは、その主要な面に対して平行な面内に設けられて
いるｐ−ｎ接合を含み、前記ウェハの前記半導体材料の
上面は、好適には、窒化シリコンであることが好ましい
マスク層で覆われている。その後、メサが、前記マスク
層を通して、前記ウェハ内に複数の溝をのこ引きするこ
とにより、間隔を置いて前記ウェハの上部に形成され
る。のこ引きされた溝は傾斜壁部を持ち、前記メサの側
壁部において、前記接合の縁部と交差し、露出させるた
めに、（前記ウェハののこ引きした表面を平滑にするた
めの、後続のエッチング・プロセスを行った後、触れる
ことができる）ある深さを持つ。好適には、ガラスであ
ることが好ましいパッシベーション化材料が、前記溝内
に充填され、前記メサの側壁部をガラスで覆うために加
熱される。ガラスによる被覆プロセス中、各メサの頂部
の窒化シリコンのマスク層が、下の半導体材料を酸化か
ら保護し、前記パッシベーション・ガラスと接触するの
を防止する。その後、前記マスク層は、下のメサ半導体
材料を露出させるために、（エッチングにより、および
ホトマスクを使用しないで）除去される。このように露
出されたメサの頂面および前記ウェハの底面は、その
後、金属化され、これにより前記ウェハの処理はほぼ完
了し、このウェハは、その後、例えば、機械的のこ引き
により、メサを含む個々のチップに切断される。
【００１２】
【発明の実施の形態】例えば、接着テープ１２のシート
のような支持構造体上に装着された、シリコンであるこ
とが好ましい半導体ウェハ１０が図１に示される。（別
の方法としては、前記ウェハを、周知の真空チャック上
に装着することもできる。）前記テープ１２は、簡単に
説明したように、のこ引きによる溝の形成が行われてい
る間に前記ウェハを支持する働きをする。ウェハののこ
引き（通常は、前記ウェハはダイシングされる）、およ
びのこ引きの際のテープの使用方法は周知である。
のような支持構造体上に装着された、シリコンであるこ
とが好ましい半導体ウェハ１０が図１に示される。（別
の方法としては、前記ウェハを、周知の真空チャック上
に装着することもできる。）前記テープ１２は、簡単に
説明したように、のこ引きによる溝の形成が行われてい
る間に前記ウェハを支持する働きをする。ウェハののこ
引き（通常は、前記ウェハはダイシングされる）、およ
びのこ引きの際のテープの使用方法は周知である。
【００１３】以下の説明を除いて、前記ウェハ１０は、
個々の整流装置、ＴＶＳ（過渡電圧サプレッサ）、トラ
ンジスタ、ある種のタイプのサイリスタ等のような半導
体装置で使用するための、チップを製造するために使用
する周知のウェハと同じものであっても良い。
個々の整流装置、ＴＶＳ（過渡電圧サプレッサ）、トラ
ンジスタ、ある種のタイプのサイリスタ等のような半導
体装置で使用するための、チップを製造するために使用
する周知のウェハと同じものであっても良い。
【００１４】例を挙げて説明すると、本実施形態の前記
ウェハ１０は、ｎ+ 層２０により覆われている上のｎ-
層１８と一緒に、プレーナｐ−ｎ接合１６を形成してい
る底部ｐ+ 層１４を含む。（用語「プレーナ接合」は、
単に平らな接合を意味する。用語「プレーナ」は、周知
の「プレーナ接合プロセス」を意味するものではな
い。）
ウェハ１０は、ｎ+ 層２０により覆われている上のｎ-
層１８と一緒に、プレーナｐ−ｎ接合１６を形成してい
る底部ｐ+ 層１４を含む。（用語「プレーナ接合」は、
単に平らな接合を意味する。用語「プレーナ」は、周知
の「プレーナ接合プロセス」を意味するものではな
い。）
【００１５】前記底部層１４は、個々の基板として形成
することができ、前記層１８および２０がエピタキシャ
ル法により逐次その上に成長する。別の方法としては、
前記頂面２０を、エピタキシャル法により成長したｎ-
層１８に、ｎタイプのドーピング用の不純物を拡散させ
ることにより、形成することもできる。さらに別の方法
としては、上部ｎ+ 層２０を形成するために、ｎ- の個
々の層１８の基板を、一方の側面を通してｎドーピング
し、前記底部ｐ+ 層１４を形成するために、他方の側面
を通してｐドーピングすることもできる。
することができ、前記層１８および２０がエピタキシャ
ル法により逐次その上に成長する。別の方法としては、
前記頂面２０を、エピタキシャル法により成長したｎ-
層１８に、ｎタイプのドーピング用の不純物を拡散させ
ることにより、形成することもできる。さらに別の方法
としては、上部ｎ+ 層２０を形成するために、ｎ- の個
々の層１８の基板を、一方の側面を通してｎドーピング
し、前記底部ｐ+ 層１４を形成するために、他方の側面
を通してｐドーピングすることもできる。
【００１６】（前記シリコン・ウェハ１０の上面を形成
している）前記層２０の上面２４は、マスク層２２によ
り覆われている。前記マスク層は、以下に説明するよう
に、前記ウェハの局部的エッチングおよび高温処理を行
うために、また形成されるメサの層２０の頂面の汚染を
防止するために使用される。前記層２２の好適な材料と
しては、少なくとも部分的に窒化されているシリコンが
ある。何故なら、窒化シリコンは、後で形成されるガラ
スのパッシベーション化層に対して、選択的にエッチン
グすることができるからである。半導体装置の製造の際
に窒化シリコンを使用することは周知である。
している）前記層２０の上面２４は、マスク層２２によ
り覆われている。前記マスク層は、以下に説明するよう
に、前記ウェハの局部的エッチングおよび高温処理を行
うために、また形成されるメサの層２０の頂面の汚染を
防止するために使用される。前記層２２の好適な材料と
しては、少なくとも部分的に窒化されているシリコンが
ある。何故なら、窒化シリコンは、後で形成されるガラ
スのパッシベーション化層に対して、選択的にエッチン
グすることができるからである。半導体装置の製造の際
に窒化シリコンを使用することは周知である。
【００１７】その後、（図１のウェハ１０の小さな部分
だけを示す）図２および図３に示すように、複数の直交
溝２８が、前記ウェハの上部に形成される。前記複数の
溝２８は、前記ウェハ１０の全長にわたって延びていな
いで、前記ウェハを共通な下の基板１４から上に向かっ
て延びる複数の同一のメサ３４に分割している。（図２
および図３には、完全なメサを一つだけ示す。）
だけを示す）図２および図３に示すように、複数の直交
溝２８が、前記ウェハの上部に形成される。前記複数の
溝２８は、前記ウェハ１０の全長にわたって延びていな
いで、前記ウェハを共通な下の基板１４から上に向かっ
て延びる複数の同一のメサ３４に分割している。（図２
および図３には、完全なメサを一つだけ示す。）
【００１８】前記メサ３４の断面は正方形で、各メサの
頂部のところの窒化シリコン層２２の頂面３０から前記
基板１４の方向に、下に行くに従ってその面積が増大し
ている。この実施形態の場合、前記メサの側壁部３６
は、まっすぐで同じ角度で傾斜している。各メサは前記
ウェハ１０に元から存在していたプレーナｐ−ｎ接合１
６の一部を含み、各メサ接合の縁部１６ａは、前記メサ
の側壁部３６のところで露出している。周知のように、
またデーヴィスおよびジェントリーの前記論文に記載さ
れているように、メサのｐ−ｎ接合とメサの傾斜壁部と
の交点により、半導体チップの必要な電圧破壊特性が得
られる。
頂部のところの窒化シリコン層２２の頂面３０から前記
基板１４の方向に、下に行くに従ってその面積が増大し
ている。この実施形態の場合、前記メサの側壁部３６
は、まっすぐで同じ角度で傾斜している。各メサは前記
ウェハ１０に元から存在していたプレーナｐ−ｎ接合１
６の一部を含み、各メサ接合の縁部１６ａは、前記メサ
の側壁部３６のところで露出している。周知のように、
またデーヴィスおよびジェントリーの前記論文に記載さ
れているように、メサのｐ−ｎ接合とメサの傾斜壁部と
の交点により、半導体チップの必要な電圧破壊特性が得
られる。
【００１９】本発明の場合には、前記ウェハ１０の複数
の前記直交溝２８は、例えば、ダイヤモンドのブレード
を持つ円形鋸３８（図４参照）によるのこ引きにより形
成される。前記ブレードの刃は、予め定めた角度φで斜
めになっていて、前記ブレードの斜めの側面４０は平ら
な面４２のところで合流している。前記ウェハ１０内で
のこ引きされた前記複数の溝２８（図２参照）の形は、
前記ブレードの刃の溝の形に正確に対応する。（すでに
説明したように、通常はウェハのダイシング用の）シリ
コン・ウェハののこ引きは周知であり、選択した形およ
び寸法のダイヤモンドのブレードは、受注製造の形で市
販されている。通常、ブレードの傾斜角度φ（および、
対応する溝壁部の傾斜角度φ）は、３０〜７５度の範囲
である。また、湾曲した側壁部を持つブレードは、湾曲
した壁部を持つ複数の溝を形成するのに使用することが
できる。
の前記直交溝２８は、例えば、ダイヤモンドのブレード
を持つ円形鋸３８（図４参照）によるのこ引きにより形
成される。前記ブレードの刃は、予め定めた角度φで斜
めになっていて、前記ブレードの斜めの側面４０は平ら
な面４２のところで合流している。前記ウェハ１０内で
のこ引きされた前記複数の溝２８（図２参照）の形は、
前記ブレードの刃の溝の形に正確に対応する。（すでに
説明したように、通常はウェハのダイシング用の）シリ
コン・ウェハののこ引きは周知であり、選択した形およ
び寸法のダイヤモンドのブレードは、受注製造の形で市
販されている。通常、ブレードの傾斜角度φ（および、
対応する溝壁部の傾斜角度φ）は、３０〜７５度の範囲
である。また、湾曲した側壁部を持つブレードは、湾曲
した壁部を持つ複数の溝を形成するのに使用することが
できる。
【００２０】必要な溝の壁部の傾斜および形の選択は、
周知の技術により行われ、パッシベーション化用の材料
および本発明により製造されたチップを後で内蔵するた
めの、特定の半導体装置の定格により異なる。
周知の技術により行われ、パッシベーション化用の材料
および本発明により製造されたチップを後で内蔵するた
めの、特定の半導体装置の定格により異なる。
【００２１】比較的多数の溝２８は、（例えば、直径１
００ミリのダイヤモンド・ウェハに４０×４０の溝とい
うように）各ウェハ１０内にのこ引きされるが、好適に
は、一本のブレードにより、一度に一本ずつ形成するの
が好ましい。組み合わせブレードを使用することによ
り、複数の溝を同時に形成することができるが、この場
合には、一般的にいって、寸法上の変動が非常に大きく
なる。
００ミリのダイヤモンド・ウェハに４０×４０の溝とい
うように）各ウェハ１０内にのこ引きされるが、好適に
は、一本のブレードにより、一度に一本ずつ形成するの
が好ましい。組み合わせブレードを使用することによ
り、複数の溝を同時に形成することができるが、この場
合には、一般的にいって、寸法上の変動が非常に大きく
なる。
【００２２】すでに説明したように、各メサ３４内の前
記プレーナｐ−ｎ接合１６は、メサ壁部３６と交差しな
ければならない。それ故、溝２８を形成している前記メ
サは、最初のウェハ１０に存在するプレーナｐ−ｎ接合
１６と交差するだけの十分な深さを持っていなければな
らないし、露出したｐ−ｎ接合の縁部１６ａの少し下を
延びていなければならない。（上記の論文に記載されて
いて）周知のように、前記ｐ−ｎ接合１６の向こうの溝
の深さは、電圧破壊条件の下で、少なくとも、前記ｐ−
ｎ接合１６から下に向かって広がる空乏層の最大幅と同
じくらいのものでなければならない。前記ｐ+ 層１４の
導電率は比較的高いので、前記層１４内の空乏層の広が
りは、比較的小さい。それ故、一般的にいって、前記溝
２８の深さは、各メサ内のｐ−ｎ接合１６の深さより少
し深いだけでよい。前記深さは、製造される特定の半導
体の関数である。
記プレーナｐ−ｎ接合１６は、メサ壁部３６と交差しな
ければならない。それ故、溝２８を形成している前記メ
サは、最初のウェハ１０に存在するプレーナｐ−ｎ接合
１６と交差するだけの十分な深さを持っていなければな
らないし、露出したｐ−ｎ接合の縁部１６ａの少し下を
延びていなければならない。（上記の論文に記載されて
いて）周知のように、前記ｐ−ｎ接合１６の向こうの溝
の深さは、電圧破壊条件の下で、少なくとも、前記ｐ−
ｎ接合１６から下に向かって広がる空乏層の最大幅と同
じくらいのものでなければならない。前記ｐ+ 層１４の
導電率は比較的高いので、前記層１４内の空乏層の広が
りは、比較的小さい。それ故、一般的にいって、前記溝
２８の深さは、各メサ内のｐ−ｎ接合１６の深さより少
し深いだけでよい。前記深さは、製造される特定の半導
体の関数である。
【００２３】例を挙げて説明すると、（図１のウェハ
の）前記ｐ−ｎ接合１６は、前記ウェハ頂面３０の４〜
７ミル下に存在し、最初にのこ引きにより形成された前
記溝の深さは、前記ｐ−ｎ接合１６の深さとほぼ等し
い。（図２に示すように）前記溝の最終的な深さは、の
こ引きプロセス中に形成される前記溝側壁部を平滑にす
るために行われる次のエッチング・プロセスにより決ま
る。
の）前記ｐ−ｎ接合１６は、前記ウェハ頂面３０の４〜
７ミル下に存在し、最初にのこ引きにより形成された前
記溝の深さは、前記ｐ−ｎ接合１６の深さとほぼ等し
い。（図２に示すように）前記溝の最終的な深さは、の
こ引きプロセス中に形成される前記溝側壁部を平滑にす
るために行われる次のエッチング・プロセスにより決ま
る。
【００２４】シリコン表面のエッチングによる平滑処理
は周知であり、例えば、前記シルの特許が開示してい
る。本発明の好適なエッチング溶液は、３：１：１の比
率で混合している硝酸、酢酸およびフッ化水素酸からな
る。前記エッチングは、８〜１２℃の温度で約３０〜６
０秒間の間、前記溶液に漬けることによって行われる。
特定の例を挙げて説明すると、深さ４ミルのｐ−ｎ接合
１６の場合には、前記溝２８は４．５ミルの深さにのこ
引きされ、エッチング後の最終的な深さ（図２参照）は
５ミルになる。（図２は、エッチング・ステップ後の前
記ウェハ１０である。図１のテープ１２は、前記ウェハ
ののこ引き作業の間は使用されるが、前記エッチングを
行う前には除去される。）
は周知であり、例えば、前記シルの特許が開示してい
る。本発明の好適なエッチング溶液は、３：１：１の比
率で混合している硝酸、酢酸およびフッ化水素酸からな
る。前記エッチングは、８〜１２℃の温度で約３０〜６
０秒間の間、前記溶液に漬けることによって行われる。
特定の例を挙げて説明すると、深さ４ミルのｐ−ｎ接合
１６の場合には、前記溝２８は４．５ミルの深さにのこ
引きされ、エッチング後の最終的な深さ（図２参照）は
５ミルになる。（図２は、エッチング・ステップ後の前
記ウェハ１０である。図１のテープ１２は、前記ウェハ
ののこ引き作業の間は使用されるが、前記エッチングを
行う前には除去される。）
【００２５】重要なことは、前記のこ引きプロセスも、
前記エッチングによる平滑化プロセスも、各メサ上に存
在する窒化シリコンの層２２の、残りの部分に影響を与
えないことである。前記窒化シリコン層２２は、実行さ
れる高温プロセスに耐えるものである。前記高温プロセ
スについて以下に説明する。
前記エッチングによる平滑化プロセスも、各メサ上に存
在する窒化シリコンの層２２の、残りの部分に影響を与
えないことである。前記窒化シリコン層２２は、実行さ
れる高温プロセスに耐えるものである。前記高温プロセ
スについて以下に説明する。
【００２６】すでに説明したように、各メサ３４の前記
ｐ−ｎ接合１６の縁部１６ａは、前記メサ側壁部３６の
ところで露出していて、前記メサ側壁部３６を適当な
「パッシベーション化」材料により覆う必要がある。パ
ッシベーション化層の使用は、半導体装置では周知であ
り、通常、二酸化シリコンのパッシベーション化層が、
前記メサの壁部上に熱により成長する。しかし、本発明
の場合には、パッシベーション化材料は、以下に説明す
るように後で実行される以降のプロセスの際に、ホトマ
スクを使用しないですむようにするために選択される。
好適には、使用するパッシベーション化材料は、例え
ば、亜鉛（または鉛）−ホウケイ酸ガラスのような半導
体装置での封入のために通常使用される、（以下に説明
するような）周知のガラスの比較的厚い層である。最も
簡単なのは、選択したガラスの粒子のスラリー４６（図
５参照）を、前記ウェハの溝付きの面３０上に塗り、前
記複数の溝の間のウェハ面の平らな部分３０から、ほぼ
すべての前記スラリーを同時に拭き取りながら、前記ス
ラリーを前記溝内に強制的に充填するために、前記面を
横切って、（例えば、スキージ４７により）ドクター・
ブレードを使って塗布する方法である。
ｐ−ｎ接合１６の縁部１６ａは、前記メサ側壁部３６の
ところで露出していて、前記メサ側壁部３６を適当な
「パッシベーション化」材料により覆う必要がある。パ
ッシベーション化層の使用は、半導体装置では周知であ
り、通常、二酸化シリコンのパッシベーション化層が、
前記メサの壁部上に熱により成長する。しかし、本発明
の場合には、パッシベーション化材料は、以下に説明す
るように後で実行される以降のプロセスの際に、ホトマ
スクを使用しないですむようにするために選択される。
好適には、使用するパッシベーション化材料は、例え
ば、亜鉛（または鉛）−ホウケイ酸ガラスのような半導
体装置での封入のために通常使用される、（以下に説明
するような）周知のガラスの比較的厚い層である。最も
簡単なのは、選択したガラスの粒子のスラリー４６（図
５参照）を、前記ウェハの溝付きの面３０上に塗り、前
記複数の溝の間のウェハ面の平らな部分３０から、ほぼ
すべての前記スラリーを同時に拭き取りながら、前記ス
ラリーを前記溝内に強制的に充填するために、前記面を
横切って、（例えば、スキージ４７により）ドクター・
ブレードを使って塗布する方法である。
【００２７】前記作業片に前記ガラス層を形成するため
の他の方法は、電気泳動およびスクリーン印刷法を含
む。電気泳動を使用する場合には、前記ガラスは、導電
性面上だけに形成される。すなわち、前記シリコン・メ
サ側壁部３６上だけに形成され、前記メサの頂部を覆っ
ている窒化シリコン層２２上には形成されない。
の他の方法は、電気泳動およびスクリーン印刷法を含
む。電気泳動を使用する場合には、前記ガラスは、導電
性面上だけに形成される。すなわち、前記シリコン・メ
サ側壁部３６上だけに形成され、前記メサの頂部を覆っ
ている窒化シリコン層２２上には形成されない。
【００２８】図６に示すように、前記ガラスのスラリー
を最初塗布し（その後で、前記メサの頂面から除去する
と）、前記ガラス・スラリー４６は溝２８をほぼ充填す
る。その後、前記ガラスは、例えば、作業片を８３０℃
程度の温度にゆっくりと加熱するというような、周知の
焼成プロセスにより、平滑な封入層にガラス化される。
この場合、溶解と流動が起こり、その後で、前記ガラス
をアニール化するために、前記ガラス層を、均等に、よ
りゆっくりと冷却する。
を最初塗布し（その後で、前記メサの頂面から除去する
と）、前記ガラス・スラリー４６は溝２８をほぼ充填す
る。その後、前記ガラスは、例えば、作業片を８３０℃
程度の温度にゆっくりと加熱するというような、周知の
焼成プロセスにより、平滑な封入層にガラス化される。
この場合、溶解と流動が起こり、その後で、前記ガラス
をアニール化するために、前記ガラス層を、均等に、よ
りゆっくりと冷却する。
【００２９】図７は、ガラス化した層４６ａである。前
記ガラス化したガラスは、成形され、前記メサ側壁部３
６を密封状態に封入する。前記ガラス層４６ａの厚さ
は、図に示すように、均一ではないが、前記層４６ａの
最小の厚さは、（前記メサ頂面２４に近い縁部領域を除
いて）約５０，０００オングストロームである。この厚
さは、各メサ上の窒化シリコンの層２２の、例えば、約
２，０００オングストロームよりかなり厚い。（また、
前記ガラス層の最小の厚さは、前記ウェハ上に非選択的
に形成した（以下に説明する）パッシベーション化材料
の他の任意の層の厚さよりかなり厚い。）
記ガラス化したガラスは、成形され、前記メサ側壁部３
６を密封状態に封入する。前記ガラス層４６ａの厚さ
は、図に示すように、均一ではないが、前記層４６ａの
最小の厚さは、（前記メサ頂面２４に近い縁部領域を除
いて）約５０，０００オングストロームである。この厚
さは、各メサ上の窒化シリコンの層２２の、例えば、約
２，０００オングストロームよりかなり厚い。（また、
前記ガラス層の最小の厚さは、前記ウェハ上に非選択的
に形成した（以下に説明する）パッシベーション化材料
の他の任意の層の厚さよりかなり厚い。）
【００３０】重要なことは、ガラスは、（例えば、前記
のシルの特許が開示しているプロセスで使用されるシリ
コン樹脂のパッシベーション化材料より優れている）好
適なパッシベーション化材料であることと、前記ガラス
の正しい使用法は、前記作業片の前記の８３０℃までの
加熱を含むことである。前記窒化シリコン層２２が存在
する場合には、前記作業片の前記加熱を実際に行うこと
ができる。前記窒化シリコン層２２は、前記ガラスの焼
成プロセス中、前記窒化シリコン２２により覆われてい
る前記ｎ+ シリコン層２０の前記頂面２４の汚染または
酸化を防止する。
のシルの特許が開示しているプロセスで使用されるシリ
コン樹脂のパッシベーション化材料より優れている）好
適なパッシベーション化材料であることと、前記ガラス
の正しい使用法は、前記作業片の前記の８３０℃までの
加熱を含むことである。前記窒化シリコン層２２が存在
する場合には、前記作業片の前記加熱を実際に行うこと
ができる。前記窒化シリコン層２２は、前記ガラスの焼
成プロセス中、前記窒化シリコン２２により覆われてい
る前記ｎ+ シリコン層２０の前記頂面２４の汚染または
酸化を防止する。
【００３１】前記窒化シリコン層２２が存在する場合に
は、製造中の特定のチップにより、さらに他の高温プロ
セスを行うことができる。例えば、前記溝壁部の選択的
な酸化を、例えば、パッシベーション化をよりよく行う
ために、１１００℃の蒸気で、ガラス化が起こる前に実
行することができる。それ故、前記パッシベーション化
材料は、ガラス層により覆われた、（図５だけに例示と
して示した）（例えば、５，０００〜２０，０００オン
グストロームの幅のある厚さの）二酸化シリコン層２５
を含む。また、ここでも、前記ガラス化が起こる前に、
前記メサに他のドーピング用の不純物を加え、前記メサ
内で前記不純物を拡散することができる。
は、製造中の特定のチップにより、さらに他の高温プロ
セスを行うことができる。例えば、前記溝壁部の選択的
な酸化を、例えば、パッシベーション化をよりよく行う
ために、１１００℃の蒸気で、ガラス化が起こる前に実
行することができる。それ故、前記パッシベーション化
材料は、ガラス層により覆われた、（図５だけに例示と
して示した）（例えば、５，０００〜２０，０００オン
グストロームの幅のある厚さの）二酸化シリコン層２５
を含む。また、ここでも、前記ガラス化が起こる前に、
前記メサに他のドーピング用の不純物を加え、前記メサ
内で前記不純物を拡散することができる。
【００３２】二酸化シリコンの層が、前記シリコン・メ
サの側壁部上に熱により成長しているこの例の場合、今
説明したように、電気泳動によるガラスの形成はできな
い。好適なプロセスは、前記のスラリー付着 − ドクタ
ー・ブレードによる塗布プロセスである。
サの側壁部上に熱により成長しているこの例の場合、今
説明したように、電気泳動によるガラスの形成はできな
い。好適なプロセスは、前記のスラリー付着 − ドクタ
ー・ブレードによる塗布プロセスである。
【００３３】前記ガラス壁部３６上に酸化層を熱により
成長させる代わりに、それ単体または種々の組み合わせ
で他の材料を使用することができる。それ故、また前記
ガラス化プロセスの前に、二酸化シリコンの層２５ａ
（図６だけに例示として示した）を、周知の「低温酸化
物」プロセスにより、前記ウェハの溝付き面全体に直接
付着することができる。または類似の周知のプロセスに
より、比較的高温で付着させることができる。前記の付
着した酸化物の層は、例えば、前記の熱により成長した
酸化物のような、直接または前に付着されたパッシベー
ション化材料と一緒になって、前記メサのシリコン側壁
部３６をパッシベーション化する働きをする。
成長させる代わりに、それ単体または種々の組み合わせ
で他の材料を使用することができる。それ故、また前記
ガラス化プロセスの前に、二酸化シリコンの層２５ａ
（図６だけに例示として示した）を、周知の「低温酸化
物」プロセスにより、前記ウェハの溝付き面全体に直接
付着することができる。または類似の周知のプロセスに
より、比較的高温で付着させることができる。前記の付
着した酸化物の層は、例えば、前記の熱により成長した
酸化物のような、直接または前に付着されたパッシベー
ション化材料と一緒になって、前記メサのシリコン側壁
部３６をパッシベーション化する働きをする。
【００３４】前記の付着酸化物は、また前記メサの頂部
上の前記窒化シリコン層２２をカバーするが、前記層２
２は、前記の付着した酸化物の層が、前記窒化物の層２
２の下の前記メサのシリコン面２４と接触するのを防止
する。
上の前記窒化シリコン層２２をカバーするが、前記層２
２は、前記の付着した酸化物の層が、前記窒化物の層２
２の下の前記メサのシリコン面２４と接触するのを防止
する。
【００３５】他のパッシベーション化材料としては、多
結晶シリコンおよび窒化シリコンがある。基板上に前記
材料を付着させるための技術は周知である。
結晶シリコンおよび窒化シリコンがある。基板上に前記
材料を付着させるための技術は周知である。
【００３６】すでに説明したように、前記ガラス層４６
ａ（図７参照）は、その後、前記メサの頂部が、前記ガ
ラス層で覆われないようにするプロセスの際に形成され
る。それ故、パッシベーション化材料層が、全ウェハ
（例えば、付着材料である、二酸化シリコン、多結晶シ
リコンおよび／または窒化シリコン）上に付着している
ような場合には、前記の付着パッシベーション化材料
は、前記窒化シリコン層２２の頂部上に露出したままの
状態になっている。前記材料は、窒化シリコン層２２
（以下に説明する）と一緒に後で除去されるので、好適
には、すべての前記の付着層は、（例えば、約５０，０
００オングストロームの前記最小の厚さを持つ）ガラス
の遙かに厚い層４６ａと比較した場合、例えば、約３０
０〜５００オングストロームのような比較的薄いもので
あることが好ましい。
ａ（図７参照）は、その後、前記メサの頂部が、前記ガ
ラス層で覆われないようにするプロセスの際に形成され
る。それ故、パッシベーション化材料層が、全ウェハ
（例えば、付着材料である、二酸化シリコン、多結晶シ
リコンおよび／または窒化シリコン）上に付着している
ような場合には、前記の付着パッシベーション化材料
は、前記窒化シリコン層２２の頂部上に露出したままの
状態になっている。前記材料は、窒化シリコン層２２
（以下に説明する）と一緒に後で除去されるので、好適
には、すべての前記の付着層は、（例えば、約５０，０
００オングストロームの前記最小の厚さを持つ）ガラス
の遙かに厚い層４６ａと比較した場合、例えば、約３０
０〜５００オングストロームのような比較的薄いもので
あることが好ましい。
【００３７】前記処理ステップの一つまたはそれ以上の
終わりに、またガラス化プロセスの後で、窒化シリコン
層２２および任意の被覆層が除去される。前記窒化シリ
コン層２２が被覆されていない場合には、前記層２２
を、二酸化シリコンおよびガラスをほんの少ししかエッ
チングしない燐酸のような窒化シリコン選択性エッチン
グ剤で除去することができる。
終わりに、またガラス化プロセスの後で、窒化シリコン
層２２および任意の被覆層が除去される。前記窒化シリ
コン層２２が被覆されていない場合には、前記層２２
を、二酸化シリコンおよびガラスをほんの少ししかエッ
チングしない燐酸のような窒化シリコン選択性エッチン
グ剤で除去することができる。
【００３８】その上のすべての層を含めて、前記窒化シ
リコン２２を除去するための好適なプロセスとしては、
プラズマ・エッチング・プロセスがある。このプロセス
は、すべての露出した表面材料（すなわち、前記ガラス
層４６ａ、前記窒化シリコン層２２および／または任意
の付着二酸化シリコン、多結晶シリコンおよび窒化シリ
コンパッシベーション化層）有効に、しかし注意深く制
御した速度で除去する。それ故、前記プラズマ・エッチ
ング・プロセスの場合には、メサを覆っている窒化シリ
コン層２２が、（任意の被覆付着層と一緒に）同じ厚さ
の前記ガラス層４６ａと一緒に除去される場合、（周知
のプラズマ組成監視を使用して）前記プロセスは直ちに
中止する。前記ガラス層の最小の厚さは、窒化シリコン
層（プラス任意の複数の被覆付着パッシベーション化
層）の厚さよりかなり厚いので、前記ガラス層４６ａ
（プラスすべての下の複数のパッシベーション化層）の
残りの厚さで、前記メサの傾斜壁部を有効にパッシベー
ション化するのに十分である。（図８は、窒化シリコン
層２２を含まないウェハ１０である。）
リコン２２を除去するための好適なプロセスとしては、
プラズマ・エッチング・プロセスがある。このプロセス
は、すべての露出した表面材料（すなわち、前記ガラス
層４６ａ、前記窒化シリコン層２２および／または任意
の付着二酸化シリコン、多結晶シリコンおよび窒化シリ
コンパッシベーション化層）有効に、しかし注意深く制
御した速度で除去する。それ故、前記プラズマ・エッチ
ング・プロセスの場合には、メサを覆っている窒化シリ
コン層２２が、（任意の被覆付着層と一緒に）同じ厚さ
の前記ガラス層４６ａと一緒に除去される場合、（周知
のプラズマ組成監視を使用して）前記プロセスは直ちに
中止する。前記ガラス層の最小の厚さは、窒化シリコン
層（プラス任意の複数の被覆付着パッシベーション化
層）の厚さよりかなり厚いので、前記ガラス層４６ａ
（プラスすべての下の複数のパッシベーション化層）の
残りの厚さで、前記メサの傾斜壁部を有効にパッシベー
ション化するのに十分である。（図８は、窒化シリコン
層２２を含まないウェハ１０である。）
【００３９】前記メサの前記ｎ+ 層２０上で、後で電極
（図８の層５０）の金属メッキを行うには、前記窒化シ
リコン層２２を除去する必要がある。しかし、ガラス・
パッシベーション化層４６ａおよび窒化シリコンの前記
メサ被覆層（およびすべての付着パッシベーション化
層）の組み合わせは、前記メサを被覆している層の、エ
ッチングによる選択的除去を有意に可能にするが、写真
製版エッチング・プロセスを使用する必要はない。すな
わち、すでに説明したように、選択的除去は、材料およ
び前記パッシベーション化層および前記マスク層の深さ
を選択することにより自動的に行われる。写真製版プロ
セスを使用しないので、従来技術のプロセスと比較する
と、コストをかなり節減することができる。
（図８の層５０）の金属メッキを行うには、前記窒化シ
リコン層２２を除去する必要がある。しかし、ガラス・
パッシベーション化層４６ａおよび窒化シリコンの前記
メサ被覆層（およびすべての付着パッシベーション化
層）の組み合わせは、前記メサを被覆している層の、エ
ッチングによる選択的除去を有意に可能にするが、写真
製版エッチング・プロセスを使用する必要はない。すな
わち、すでに説明したように、選択的除去は、材料およ
び前記パッシベーション化層および前記マスク層の深さ
を選択することにより自動的に行われる。写真製版プロ
セスを使用しないので、従来技術のプロセスと比較する
と、コストをかなり節減することができる。
【００４０】前記窒化シリコン層２２を除去し、現在前
記メサ頂部を形成している前記ｎ+層２０を露出するこ
とにより、前記ウェハは基本的には直ちに金属化を行う
ことができる。すなわち、すでに説明したように、前記
窒化シリコン２２を除去した場合に、前記窒化シリコン
層２２が、前記シリコン層２０の上面２４の酸化または
他の汚染を防止していたので、露出したシリコン面２４
は、（前記面２４上の「元からあった酸化物」を除去す
るためのに、弱いＨＦエッチング剤に短時間漬けた後
で）、金属化プロセスを行うのに十分クリーンな状態に
なっている。前記溝２８内の前記ガラス層４６ａは、導
電性を持たず、周知の無電解プロセスを使用することに
より、例えば、ニッケルおよび金のような金属の種々の
層５０（図８参照）が、前記ウェハのメサ・シリコン面
２４および底面１４ａに選択的にメッキされる。通常、
ニッケルの層は、前記シリコン面に無電解でメッキさ
れ、その後けい酸ニッケルを形成するために焼成され
る。前記ケイ化物の面は、その後、清掃され、ニッケル
の他の層が追加され、その後で金張りが行われる。
記メサ頂部を形成している前記ｎ+層２０を露出するこ
とにより、前記ウェハは基本的には直ちに金属化を行う
ことができる。すなわち、すでに説明したように、前記
窒化シリコン２２を除去した場合に、前記窒化シリコン
層２２が、前記シリコン層２０の上面２４の酸化または
他の汚染を防止していたので、露出したシリコン面２４
は、（前記面２４上の「元からあった酸化物」を除去す
るためのに、弱いＨＦエッチング剤に短時間漬けた後
で）、金属化プロセスを行うのに十分クリーンな状態に
なっている。前記溝２８内の前記ガラス層４６ａは、導
電性を持たず、周知の無電解プロセスを使用することに
より、例えば、ニッケルおよび金のような金属の種々の
層５０（図８参照）が、前記ウェハのメサ・シリコン面
２４および底面１４ａに選択的にメッキされる。通常、
ニッケルの層は、前記シリコン面に無電解でメッキさ
れ、その後けい酸ニッケルを形成するために焼成され
る。前記ケイ化物の面は、その後、清掃され、ニッケル
の他の層が追加され、その後で金張りが行われる。
【００４１】図８は、前記のように製造したウェハの一
部である。それぞれが個々の半導体チップを封入するた
めのものである。個々のチップ１０ａは、図８の点線５
２に沿って、前記溝２８を通って垂直にのこ引きする等
の方法で、前記ウェハをダイシングすることにより作る
ことができる。各メサ３４を取り巻く前記ガラス層４６
ａは、このようにスライスされるが、前記ガラス層は、
ひび割れを起こさないでメサの側壁部にしっかりと付着
している。
部である。それぞれが個々の半導体チップを封入するた
めのものである。個々のチップ１０ａは、図８の点線５
２に沿って、前記溝２８を通って垂直にのこ引きする等
の方法で、前記ウェハをダイシングすることにより作る
ことができる。各メサ３４を取り巻く前記ガラス層４６
ａは、このようにスライスされるが、前記ガラス層は、
ひび割れを起こさないでメサの側壁部にしっかりと付着
している。
【００４２】製造のこの段階においては、切り離された
チップ１０ａは、周知のエッチング・プロセスにより形
成されたメサを持つチップとほぼ同じものである。それ
故、半導体装置を最終的な形にするための前記チップの
後続の処理は、本明細書に記載しない周知の手順で行う
ことができる。
チップ１０ａは、周知のエッチング・プロセスにより形
成されたメサを持つチップとほぼ同じものである。それ
故、半導体装置を最終的な形にするための前記チップの
後続の処理は、本明細書に記載しない周知の手順で行う
ことができる。
【００４３】要するに、本発明の有意な利点は、写真製
版プロセスを使用しないで、すなわち、ホトレジスト層
および最初に前記ホトレジスト層のパターンを形成する
ための、対応するホトマスクおよび前記パターン形成し
た層を通してエッチングを全然必要としないで、半導体
ウェハを処理して装置にすることができることである。
機械的のこ引き（その後の、窒化シリコンの被覆層２２
により、前記メサ・シリコン頂面２４を侵食しないエッ
チング・プロセスにより、平滑処理および溝を深くする
処理）により、種々のメサが形成され、前記メサ・シリ
コン面を準備するためのステップ、およびメサ・シリコ
ン面の金属メッキが、写真製版プロセスを必要としない
「選択的」プロセスにより行われる。
版プロセスを使用しないで、すなわち、ホトレジスト層
および最初に前記ホトレジスト層のパターンを形成する
ための、対応するホトマスクおよび前記パターン形成し
た層を通してエッチングを全然必要としないで、半導体
ウェハを処理して装置にすることができることである。
機械的のこ引き（その後の、窒化シリコンの被覆層２２
により、前記メサ・シリコン頂面２４を侵食しないエッ
チング・プロセスにより、平滑処理および溝を深くする
処理）により、種々のメサが形成され、前記メサ・シリ
コン面を準備するためのステップ、およびメサ・シリコ
ン面の金属メッキが、写真製版プロセスを必要としない
「選択的」プロセスにより行われる。
【００４４】もちろん、前記ウェハの選択した部分のド
ーピングを含む、幾分より複雑な装置を製造するために
本発明を使用する場合には、写真製版プロセスを必要と
する場合もある。しかし、本明細書に記載したとおり、
メサ形成、メサ・パッシベーション化、およびメサ金属
メッキの複数のプロセスは、写真製版プロセスを使用し
ないで行われる。
ーピングを含む、幾分より複雑な装置を製造するために
本発明を使用する場合には、写真製版プロセスを必要と
する場合もある。しかし、本明細書に記載したとおり、
メサ形成、メサ・パッシベーション化、およびメサ金属
メッキの複数のプロセスは、写真製版プロセスを使用し
ないで行われる。
各図は略図であり、縮尺は正確なものではない。
【図１】下の支持テープに接着している本発明の半導体
ウェハの側面図である。
ウェハの側面図である。
【図２】前記ウェハ内に複数の溝がのこ引きされ、図１
の前記テープを除去し、溝の壁部を平滑にするために、
前記ウェハを化学的にエッチングした後の、図１のウェ
ハの部分拡大図である。
の前記テープを除去し、溝の壁部を平滑にするために、
前記ウェハを化学的にエッチングした後の、図１のウェ
ハの部分拡大図である。
【図３】図２のウェハ部分の平面図である。
【図４】図２および図３に示す複数の溝をのこ引きする
ために使用するブレードの刃の正面図である。
ために使用するブレードの刃の正面図である。
【図５】図２の類似の図であるが、本発明の異なる特徴
による連続処理ステップにおけるウェハ部分を示す。
（熱により選択的に成長したパッシベーション化層の一
例を示す。）
による連続処理ステップにおけるウェハ部分を示す。
（熱により選択的に成長したパッシベーション化層の一
例を示す。）
【図６】図２の類似の図であるが、本発明の異なる特徴
による連続処理ステップにおけるウェハ部分を示す。
（前記ウェハの全表面上に非選択的に形成されたパッシ
ベーション化層の一例を示す。）
による連続処理ステップにおけるウェハ部分を示す。
（前記ウェハの全表面上に非選択的に形成されたパッシ
ベーション化層の一例を示す。）
【図７】図２の類似の図であるが、本発明の異なる特徴
による連続処理ステップにおけるウェハ部分を示す。
による連続処理ステップにおけるウェハ部分を示す。
【図８】図２の類似の図であるが、本発明の異なる特徴
による連続処理ステップにおけるウェハ部分を示す。
による連続処理ステップにおけるウェハ部分を示す。
フロントページの続き (72)発明者 ジョセフ ワイ．チャン アメリカ合衆国．11754 ニューヨーク, キングス パーク，ロビン レーン 27 (72)発明者 ウィレム ジェラルド アイントホーフェ ン アメリカ合衆国．08502 ニュージャーシ イ，ベレ ミード，タウンシップ レーン ロード 485 (72)発明者 サンディ タン アメリカ合衆国．11735 ニューヨーク, ファーミングデイル，ミルフォード プレ イス 12 (72)発明者 ローレンス ユージン ラテルザ アメリカ合衆国．11764 ニューヨーク, ミラー プレイス，ラスティック ロード ５ (72)発明者 グレゴリイ ザカラク アメリカ合衆国．11783 ニューヨーク, ノース シーフォード，アロン ドライヴ 2425 (72)発明者 デニス ガービス アメリカ合衆国．11746 ニューヨーク, サウス ハンチントン，ダービイ ドライ ヴ 29
Claims (9)
- 【請求項１】 メサ構造を持つ半導体チップの製造方法
であって、ウェハの第一および第二の面に平行なプレー
ナｐ−ｎ接合を持つシリコンのウェハを供給するステッ
プと、前記第一の面を窒化シリコン・マスク層で覆うス
テップと、前記ウェハの一部だけを貫通する溝をのこ引
きすることにより、前記ｐ−ｎ接合と交差する傾斜壁部
を持つメサを形成するステップと、前記メサ傾斜壁部と
前記壁部により中断している前記ｐ−ｎ接合の一部とを
ガラスの第一のパッシベーション化材料の一つの層で封
入するステップと、その後で、前記ガラス層の少なくと
も一部を正しい位置に維持しながら、前記メサの頂面と
しての前記ウェハの第一の面を露出するために、前記マ
スク層を除去するステップと、その後で、前記メサの頂
面および前記ウェハの第二の面を金属メッキするステッ
プとを含む方法。 - 【請求項２】 請求項１記載の方法において、前記マス
ク層除去ステップが、前記ガラス層および前記シリコン
・ウェハに対して比較的エッチング力の弱いエッチング
剤により、前記窒化シリコン層を選択的にエッチングす
ることにより行われる方法。 - 【請求項３】 請求項１記載の方法において、少なくと
も前記一部に沿って、前記窒化シリコン層の厚さよりか
なり厚い深さを持つ前記ガラス層の形成を含み、前記マ
スク層除去ステップが、前記ガラス層の一部の厚さの一
部を除去しながら、前記窒化シリコン層の深さ全部を除
去するために、前記両方の層の同時プラズマ・エッチン
グを含む方法。 - 【請求項４】 請求項１記載の方法において、前記のこ
引きステップの後、および前記封入ステップの前に、前
記溝の面を平滑にし、前記のこ引きした溝の深さを深く
するために、前記溝の面のエッチングを行う方法。 - 【請求項５】 請求項４記載の方法において、前記ｐ−
ｎ接合が、前記ウェハの前記第一の面から第一の距離の
ところに位置していて、前記溝が前記第一の面から前記
第一の距離とほぼ等しい深さにのこ引きされ、前記溝エ
ッチング・ステップが、前記溝の深さを前記ｐ−ｎ接合
のところで電圧破壊を引き起こす、半導体装置内の前記
チップの電気的動作状態の間に、前記ｐ−ｎ接合から広
がる空乏層の最大幅に少なくとも等しい、前記ｐ−ｎ接
合を越える距離に深くする方法。 - 【請求項６】 請求項４記載の方法において、前記ウェ
ハののこ引きステップにより、前記ウェハ上の複数の同
一のメサを供給するステップと、すべての前記メサを同
じ方法で処理するステップと、個々の半導体チップを供
給するために、前記ウェハ第一および第二の面に垂直な
面に沿って、前記溝の底面を通して、前記ウェハをダイ
シングするステップとを含む方法。 - 【請求項７】 請求項１記載の方法において、前記封入
ステップの前に、前記メサの傾斜壁部上に二酸化シリコ
ンの層を熱により成長させる方法。 - 【請求項８】 請求項４記載の方法において、前記封入
ステップが、前記溝のこ引きステップの後で前記マスク
層上のガラス・スラリーの塗布と、前記マスク層からス
ラリーをほぼ完全に除去しながら、前記スラリーを前記
溝内に強制的に充填するために、前記マスク層の面上で
前記スラリーをドクター・ブレードにより広げるプロセ
スを含む方法。 - 【請求項９】 請求項４記載の方法において、前記封入
ステップの前に、前記メサの傾斜壁部と前記マスク層を
前記第二のパッシベーション化層に覆うために、前記ウ
ェハの溝付き面上に、第二のパッシベーション化材料の
層を付着させるプロセスを含み、前記封入ステップが、
それが前記メサ傾斜壁部を前記ガラス層が覆っている場
合に、前記第二のパッシベーション化層を選択的に覆う
プロセスを含み、前記ガラス層が、前記マスク層および
前記被覆第二のパッシベーション化材料の層の両方の深
さより厚い厚さの持つ部分を含み、前記除去ステップ
が、前記ガラス層の一部の深さの一部だけを除去しなが
ら、前記マスク層および前記被覆第二のパッシベーショ
ン化材料の層の両方の厚さを除去するために、前記ウェ
ハの前記溝付き面のプラズマ・エッチングを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/050106 | 1998-03-30 | ||
| US09/050,106 US5882986A (en) | 1998-03-30 | 1998-03-30 | Semiconductor chips having a mesa structure provided by sawing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297980A true JPH11297980A (ja) | 1999-10-29 |
| JP4841021B2 JP4841021B2 (ja) | 2011-12-21 |
Family
ID=21963407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03759799A Expired - Fee Related JP4841021B2 (ja) | 1998-03-30 | 1999-02-16 | メサ構造を持つ半導体チップの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5882986A (ja) |
| EP (1) | EP0948036A3 (ja) |
| JP (1) | JP4841021B2 (ja) |
| KR (1) | KR100298063B1 (ja) |
| CN (1) | CN1134827C (ja) |
| TW (1) | TW417190B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115939166A (zh) * | 2021-10-05 | 2023-04-07 | 新电元工业株式会社 | 半导体装置以及其制造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59913288D1 (de) * | 1998-02-03 | 2006-05-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines beidseitig sperrenden Leistungshalbleiters |
| US6368514B1 (en) * | 1999-09-01 | 2002-04-09 | Luminous Intent, Inc. | Method and apparatus for batch processed capacitors using masking techniques |
| US20020163059A1 (en) * | 2000-02-17 | 2002-11-07 | Hamerski Roman J. | Device with epitaxial base |
| AU2002219529A1 (en) * | 2001-12-25 | 2003-07-15 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
| US7535056B2 (en) * | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
| US7968379B2 (en) * | 2006-03-09 | 2011-06-28 | SemiLEDs Optoelectronics Co., Ltd. | Method of separating semiconductor dies |
| US7452739B2 (en) * | 2006-03-09 | 2008-11-18 | Semi-Photonics Co., Ltd. | Method of separating semiconductor dies |
| US7557430B2 (en) * | 2006-05-25 | 2009-07-07 | Skyworks Solutions, Inc. | Semiconductor seal ring |
| CN100424852C (zh) * | 2007-04-25 | 2008-10-08 | 天津中环半导体股份有限公司 | 硅整流器件的刀刮法玻璃钝化工艺 |
| KR100925483B1 (ko) | 2007-12-07 | 2009-11-06 | 한국전자통신연구원 | 멤스 구조체 제조 방법 |
| JP5074172B2 (ja) * | 2007-12-21 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | メサ型半導体装置及びその製造方法 |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) * | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
| CN101969086B (zh) * | 2010-07-29 | 2012-11-14 | 厦门市三安光电科技有限公司 | 一种防止边缘漏电的聚光太阳电池芯片制作方法 |
| DE102011122091A1 (de) * | 2011-12-22 | 2013-06-27 | Diotec Semiconductor Ag | Schottky-Halbleiterprozess |
| CN102543722B (zh) * | 2011-12-26 | 2014-03-05 | 天津中环半导体股份有限公司 | 一种高电压瞬态电压抑制器芯片及生产工艺 |
| WO2013168236A1 (ja) * | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| JP5637329B1 (ja) | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
| US9653417B2 (en) | 2013-11-07 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for singulating packaged integrated circuits and resulting structures |
| KR102245134B1 (ko) | 2014-04-18 | 2021-04-28 | 삼성전자 주식회사 | 반도체 칩을 구비하는 반도체 패키지 |
| CN105679756B (zh) * | 2015-11-25 | 2018-08-10 | 杭州立昂微电子股份有限公司 | 一种半导体器件顶层金属的终端结构及其制造方法 |
| CN107658346B (zh) * | 2017-10-26 | 2024-07-19 | 捷捷半导体有限公司 | 一种高结温雪崩二极管芯片组件及其制造方法 |
| CN108461381A (zh) * | 2018-01-29 | 2018-08-28 | 郭光辉 | 一种半导体gpp整流芯片的制作工艺 |
| CN110890415A (zh) * | 2018-09-08 | 2020-03-17 | 安徽微半半导体科技有限公司 | 一种复合内钝化膜单沟槽结构高可靠性整流器件应用芯片 |
| CN111319369B (zh) * | 2018-12-14 | 2022-09-23 | 天津环鑫科技发展有限公司 | 一种半导体器件两次丝网印刷方法 |
| CN111128698A (zh) * | 2019-12-26 | 2020-05-08 | 安徽芯旭半导体有限公司 | 一种tvs芯片新型扩散工艺 |
| US11348798B2 (en) | 2020-02-07 | 2022-05-31 | Akoustis, Inc. | Methods of forming integrated circuit devices using cutting tools to expose metallization pads through a cap structure and related cutting devices |
| CN113066722B (zh) * | 2021-03-18 | 2024-08-13 | 扬州虹扬科技发展有限公司 | 一种高压元件非等向性制造方法 |
| CN115148589B (zh) * | 2021-03-29 | 2025-08-29 | 力特半导体（无锡）有限公司 | 半导体台面器件形成方法 |
| CN118136688A (zh) * | 2022-12-02 | 2024-06-04 | 力特半导体（无锡）有限公司 | 高功率密度整流器设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113260A (en) * | 1978-02-24 | 1979-09-04 | Toshiba Corp | Semiconductor device |
| JPS6039864A (ja) * | 1983-08-15 | 1985-03-01 | Sumitomo Electric Ind Ltd | メサ型半導体装置の製造方法 |
| JPS6142144A (ja) * | 1984-08-03 | 1986-02-28 | Sansha Electric Mfg Co Ltd | 半導体装置の製造方法 |
| JPS62118583A (ja) * | 1985-10-04 | 1987-05-29 | ジエネラル インストラメント コ−ポレ−シヨン | 整流器とその製造方法 |
| JPH01186629A (ja) * | 1988-01-14 | 1989-07-26 | Rohm Co Ltd | メサ型半導体素子の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS535971A (en) * | 1976-07-06 | 1978-01-19 | Mitsubishi Electric Corp | Semiconductor device |
| DE2739762C2 (de) * | 1977-09-03 | 1982-12-02 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zur Passivierung von Halbleiterkörpern |
| US4904609A (en) * | 1988-05-06 | 1990-02-27 | General Electric Company | Method of making symmetrical blocking high voltage breakdown semiconductor device |
| US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
| US5401690A (en) * | 1993-07-08 | 1995-03-28 | Goodark Electronic Corp. | Method for making circular diode chips through glass passivation |
| JPH07211692A (ja) * | 1994-01-12 | 1995-08-11 | Sumitomo Electric Ind Ltd | ＩｎＰ系化合物半導体の加工方法 |
| JPH08124879A (ja) * | 1994-10-21 | 1996-05-17 | Rohm Co Ltd | メサ型半導体装置の製造方法 |
| EP0761015B1 (en) * | 1995-03-20 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminium bonding layer |
| WO1996033537A2 (en) * | 1995-04-19 | 1996-10-24 | Philips Electronics N.V. | Method of manufacturing an optoelectronic semiconductor device, in particular a semiconductor diode laser |
| US5759753A (en) * | 1995-07-19 | 1998-06-02 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and method of manufacturing the same |
-
1998
- 1998-03-30 US US09/050,106 patent/US5882986A/en not_active Expired - Lifetime
-
1999
- 1999-02-09 EP EP99300936A patent/EP0948036A3/en not_active Withdrawn
- 1999-02-16 JP JP03759799A patent/JP4841021B2/ja not_active Expired - Fee Related
- 1999-03-17 TW TW088104141A patent/TW417190B/zh not_active IP Right Cessation
- 1999-03-26 CN CNB991032179A patent/CN1134827C/zh not_active Expired - Fee Related
- 1999-03-27 KR KR1019990010662A patent/KR100298063B1/ko not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113260A (en) * | 1978-02-24 | 1979-09-04 | Toshiba Corp | Semiconductor device |
| JPS6039864A (ja) * | 1983-08-15 | 1985-03-01 | Sumitomo Electric Ind Ltd | メサ型半導体装置の製造方法 |
| JPS6142144A (ja) * | 1984-08-03 | 1986-02-28 | Sansha Electric Mfg Co Ltd | 半導体装置の製造方法 |
| JPS62118583A (ja) * | 1985-10-04 | 1987-05-29 | ジエネラル インストラメント コ−ポレ−シヨン | 整流器とその製造方法 |
| JPH01186629A (ja) * | 1988-01-14 | 1989-07-26 | Rohm Co Ltd | メサ型半導体素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115939166A (zh) * | 2021-10-05 | 2023-04-07 | 新电元工业株式会社 | 半导体装置以及其制造方法 |
| JP2023055018A (ja) * | 2021-10-05 | 2023-04-17 | 新電元工業株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0948036A2 (en) | 1999-10-06 |
| EP0948036A3 (en) | 2002-03-20 |
| JP4841021B2 (ja) | 2011-12-21 |
| KR100298063B1 (ko) | 2001-09-26 |
| TW417190B (en) | 2001-01-01 |
| KR19990078334A (ko) | 1999-10-25 |
| CN1250223A (zh) | 2000-04-12 |
| US5882986A (en) | 1999-03-16 |
| CN1134827C (zh) | 2004-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4841021B2 (ja) | メサ構造を持つ半導体チップの製造方法 | |
| US4904610A (en) | Wafer level process for fabricating passivated semiconductor devices | |
| CN100334711C (zh) | 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化 | |
| US5552345A (en) | Die separation method for silicon on diamond circuit structures | |
| US6955947B2 (en) | Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices | |
| US6040235A (en) | Methods and apparatus for producing integrated circuit devices | |
| CN102024685A (zh) | 包含侧缘形状和织构的半导体晶片 | |
| WO2017148873A1 (en) | Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device | |
| DE102015112804B4 (de) | Source-Down-Halbleiterbauelement und Verfahren zu seiner Bildung | |
| CN104867898A (zh) | 具有镀覆的引线框架的半导体器件及其制造方法 | |
| JP2003158097A (ja) | 半導体装置及びその製造方法 | |
| TW200836254A (en) | Semiconductor die with separation trench etch and passivation | |
| US7084047B2 (en) | Method for the production of individual monolithically integrated semiconductor circuits | |
| JP3208319B2 (ja) | 半導体装置の製造方法 | |
| US6291316B1 (en) | Method for fabricating passivated semiconductor devices | |
| CN112309972B (zh) | 电子器件及其形成方法 | |
| AU663263B2 (en) | Structure for use in producing semiconductor devices with buried contacts and method for its preparation | |
| JP3098194B2 (ja) | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| HK1026066A (en) | Semiconductor chips having a mesa structure provided by sawing | |
| JP3467181B2 (ja) | 半導体装置の製造方法 | |
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
| JPS61240679A (ja) | シヨツトキ−バリヤ型半導体装置およびその製造方法 | |
| JPS5836495B2 (ja) | 半導体装置の製造方法 | |
| JPS6118869B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |