TW417190B - Semiconductor chips having a mesa structure provided by sawing - Google Patents

Semiconductor chips having a mesa structure provided by sawing Download PDF

Info

Publication number
TW417190B
TW417190B TW088104141A TW88104141A TW417190B TW 417190 B TW417190 B TW 417190B TW 088104141 A TW088104141 A TW 088104141A TW 88104141 A TW88104141 A TW 88104141A TW 417190 B TW417190 B TW 417190B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
channel
platform
junction
Prior art date
Application number
TW088104141A
Other languages
English (en)
Inventor
Jack Eng
Lawrence Laterza
Joseph Y Chan
Gregory Zakaluk
Sandy Tan
Original Assignee
Gen Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Semiconductor Inc filed Critical Gen Semiconductor Inc
Application granted granted Critical
Publication of TW417190B publication Critical patent/TW417190B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices

Landscapes

  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

417190 _案號88104141_g /年卞月1曰_^ 五'發明說明(1) 發明背景 本發明係關於具有一台地型結構之半導體晶片,特別是 指此晶片使用一機械式切割製程之製造方法。 提供半導體晶片特別是用於整流裝置者時,其係概呈一 平坦之半導體基材且具有一台地自基材向上延伸,台地内 之一 p-n接合處戴取台地之斜壁面,致使鄰近於p-n接合處 之電場在台地表面比在台地内具有較低之強度。因此,當 裝置之電壓崩潰狀況出現時,崩潰係發生於台地内而非沿 著台地表面,如所週知,此内部崩潰之破壞性遠低於沿著 表面之崩潰,且由於可避免表面崩潰,裝置可在破壞前承 受較高之能量脈衝。 相關於表面電壓崩潰之理論或者係先由R.L. Davies及 F.E. Gentry闡述及分析於電子裝置IEEE處理1964年7月刊 第313至32 3頁之“P-N接合處表面之電埸控制”,在專家 實驗之裝置中,台地斜壁面係藉由研磨取得,而近年來之 斜台地貝1j由各異向十生敍刻取得,如4, 7 4 0 , 4 7 7 , 4,891,685,5,010,023及5,399,901號美國專利所示,其 皆頒證於W. G. Einthoven多人(諸件專利之主旨可供在此 參考)。此異向性蝕刻製程包含:提供一矽晶圓,其塗有 一氮化£夕遮蔽層;施加一阻光層於遮蔽層上;及形成一台 地且利用一遮光件以定義圖案於阻光層中。隨後蝕刻穿過 圖案式阻光層,且進入下方之遮光層及晶圓,以定義複數 台地於晶圓表面上。定義出台地後,後續之處理步驟可進 —步定義出含有欲製成晶片之各台地之變數。台地之側 壁面經過氧化以令台地之壁表面鈍化,覆於台地上之遮蔽
第6頁 _案號88I04U1 g?年亏月1日 修正__ 五、發明說明(2) 層予以去除(一般係在用一遮光件之光石版印刷製程中), 以利曝現的表面於台地頂部處,曝現之表面及晶圓底表面 做金屬電鍍以形成晶片之電極,因此,基本上已完成之晶 片結構在一晶圓細切操作中分離,例如利用機械式切割。 前述製程雖然頗令人滿意且可延伸使用,但是因為製程 較為複雜故而昂貴,例如製程中之遮光件製備與使用以及 所用材料之成本,因此本發明凸顯之問題在於能否使用較 不昂貴之台地成型製程。以往用於細切成品晶圓之機械式 切割曾經考量用於製成台地之初期步驟,如文後所述者, 其亦經採用做為一晶片製程之一部份。 如上所述,用於細切晶圓之機械式切割已屬習知,再 者,此切割動作雖然僅在需要個別晶片完成後之所有製程 後才進行之,但是將晶圓細切成晶片之切割過程亦可用於 令各晶片之側面成型與鈍化。 例如在Shyr之4, 9 0 4, 6 1 0號美國專利中,其(於第4欄第 2 3及2 4行)說明晶圓以切割細切形成“一斜形槽道”(槽道 完全切穿晶圓且因而令各晶片側面成型)“產生一高崩潰 電壓用於一整流器或其他終端產品”。 特別是在Shyr專利所示之製程中,一故大致完成且含有 金屬電極於相對立主表面上之矽半導體晶圊係經由一蠟層 而黏附於一硬質之支承基材,具有斜側表面之複數條直交 槽道隨後整個切割過晶圓厚度,且有部份進入下層之蠟 層。一蝕刻製程用於令槽道之切割表面平滑,及一矽樹脂 積置於晶圓之槽道表面上,以利填入槽道。樹脂固化後即 強力黏著於槽道之壁面,但是僅稍為黏著於晶圓之金屬電
O:\55\55455.ptc 第7 1 2000. 09.01.007 r 417 t 9j _案號88104141 巧年?月之曰 修正__ 五、發明說明(3) 鍍表面。樹脂再以研磨去除於晶圓之電鍍表面,而不去除 槽道内之樹脂。晶圓隨後分離於支承基材。雖然晶圓已切 割成分隔之晶片,但是晶片仍由其間之固化樹脂相互接 附。以熔接選擇性施加於晶片上之金屬電極表面,晶片最 後可藉由切割過晶片間之樹脂層而分離。晶片之侧表面仍 覆有固化樹脂,以利鈍化晶片侧面。 現在,雖然Shy r製程使晶片具有鈍化之斜側表面做為高 電壓崩潰特徵,但是Shyr製程基本上為習知晶圓細切方式 之一變化型式,其通常在晶月所有基本處理皆完成後進 行,特別是當Shy r細切過程進行時之晶圓製造階段中,晶 片之所有高溫處理已完成,而進一步之高溫處理可避免。 因此,在Shyr製程中,金屬電極(最好在一高溫處理步驟 中產生,即超過400 °C)已存在,而所使用之晶片鈍化材 料,即揭示之矽樹脂,其係在較低溫度下施加及固化,例 如大約2 0 0 °C 。 反之,如上所述,及如文後所述,本發明係關於使用機 械式切割以直接替代先前使用之異向性蝕刻製程,且取代 較前期之晶片製造程序。應注意的是,在Shyr案中所揭示 者並未提及此種直接取代,或其如何達成。 使用“機械式切割”以形成台地係亦揭述於前述 Einthoven(本文之發明人)之4,740,477及4,891,685號美 國專利,惟,以本案發明人之知識所及,諸此專利所製成 之裝置皆利用各向異性蝕刻以製成台地。“機械式切 削”,即切割,並未實際使用或由人深思過,直到本發明 達成為止;再者,此“實際”裝置係利用光石版印刷製
O:\55\55455.ptc 第8頁 2000. 09. 01. 008 417190 _案號 88104141 月 修正 五、發明說明(4) 程,以製成台地及提供金屬電極於台地頂部上,此光石版 印刷製程在實施上十分昂貴。如文後所示,本發明係提供 用於台地之生成、台地側壁面之純化、及台地頂表面之金 屬化,其皆不需使用光石版印刷製程。 發明概述 一種製造半導體晶片之方法,包含提供一習知之半導體 晶圓以製出具有台地型結構之晶片。晶圓包括一 P - η接合 處,係位於一平行於晶圊主表面之表面中,且晶圓半導體 材料之頂表面覆以一遮蔽層,最好為氮化矽。間隔之台地 隨後藉由切割出複數條相交槽道於晶圓内且穿過遮蔽層, 而形成於晶圓之頂部中,切割後之槽道具有斜壁面及具有 一深度(其在一後續蝕刻製程中使晶圓之切割表面平滑後 即可達成),以利相交及曝現接合處之邊緣於台地之側壁 面。一鈍化材料最好為玻璃,其位於槽道内且加熱以將玻 璃包封台地之壁面,在玻璃包封過程中,各台地頂部處之 氮化矽遮蔽層可防止下方之半導體材料不致氧化,且不接 觸到鈍化玻璃》遮蔽層隨後去除(利用蝕刻而不用遮光 件),以曝露出下層之台地半導體材料,曝露出之台地頂 表面及晶圓底部隨後金屬化而大致完成晶圓之處理,其再 利用如機械切割方式以細切成含有晶片之分隔式台地。 圖式說明 圖式係為示意且未依比例。 圖1係本發明之一半導體晶圓侧視圖,所示之晶圓為黏 著於一下層支承帶; 圖2係放大揭示當槽道已切入晶圓後之圖1晶圓之一部
O:\55\55455.ptc 第9頁 2000. 09.01.009 案號 88104141 0年cl月 2- 曰 修正 五、發明說明(5) 份,且圖1中之膠帶已去除及晶圓以化學蝕刻而令槽道壁 面平滑; 圖3係圖2所示晶圓部份之平面圖; 圖4係用於切割圖2、3所示槽道之一刀刃緣前視圖;及 圖5 - 8類似於圖2,惟其揭示本發明不同内容之連續處理 步驟中之晶圓部份(圖5揭示且僅有圖5,為一熱式選擇生 長鈍化層例子;及圖6揭示且僅有圊6,為一非選擇性積置 於一晶圓完整表面上之鈍化層例子)。 發明較佳實例說明 一半導體晶圓10最好為圖1所示之矽製成,其安裝於一 支承結構上,例如一片黏膠帶1 2 (或者晶圓可安裝於一已 知之真空夾頭上),當晶圓切出槽形時,膠帶1 2即可用於 支承晶圓,如前所述。晶圓之鋸切(通常用於將之切成小 片)以及膠帶在鋸切過程中之使用情況已屬習知。 除非如下所述者,晶圓1 0可相同於習知用於製成晶片以 用於半導體裝置中,例如非連續式整流器、TVSs(瞬間電 壓抑制器)、電晶體、特定型式之閘流體及類此物。 舉例而言,此實例中之晶圓1 0可包括一底P +層1 4,其以 一疊覆之n_層18疊於其上而形成一平面式p-ri接合處16, 因而亦有一 Π +層20(平面式接合處係簡示一接合處位於一 平面中,平面一詞並非指習稱之平面式接合製程)。 底層14可製成為一非連續之基材,且層18' 20依序在其 上向外延展生長,或者頂層2 0可藉由η型摻雜劑熔入外延 生長之γγ層18而製成,又或者一 ir非連續層18基材可呈η摻 雜通過一側以形成頂η +層2 0,及ρ摻雜通過另一側以形成
第10頁 r 417190 -mjmm-月工日 也__ 五、發明說明(6) 底〆層1 4。 房20之頂表面24(形成石夕晶圓1〇之頂表面者)係覆以一遮 蔽層22,文後所述之遮蔽層係用於容許晶圓做當處蝕刻及 两溫處理,並且防止層20之頂表面在所生成之台地中受到 污染。用於層2 2之一較佳材料為氮化矽,至少有部份係因 為氮化石夕相對於隨後提供之坡填純化層而可做選擇性钱 刻。氮化矽遮蔽層使用於半導體裝置製程中係屬習知。 如圖2、3所示(揭示圖1晶圓之一小部份),複數之直 交式槽道28係提供於晶圊之頂部中,槽道28並非完全延伸 過晶園10,但是將晶圓分割成複數相同之台地34(圖2、3 中,僅示一枚完整之台地),其係自一共同之下層基材14 向上延伸β 台地34具有一方形截面形狀,係在各台地頂部處自氮化 矽層22之頂表面向下擴大面積至基材14處,在此實例中, 台地側壁面36呈筆直且均勻之傾斜面,各台地包括原先存 在於晶圓1 0中之一邹份平面式ρ _ η接合處丨6,且各台地接 合處之邊緣16a曝露於台地側壁面36。如所週知及前述 Davies與Gentry案所示者,台地p一 η接合處與台地斜壁面 之相交處可提供一所需之半導體電壓崩潰特徵。 依本發明所示’晶圓10中之直交式槽道28係利用鋸切而 提供’例如一具有金剛石刀刃之碟形鋸38(如圖4),刀刃 之切削刃緣係呈一預先選定之傾斜角0 ,且刀刃之斜側4 〇 由一平坦侧4 2銜接β槽道2 8 (如圖2 )切入晶圓丨〇而對應於 刀刃緣之形狀’碎晶圓之鋸切(如前所述,用於細割晶圓 者)已属習知’且具有選定形狀與尺寸之金剛石刀刃亦屬
_案號 88104141_年’月 & B___ 五、發明說明(7) 一般可得,通常刀刀之斜角以及對應之槽道壁斜角0) 在3 0 - 7 5度之間,再者,具有弧形側壁之刀刃亦可用於產 生具有弧形壁面之槽道。 所需槽道壁面斜度與形狀之選擇係依據習知技術’且取 決於用以鈍化之材料及稍後結合於本發明晶片之特定半導 體裝置比率。 雖然有較大量槽道28切成各晶圓1 0 (例如在一 1 0 0毫米直 徑晶圓中有4 0 X 4 0條槽道),但是經發現較佳為一次以單一 刀刃形成一道切口,此道切口雖可用群集之刀刃同時達 成,但是其通常會造成過大之尺寸變化。 如上所述,各台地34内之平面式ρ-η接合處16需相交於 台地壁面3 6,因此,形成槽道2 8之台地需相當地深,以利 相交於初始晶圓10中之平面式ρ-η接合處16,且需略為延 伸至曝露之ρ-η接合處邊緣16a下方。(由前述引證案)可知 的是在ρ-η接合處16以外之槽道深度需在電壓崩潰狀態 下,至少可比較於自ρ-η接合處1 6向下展開之空乏區域最 大寬度。由於Ρ+層14之較高導電率,因此僅有小量之空乏 區域擴展發生於層14内,因此大體上槽道28之深度僅需略 大於各台地内之ρ-η接合處16深度即可,此深度為欲製成 之特定半導體裝置之函數。 舉例而言,ρ -η接合處1 6 (圊1所示晶圓者)係來自晶圓頂 表面3 0下方4至7密爾處,且初期切割形成之槽道深度則大 致等於ρ-η接合處16之深度。槽道之最終深度(如圖2所示) 係由一蝕刻過程所決定,其係隨後進行,以將切割過程中 形成之槽道壁面予以平滑。
OA55\55455,ptc 第12頁 2000.09.01.012 丨.417190 _案號88104141 没?年?月 > 日___ 五、發明說明(8) 矽表面之蝕刻平滑已屬習知且在先前引證Shy r專利中已 說明,理想之蝕刻溶液包含硝酸、醋酸及氩氟酸,其比例 為3 : 1 : 1 ,蝕刻則在8 - 1 2 °C溫度進行,浸漬時間大約3 0 至6 0秒。藉由特定範例可知,以一 4密爾深度之p-n接合處 1 6可知,槽道2 8切成4. 5密爾深度且在蝕刻後達到5密爾最 終深度(圖2揭示蝕刻步驟後之晶圓,圖1所示之膠帶1 2係 存在於晶圓鋸切期間,但是在蝕刻前即已去除)。 顯然,切割過程或蝕平過程皆不影響各台地上呈現之化 氮化矽層2 2之剩餘部份,氮化矽層2 2係相容於欲進行之高 溫製程,其中一高溫製程即說明如下。 如上所述,各台地34中之p-n接合處16邊緣16a曝露於台 地之側壁面3 6,且台地側壁面3 6需包封於一適當之“鈍化 材料”内,鈍化材料層使用於半導體裝置中已屬習知,通 常二氧化矽鈍化層即熱生長於台地壁面上。惟,依本發明 所示,一鈍化材料之選用目的係為了避免在後續進行之製 程中使用遮光件=所用之鈍化材料最好為一般用於半導體 裝置封裝目的中之較厚玻璃層(如文後所述),例如鋅(或 鉛)-硼-石夕酸鹽玻璃,最方便的是一選定玻璃粒子之漿液 4 6 (如圖5 )積置於晶圓之槽形表面3 0上,隨後以刮刀(例如 利用一擠壓器47)通過表面而迫使漿液進入槽道,同時將 槽道之間之晶圓表面平坦部份30上大致所有漿液掃除。 施加玻璃層於工件之其他方法包含電泳及網印,使用電 泳時,玻璃僅選擇性積置於導電表面上,即僅有在矽台地 側表面3 6上,而不在覆蓋於台地頂部之氮化矽層2 2上。 如圖6所示,當玻璃漿初期擴散開(且自台地頂表面移
O:\55\55455.ptc 第13頁 2000.09.01.013 _____案號88104141 友?年?月二日 修正 _ 五、發明說明(9) 除),玻璃漿46大致填入槽道28,隨後玻璃以習知之點火 過程而玻璃化,形成一平滑之封裝層’例如緩緩加熱工件 至發生熔流之溫度,大約8 3 0 °C,接著缓缓冷卻玻璃層以 令玻璃退火。 玻璃化之玻璃層46a係揭示於圖7中,玻璃化之玻填則精 實且密封台地之側壁面36,如圖所示,玻璃層46a之厚度 會變化,但是層46a之最小厚度(不包括接近於台地頂表面 24之邊緣區域)係大約50, 000埃,其明顯大於各台地上之 氮化梦層22厚度’大約2,〇〇〇埃(而最小之玻璃層厚度亦明 顯大於非選擇性積置於晶圓上之鈍化材料(容後詳述)之任 意層者)。 重要的是玻璃為一較佳之鈍化材料(例如其較優於前述 Shy r專利所示製程中使用之矽樹脂鈍化材料),且玻璃之 正確施加包括加熱工件至前述之83〇〇c,此項工件加熱係 在氮化矽層2 2存在情況下實施,其在玻璃點火期間可防止 由氮化矽層2 2覆蓋之r/矽層2 0頂表面污染或氡化。 由於氮化石夕層22存在,其他高溫製程可依欲製造之特定 晶片而實施,例如槽道壁面之選擇性氧化可在玻璃化之前 進行’例如在1 1 0 0 t之蒸汽環境下,以利改善鈍化,鈍化 材料因而包含由一層玻璃覆蓋之氮化矽(具有一厚度但是 並非十分重要,其大約5, 〇〇〇至2〇, 〇〇〇埃)層25(如圖5所 示’其他圖中則未示),再者,玻璃化之前可添加入摻雜 劑且在台地内擴散。 如前所述,其中一層二氧化矽在矽台地側壁面上做熱生 長’利用電泳做玻璃積置已不可行,而理想之製程為前述
417190 案號 88104141 月&曰 修正 五'發明說明(10) 之漿液積置-刮刀除過除。 除了在槽道壁面36上提供一熱生長之氧化層外,其他材 料亦可做單獨或不同組合使用,因此在玻璃化製程之前, 二氧化矽層2 5 a (如圖6所示,而其他圖中則未示)可利用習 知之“低溫氧化”製程而直接積置於晶圓之整個槽道表面 上,或者在類似之習知積置製程中積置於較高溫度下。所 積置之氧化層用於直接鈍化台地之矽側壁面3 6,或併合於 一先前提供之鈍化材料,例如前述之熱生長氧化物。 積置之氧化物亦覆蓋於台地頂部上之氮化矽層22,但是 層22可防止積置之氧化物層接觸於氮化物層22下方之台地 矽表面24。 其他鈍化材料為多晶矽與氮化矽,用於將諸材料積置於 一基材上之技術亦屬習知。 如上所述,玻璃層46a(如圖7)隨後提供於一製程中,留 下台地頂部未由玻璃層覆蓋,因此當一鈍化材料層已積置 於整個晶圓上(例如積置材料為二氧化矽、多晶矽及/或氮 化矽),則此積置之鈍化材料仍會曝現於氮化矽層2 2之頂 部上。由於諸材料稍後才去移,因此沿著氮化矽層2 2 (即 將說明),最好任意此積置層皆為較薄,例如大約3 0 0至 500埃,以相較於極厚之玻璃層46a(例如具有前述大約 5 0 , 0 0 0埃之最小厚度)。 當前述之一或多個處理步驟結束時,且在玻璃化過程之 後,氮化矽層2 2及任意之覆蓋層皆去除,若氮化矽層2 2並 未覆蓋,則層2 2可在一氮化矽選擇性蝕刻劑中去除,例如 磷酸,其僅略為蝕除二氧化矽及玻璃。
O:\55\55455.ptc 2000. 09.01.015 _案號88104141 g?年?月工日 修正 五、發明說明(11) 一種用於去除含有任意層物於其上之氮化矽層22的較佳 製程為電漿蝕刻製程,其可有效去除所有曝現之表面材料 (即玻璃層4 6 a '氮化矽層2 2及/或任意之積置二氧化矽、 多晶矽及氮之矽鈍化層),但是需要小心控制速率。因 此,在電漿蝕刻過程中,當台地覆蓋氮化矽層2 2沿著一相 等厚度玻璃層46a去除時(即沿著任意之覆蓋積置層),製 程即立刻停止(使用習知之電漿成份監控技術)。由於玻璃 層之最小厚度係明顯大於已去除之氮化矽層厚度(加上任 意之覆蓋積置鈍化層),因此玻璃層46a之剩餘厚度(加上 任意之底下鈍化層)仍適合於台地斜壁面之有效鈍化(圖8 揭示之晶圓1 0並無氮化矽層2 2 )。 去除氮化矽層2 2係有必要的,以容許電極稍後做金屬電 鍵(如圖8之層50所示)至台地之n+層20上,惟,重要的是 一玻璃鈍化層46a與台地覆蓋氮化矽層之組合(及任意之積 置鈍化層)可容許覆蓋於台地之諸層做選擇性之蝕除,但 是不需要光石版印刷蝕刻製程,亦即如前所述,選擇性係 藉由材料之選用及鈍化與遮光層之相對厚度而自動取得, 由於避免採用光石版印刷製程,因此可節省比先前技藝更 為顯著之成本。 由於氮化矽層22之去除及目前構成台地頂部之n+層20曝 現,晶圓基本上已備便做金屬化,亦即因為氮化矽層2 2防 止氧化或防止矽層20頂表面24之其他污染,一旦氮化矽層 22如前述般去除時,未受覆蓋之矽表面24即相當清潔(在 短暫浸泡於一弱氫氟酸蝕刻劑後,以去除表面2 4上之任意 “天然氧化物”),以利進行金屬化製程。槽道2 8内之玻
O:\55\55455.ptc 第16頁 2000.09.01.016 '417 I 90 _案號88104141 没?年?月l曰_^_ 五'發明說明(12) 璃層4 6 a為非導電性,且利用習知之無電鍍製程,則多種 金屬層5 0 (如囷8 ),例如鎳或金,皆可選擇性地電鍍於晶 圓之台地矽表面24及底表面14a上。通常一鎳層係無電式 地電鍍於矽表面上,隨結燒結以形成一矽化鎳’矽化物之 表面加以清潔再添加另一層鎳,隨後為塗金。 成品晶圓之一部份揭示於圖8,各包含於一非連續式半 導體裝置中之個別晶片1 〇a係藉由切碎晶圓而得,其可沿 著圖8所示之虛線52而垂直地切過槽道28。雖然環境繞於 各台地34之玻璃層46a會因此而切穿,但是玻璃層不致破 裂且仍穩固地接附於台地側壁。 在此製造階段,分隔之晶ϋ 1 0 a大致相同於以習知蝕刻 製程所製成具有台地之晶片,因此半導體裝置最終製造所 需之晶片進一步處理可依照本文未提及之習知製程。 總之,本發明之一重要優點在於半導體晶圓可整個處理 成裝置,不需要光石版印刷製程,即不需要阻光層與對應 之遮光件而可令第一阻光層製出圖案,隨後並蝕刻穿過圖 案層。不同之台地係由機械式鋸切形成(隨後以一蝕刻製 程做平滑及深化功能,且因氮化矽之覆蓋層2 2而不致侵襲 台地矽頂表面24),且備便台地之矽表面及以金屬電鍍台 地矽表面之步驟同樣利用“選擇性”製程而進行,不需要 光石版印刷過程。 當然,若本發明用於製造較複雜之裝置包括晶圓選定部 份之摻雜時,則可能需要光石版印刷製程,再者,如文内 所述,台地之製程、台地之鈍化、及台地之金屬電鍍皆可 在無光石版印刷製程時完成。
O:\55\55455.ptc 第 17 頁 2000.09.01.017

Claims (1)

  1. 41 7 1 90 _案號88104141 g?年?月1日 修正_ 六、申請專利範圍 1. 一種製造一具有一台地型結構的半導體晶片之方法’ 其包含以下步驟:提供一矽晶圓,且其内部具有—平面式 p-n接合處平行於晶圓之第一、二表面;以一氮化石夕遮蔽 層覆蓋該第一表面;形成一台地,台地具有斜壁面,可利 用切割入槽道而相交於該p-n接合處,且僅有局部穿過該 晶圓;包封該台地之斜壁面*且由諸該壁面以一第一鈍化 材料玻璃層戴取部份之p-n接合處;隨後去除該遮蔽層以 曝現出該晶圓第一表面,做為該台地之一頂表面,面留下 至少部份之該玻璃層於當處;及隨後以金屬電鍍該台地頂 表面及該晶圓第二表面。 2. 如申請專利範園第1項之方法,其中該去除步驟係由 選擇性蝕刻該氮化矽層實施之,且利用一對於該玻璃層與 該矽晶圓較無效果之蝕刻劑。 3. 如申請專利範圍第1項之方法,包括提供該玻璃層以 一厚度,至少係沿著該部份,該厚度大致上大於該氮化矽 層者,及其中該去除步驟包含同時以電漿蝕刻該二層,以 利去除該氮化矽層之整個厚度,而僅去除該玻璃層部份之 部份厚度。 4. 如申請專利範圍第1項之方法,包括在該切割步驟之 後且在該包封步驟之前蝕刻該槽道表面,以令該槽道表面 平滑及增加該槽道之切割深度。 5. 如申請專利範圍第4項之方法,其中該平面式p-n接合 處係在相隔於該晶圓第一表面呈一第一距離處,該槽道則 切割至一大致相等於自該第一表面之該第一距離的深度,
    O:\55\55455.ptc 第18頁 2000.09.01.018 417190 . _案號88104141_g?年?月L曰 修正_ 六、申請專利範圍 及其中該槽道蝕刻步驟可延伸該槽道之深度至該ρ-η接合 處以外之一距離,其至少等於該晶片在一半導體裝置内做 電氣式操作而導致該Ρ- η接合處發生一電壓崩潰狀況期間 自該ρ-η接合處擴展開來之一耗用層最大寬度。 6 .如申請專利範圍第4項之方法,包括提供由該晶圓切 割步驟形成之複數相同台地於該晶圓上,以同樣方式處理 所有該台地,且沿著垂直於該晶圓第一、二表面之平面以 細切該晶圓,以及切過該槽道之底表面而提供個別之半導 體晶片。 7. 如申請專利範圍第1項之方法,包括在該包封步驟前 以熱生長一層二氧化破於該台地之斜壁面上= 8. 如申請專利範圍第4項之方法,其中該包封步驟包含 在該槽道切割步驟後施配一玻璃漿液至該遮蔽層上’及以 刮刀將該漿液刮過該遮蔽層之表面,迫使漿液進入該槽 道,而同時大致完全將漿液去除於該遮蔽層。 9 ·如申請專利範圍第4項之方法,包括在該包封步驟前 積置一第二鈍化材料層至該晶圓之槽道式表面上,而用該 第二鈍化層覆蓋該台地斜壁面及該遮蔽層,及其中該包封 步驟包含選擇性覆蓋於以該玻璃層覆蓋該台地斜壁面處之 該第二鈍化層,該玻璃層包括若干部份,係具有一厚度且 大於該遮蔽層與該覆蓋第二鈍化材料層之併合厚度,及其 中該去除步驟包含以電漿蝕刻晶圓之槽道式表面,以利去 除該遮蔽層與遮蔽第二鈍化材料層之併合厚度,而僅去除 該玻璃層部份之部份厚度。
    O:\55\55455.ptc 第19頁 2000.09.01.019
TW088104141A 1998-03-30 1999-03-17 Semiconductor chips having a mesa structure provided by sawing TW417190B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/050,106 US5882986A (en) 1998-03-30 1998-03-30 Semiconductor chips having a mesa structure provided by sawing

Publications (1)

Publication Number Publication Date
TW417190B true TW417190B (en) 2001-01-01

Family

ID=21963407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104141A TW417190B (en) 1998-03-30 1999-03-17 Semiconductor chips having a mesa structure provided by sawing

Country Status (6)

Country Link
US (1) US5882986A (zh)
EP (1) EP0948036A3 (zh)
JP (1) JP4841021B2 (zh)
KR (1) KR100298063B1 (zh)
CN (1) CN1134827C (zh)
TW (1) TW417190B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362595B2 (en) 2007-12-21 2013-01-29 Sanyo Semiconductor Co., Ltd. Mesa semiconductor device and method of manufacturing the same
US8368181B2 (en) 2007-12-25 2013-02-05 Sanyo Semiconductor Co., Ltd. Mesa semiconductor device and method of manufacturing the same
US8426949B2 (en) 2008-01-29 2013-04-23 Sanyo Semiconductor Manufacturing Co., Ltd. Mesa type semiconductor device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59913288D1 (de) * 1998-02-03 2006-05-18 Infineon Technologies Ag Verfahren zur Herstellung eines beidseitig sperrenden Leistungshalbleiters
US6368514B1 (en) * 1999-09-01 2002-04-09 Luminous Intent, Inc. Method and apparatus for batch processed capacitors using masking techniques
US20020163059A1 (en) * 2000-02-17 2002-11-07 Hamerski Roman J. Device with epitaxial base
AU2002219529A1 (en) * 2001-12-25 2003-07-15 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US7557430B2 (en) * 2006-05-25 2009-07-07 Skyworks Solutions, Inc. Semiconductor seal ring
CN100424852C (zh) * 2007-04-25 2008-10-08 天津中环半导体股份有限公司 硅整流器件的刀刮法玻璃钝化工艺
KR100925483B1 (ko) 2007-12-07 2009-11-06 한국전자통신연구원 멤스 구조체 제조 방법
CN101969086B (zh) * 2010-07-29 2012-11-14 厦门市三安光电科技有限公司 一种防止边缘漏电的聚光太阳电池芯片制作方法
DE102011122091A1 (de) * 2011-12-22 2013-06-27 Diotec Semiconductor Ag Schottky-Halbleiterprozess
CN102543722B (zh) * 2011-12-26 2014-03-05 天津中环半导体股份有限公司 一种高电压瞬态电压抑制器芯片及生产工艺
US9570408B2 (en) 2012-05-08 2017-02-14 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
JP5637330B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9653417B2 (en) * 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
KR102245134B1 (ko) 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
CN105679756B (zh) * 2015-11-25 2018-08-10 杭州立昂微电子股份有限公司 一种半导体器件顶层金属的终端结构及其制造方法
CN107658346B (zh) * 2017-10-26 2024-07-19 捷捷半导体有限公司 一种高结温雪崩二极管芯片组件及其制造方法
CN108461381A (zh) * 2018-01-29 2018-08-28 郭光辉 一种半导体gpp整流芯片的制作工艺
CN110890415A (zh) * 2018-09-08 2020-03-17 安徽微半半导体科技有限公司 一种复合内钝化膜单沟槽结构高可靠性整流器件应用芯片
CN111319369B (zh) * 2018-12-14 2022-09-23 天津环鑫科技发展有限公司 一种半导体器件两次丝网印刷方法
CN111128698A (zh) * 2019-12-26 2020-05-08 安徽芯旭半导体有限公司 一种tvs芯片新型扩散工艺
US11348798B2 (en) * 2020-02-07 2022-05-31 Akoustis, Inc. Methods of forming integrated circuit devices using cutting tools to expose metallization pads through a cap structure and related cutting devices
CN113066722B (zh) * 2021-03-18 2024-08-13 扬州虹扬科技发展有限公司 一种高压元件非等向性制造方法
CN115148589B (zh) * 2021-03-29 2025-08-29 力特半导体(无锡)有限公司 半导体台面器件形成方法
JP7741682B2 (ja) * 2021-10-05 2025-09-18 新電元工業株式会社 半導体装置の製造方法
CN118136688A (zh) * 2022-12-02 2024-06-04 力特半导体(无锡)有限公司 高功率密度整流器设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535971A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Semiconductor device
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
JPS54113260A (en) * 1978-02-24 1979-09-04 Toshiba Corp Semiconductor device
JPS6039864A (ja) * 1983-08-15 1985-03-01 Sumitomo Electric Ind Ltd メサ型半導体装置の製造方法
JPS6142144A (ja) * 1984-08-03 1986-02-28 Sansha Electric Mfg Co Ltd 半導体装置の製造方法
US4740477A (en) * 1985-10-04 1988-04-26 General Instrument Corporation Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5401690A (en) * 1993-07-08 1995-03-28 Goodark Electronic Corp. Method for making circular diode chips through glass passivation
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd InP系化合物半導体の加工方法
JPH08124879A (ja) * 1994-10-21 1996-05-17 Rohm Co Ltd メサ型半導体装置の製造方法
EP0761015B1 (en) * 1995-03-20 2000-01-05 Koninklijke Philips Electronics N.V. Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminium bonding layer
JPH10501923A (ja) * 1995-04-19 1998-02-17 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体ダイオードレーザのような光電半導体装置を製造する方法
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362595B2 (en) 2007-12-21 2013-01-29 Sanyo Semiconductor Co., Ltd. Mesa semiconductor device and method of manufacturing the same
US8368181B2 (en) 2007-12-25 2013-02-05 Sanyo Semiconductor Co., Ltd. Mesa semiconductor device and method of manufacturing the same
US8426949B2 (en) 2008-01-29 2013-04-23 Sanyo Semiconductor Manufacturing Co., Ltd. Mesa type semiconductor device

Also Published As

Publication number Publication date
JPH11297980A (ja) 1999-10-29
CN1134827C (zh) 2004-01-14
EP0948036A2 (en) 1999-10-06
CN1250223A (zh) 2000-04-12
JP4841021B2 (ja) 2011-12-21
EP0948036A3 (en) 2002-03-20
KR100298063B1 (ko) 2001-09-26
KR19990078334A (ko) 1999-10-25
US5882986A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
CN1134827C (zh) 具有以锯法完成的台面结构的半导体芯片
JPH05145076A (ja) ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法
EP0129362A2 (en) Schottky barrier diode with guard ring
KR100532732B1 (ko) 정전압 다이오드 및 그 제조방법
US20170358494A1 (en) Plasma dicing of silicon carbide
US5106770A (en) Method of manufacturing semiconductor devices
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JP7197692B2 (ja) 広バンド・ギャップ半導体デバイスを製造するときの高エネルギ注入中におけるマスキング・システムおよび方法
TWI331367B (en) Method of manufacturing semiconductor device
US6077744A (en) Semiconductor trench MOS devices
JP6125568B2 (ja) 半導体用の最適化層
TW201838036A (zh) 半導體元件及其製作方法
CN116959979B (zh) 耐高温的gpp芯片的生产工艺
EP0416333A1 (en) Method of manufacturing a static induction transistor
AU663263B2 (en) Structure for use in producing semiconductor devices with buried contacts and method for its preparation
EP4068338A1 (en) Semiconductor mesa device formation method
KR100278787B1 (ko) 실리콘 카바이드 쇼트키 바리어 다이오드 소자 및 그 제조방법
HK1026066A (zh) 具有以锯法完成的台面结构的半导体芯片
JPS55153348A (en) Manufacture of semiconductor device
JPS63141376A (ja) 半導体素子
JPH06120338A (ja) 半導体装置の製造方法
CN103208422B (zh) 金属氧化半导体p-n接面二极管及其制作方法
JPS6039864A (ja) メサ型半導体装置の製造方法
JPS6122475B2 (zh)
JP2006344839A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees