JPH11307601A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11307601A
JPH11307601A JP10106453A JP10645398A JPH11307601A JP H11307601 A JPH11307601 A JP H11307601A JP 10106453 A JP10106453 A JP 10106453A JP 10645398 A JP10645398 A JP 10645398A JP H11307601 A JPH11307601 A JP H11307601A
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor device
probe
bonding
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10106453A
Other languages
English (en)
Inventor
Yoshinobu Deguchi
善宣 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10106453A priority Critical patent/JPH11307601A/ja
Publication of JPH11307601A publication Critical patent/JPH11307601A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップが容易に縮小され、かつ、プロ
ーブ針とボンディングパッドとの電気的接続が良好に行
なわれる半導体装置を提供する。 【解決手段】 半導体チップ１には、所定機能を有する
素子が形成された内部回路領域２ｂと入出力回路領域２
ａとを有する回路形成領域２が配置されている。その入
出力回路領域２ａ上に、半導体チップ１とその半導体チ
ップ１の外部とを電気的に接続するための電極となるボ
ンディングパッド３が入出力回路領域２ａの外周に沿っ
て複数配置されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体チップの縮小化が図られるとともに、
プローブ針とボンディングパッドとの電気的な接続が良
好に行なわれる半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置について図を用いて説
明する。図８を参照して、半導体チップ１０１には、ト
ランジスタなどの素子が形成された回路形成領域１０２
が、その大部分を占めるように位置している。さらに、
半導体チップ１０１には、半導体チップ１０１と半導体
チップの外部とを電気的に接続するための電極となるボ
ンディングパッド１０３が複数配置されている。各ボン
ディングパッド１０３は、回路形成領域１０２の外側の
半導体チップ１０１の外周に沿って配置されている。
【０００３】そして、各ボンディングパッド１０３は、
図９に示すように、配線１０４によって、回路形成領域
１０２内の、特に、入出力回路１０２ａと電気的に接続
されている。なお、図９は、図８に示すＡの部分を拡大
したものである。
【０００４】この各ボンディングパッド１０３には、ア
センブリ工程において、金線などのワイヤがボンディン
グされて、ボンディングパッド１０３とリードフレーム
などの外部端子（図示せず）とが電気的に接続されるこ
とになる。
【０００５】ところで、このボンディングパッド１０３
は、ワイヤをボンディングするためのパッドとしての役
目の他に、ウエハテスト時におけるテスタのプローブ針
を接触させるためのパッドとしての役目も有している。
すなわち、ウエハ製造工程において、回路形成領域に形
成された素子が所定の機能を有しているか否かを評価す
るために、テスタのプローブ針を接触させるためのパッ
ドとしての役目を有しているのである。
【０００６】このとき、図９および図１０に示すよう
に、プローブ針１０９ｂをボンディングパッド１０３に
接触させることにより、ボンディングパッド１０３の表
面には、プローブ痕１１２と呼ばれる傷が残る。このプ
ローブ痕１１２には、プローブ針１０９ｂとボンディン
グパッド１０３との電気的な接続を良好にするために、
プローブ針１０９ｂの進行方向に沿ってある一定の長さ
が必要とされる。
【０００７】
【発明が解決しようとする課題】近年の半導体装置の高
機能化および小型化に伴い、半導体装置には、より多く
のピン（電極）が要求され、また、半導体チップそのも
のの小型化が要求されるようになった。
【０００８】これに対応するため、半導体チップの限ら
れた領域内により多くのボンディングパッドを形成する
必要がある。
【０００９】ところが、既に説明したように、ボンディ
ングパッドには、ウエハテスト時においてプローブ痕を
確保するための領域が必要とされる。これを無視して、
そのボンディングパッドの領域を縮小した場合には、プ
ローブ針がボンディングパッド１０３からはみ出ること
があった。また、このために、図９または図１０に示す
プローブ痕１１２がボンディングパッド１０３からはみ
出ることがあった。その結果、プローブ針とボンディン
グパッドとの電気的接続が不安定となり、信頼性の高い
ウエハテストを行なうことができなかった。
【００１０】また、反対に縮小されたボンディングパッ
ドの領域に合わせてプローブ痕を小さくしようとする
と、プローブ針とボンディングパッドとの電気的な接続
が不安定となり、ウエハテストを正確に行なうことがで
きなかった。
【００１１】さらに、縮小化されたボンディングパッド
の領域にプローブ針を対応させるために、隣接するプロ
ーブ針の間隔Ｌ1 もより狭くなる。このため、プローブ
カードにプローブ針を組立てるのが困難になったり、ま
た、プローブ針とボンディングパッドとの接触を確保す
るためのプローブ針の調整が困難になった。
【００１２】また、上記のようなプローブ針とボンディ
ングパッド部との電気的接続性やプローブ針の組立調整
の容易さを確保しようとすると、ボンディングパッドに
はある程度の領域が必要となり、このために、半導体チ
ップを容易に縮小化することができなかった。
【００１３】本発明は、上記問題点を解決するためにな
されたものであり、半導体チップの縮小化が容易に図ら
れ、かつ、プローブ針とボンディングパッドとの良好な
電気的接続性が得られるワイヤボンディングパッドを備
えた半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、半導体チップを備えた半導体装置で
あって、その半導体チップは、半導体基板の表面に形成
された所定機能を有する回路形成部と、ワイヤボンディ
ングを行なうための複数のボンディングパッドとを備え
ている。そのボンディングパッド部は回路形成部の領域
内に配置されている。
【００１５】この構成によれば、ボンディングパッド部
が回路形成部の領域内に配置されていることによって、
ボンディングパッド部の領域を回路形成部の領域とは別
に確保する必要がなく、容易に半導体チップを縮小する
ことができる。また、半導体チップの縮小に対応して、
ボンディングパッド部も縮小する必要がなく、所望の領
域が確保されるので、ウエハテスト時において、プロー
ブ針とボンディングパッド部との良好な電気的接続性を
得ることができる。
【００１６】好ましくは、各ボンディングパッド部の平
面形状は、プローブ針の接触に伴って生じるプローブ痕
が延びる方向に長辺を有する矩形状である。
【００１７】この場合には、プローブ針とボンディング
パッド部との接触がさらに良好になり、電気的接続性が
より向上する。
【００１８】さらに好ましくは、ボンディングパッド
は、長辺が延びる方向に互いにずらして配置されてい
る。
【００１９】この場合には、隣接するボンディングパッ
ド部に接触するプローブ針の位置が互いにずれることに
よって、プローブ針の組立および調整が容易になる。
【００２０】さらに好ましくは、複数のボンディングパ
ッド部は千鳥状に配置されている。この場合には、ボン
ディングパッド部の配置に対して、プローブ針も千鳥状
に配置されることになり、プローブ針の組立および調整
がさらに容易になる。
【００２１】また好ましくは、各ボンディングパッド部
は、ワイヤがボンディングされる第１領域と、プローブ
針が当てられる第２領域とを有している。
【００２２】この場合には、プローブ針が当てられる領
域とワイヤがボンディングされる領域とが区別されるこ
とにより、プローブ痕のある部分を避けてワイヤをボン
ディングすることができ、ワイヤとボンディングパッド
との接続性が良好になる。
【００２３】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る半導体装置について図を用
いて説明する。図１を参照して、半導体チップ１には、
トランジスタなどの所定機能を有する素子を含む回路形
成領域２が、その半導体チップ１の領域をほぼ占めるよ
うにシリコン基板の表面に形成されている。その回路形
成領域２は、実質的な処理を行なう内部回路形成領域２
ｂと、ＴＴＬ（Transistor Transitor Logic）回路など
で構成された入出力回路領域２ａを有している。回路形
成領域２内には、半導体チップ１とその半導体チップ１
の外部とを電気的に接続するための電極となるボンディ
ングパッド３が複数形成されている。各ボンディングパ
ッド３は、特に、入出力回路領域２ａ上に配置されてい
る。なお、図２は図１に示すＡの部分を拡大したもので
ある。
【００２４】各ボンディングパッド３は、従来の技術の
項において説明したように、ウエハテスト時におけるテ
スタのプローブ針を接触させるためのパッドとしての役
目と、ワイヤをボンディングするためのパッドとしての
役目を有している。
【００２５】ここで、ウエハテストについて図を用いて
説明する。図２を参照して、テスタのテストヘッド５６
の下方にパフォーマンスボード５７と、ポゴピンリング
５８とを介在させてプローブカード５９が配置されてい
る。プローブカード５９はプローブカード基板５９ａと
プローブ針９とからなっている。プローブ針９は測定す
るウェハのボンディングパッドの配置に対応するよう
に、プローブカード基板５９ａに組立て調整される。
【００２６】一方、ウエハチャック６１上には、測定用
のウエハ６０が載置されている。プローブ針９をボンデ
ィングパッド１０３に接触させて、ウエハ６０にそれぞ
れ形成された半導体チップとテスタとを電気的に接続す
ることによってウエハテストが行なわれる。
【００２７】上述した半導体装置では、このとき、図３
に示すように、プローブ針をボンディングパッド３に接
触させることによって、ボンディングパッド３の表面に
はプローブ痕１２が残る。プローブ針とボンディングパ
ッド３との電気的な接触性を良好に保つためには、ボン
ディングパッド３の平面形状を、プローブ痕１２が延び
る方向に長辺を有する矩形とすることが望ましい。たと
えば、プローブ痕１２の長手方向の長さが約４０μｍの
場合には、その長辺の長さは１００μｍ程度であること
が望ましい。これにより、隣接するボンディングパッド
３の間隔Ｌ1 が縮まったとしても、十分なプローブ痕１
２を確保することができ、プローブ針とボンディングパ
ッド３との電気的接続性が良好となり、安定したウエハ
テストを行なうことができる。
【００２８】また、図４に示すように、ボンディングパ
ッド３の下方には、トランジスタなどの素子が形成され
た素子形成層４とアルミニウム配線などの金属配線層５
とを含む入出力回路領域２ａが位置している。このた
め、ボンディングパッド３の厚さｔを１５０００Å程度
として、従来のボンディングパッドの厚さよりも十分に
厚くすることにより、ウエハテストやワイヤボンディン
グ時のダメージがその入出力回路領域２ａへ及ぶのを抑
制することが望ましい。さらに、ウエハテスト時におけ
るプローブ針の針圧を従来の１０ｇ／ｐｉｎから５ｇ／
ｐｉｎへ下げることによって、入出力回路領域２ａのダ
メージをより抑制することができる。
【００２９】また、ボンディングパッド３の直下に入出
力回路領域２ａが位置していることにより、ボンディン
グパッド３と素子形成層４とをほぼ最短距離の配線にて
電気的に接続することができる。これにより、入出力回
路領域の電気的特性を向上させることができる。
【００３０】そして、ボンディングパッド３を回路形成
領域２の入出力回路領域２ａ内に配置することによっ
て、ボンディングパッド３を形成するための領域を回路
形成領域２とは別にシリコン基板上に確保する必要がな
い。これにより、図１に示すように、ボンディングパッ
ド３の大きさや配置に律速されることなく、従来の半導
体チップ１０１よりも半導体チップ１を容易に縮小化す
ることができる。
【００３１】実施の形態２ 実施の形態１に係る半導体装置では、各ボンディングパ
ッド３は、入出力回路領域２ａ上にその外周に沿って配
置されている。この場合には、プローブ針として、隣接
するボンディングパッド間の距離Ｌ1 に対応するような
プローブ針をプローブカードに組立てる必要がある。こ
のため、その距離Ｌ1 によっては、プローブ針をプロー
ブカードに組立てるのが困難になることがある。そこ
で、これを解消するボンディングパッドを有する半導体
装置について図を用いて説明する。
【００３２】図５を参照して、実施の形態２に係る半導
体装置では、特に各ボンディングパッド３ａは、入出力
回路領域２ａ上にその外周に沿って千鳥状に配置されて
いる。これ以外の構成については、実施の形態１におい
て説明した半導体装置と同様である。
【００３３】この半導体装置では、隣接するボンディン
グパッド３ａの間隔Ｌ1 が狭くなっても、ボンディング
パッド３ａと、そのボンディングパッド３ａの長辺側真
横に位置するボンディングパッドとの距離Ｌ2 が、ボン
ディングパッド３ａの短辺の長さ分以上長くなるため、
プローブ針のプローブカードへの組立および調整がより
容易になる。これにより、プローブ針とボンディングパ
ッド３ａとの電気的な接触がより良好となり、安定した
ウェハテストを行なうことができる。
【００３４】実施の形態３ 実施の形態１および２に係る半導体装置の各ボンディン
グパッド３、３ａでは、ワイヤボンディングの工程にお
いて、プローブ痕１２の部分にワイヤがボンディングさ
れることになる。このため、プローブ痕の存在によっ
て、ボンディングパッド３、３ａにワイヤが良好にボン
ディングされないことが想定される。そこで、これを解
消するボンディングパッドを有する半導体装置について
図を用いて説明する。
【００３５】図６および図７を参照して、実施の形態３
に係る半導体装置では、各ボンディングパッド３ｂは、
入出力回路領域２ａ上にその外周に沿って配置されてい
る。しかし、実施の形態１に係る半導体装置とは異な
り、各ボンディングパッド３ｂはプローブ痕１２が形成
されるプローブ針接触領域６ａとワイヤがボンディング
されるワイヤボンディング領域６ｂとを有するように、
より長い長辺を有している。しかも、プローブ針接触領
域６ａは、図６に示されているように、千鳥状に配置さ
れている。これ以外の構成については、実施の形態１に
おいて説明した半導体装置と同様である。
【００３６】この半導体装置では、プローブ痕１２を形
成する部分（プローブ針接触領域６ａ）とワイヤをボン
ディングする部分（ワイヤボンディング領域６ｂ）とが
区別されているため、ワイヤをボンディングパッド３ｂ
に良好に接続することができる。しかも、実施の形態４
に係る半導体装置と同様に、プローブ針のプローブカー
ドへの組立および調整がより容易になる。
【００３７】なお、実施の形態２および３においては、
各ボンディングパッドまたはボンディングされる部分の
配置として、千鳥状の配置を例に挙げたが、これに限ら
れず、ボンディングパッド部の長辺が延びる方向に互い
にずれるようにボンディングパッド部またはワイヤがボ
ンディングされる部分を配置しても、ボンディングパッ
ドに接触するプローブ針の位置が互いにずれることによ
って、プローブ針の組立および調整が容易になり、安定
したウェハテストを行なうことができる。
【００３８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００３９】
【発明の効果】本発明の１つの局面における半導体装置
によれば、ボンディングパッド部が回路形成部の領域内
に配置されていることによって、ボンディングパッド部
の領域を回路形成部の領域とは別に確保する必要がな
く、容易に半導体チップを縮小することができる。ま
た、半導体チップの縮小に対応して、ボンディングパッ
ド部も縮小する必要がなく、所望の領域が確保されるの
で、ウエハテスト時において、プローブ針とボンディン
グパッド部との良好な電気的接続性を得ることができ
る。
【００４０】好ましくは、各ボンディングパッド部の平
面形状は、プローブ針の接触に伴って生じるプローブ痕
が延びる方向に長辺を有する矩形状であることにより、
プローブ針とボンディングパッド部との接触がさらに良
好になり、電気的接続性がより向上する。
【００４１】さらに好ましくは、ボンディングパッド
は、長辺が延びる方向に互いにずらして配置されている
ことにより、隣接するボンディングパッド部に接触する
プローブ針の位置が互いにずれることによって、プロー
ブ針の組立および調整が容易になる。
【００４２】さらに好ましくは、複数のボンディングパ
ッド部は千鳥状に配置されていることにより、ボンディ
ングパッド部の配置に対して、プローブ針も千鳥状に配
置されることになり、プローブ針の組立および調整がさ
らに容易になる。
【００４３】また好ましくは、各ボンディングパッド部
は、ワイヤがボンディングされる第１領域と、プローブ
針が当てられる第２領域とを有していることにより、プ
ローブ針が当てられる領域とワイヤがボンディングされ
る領域とが区別されて、プローブ痕のある部分を避けて
ワイヤをボンディングすることができ、ワイヤとボンデ
ィングパッドとの接続性が良好になる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の一
平面図である。
【図２】 ウエハテストの方法を示す図である。
【図３】 図１に示す半導体装置の部分拡大平面図であ
る。
【図４】 図１に示す半導体装置の部分拡大断面図であ
る。
【図５】 本発明の実施の形態２に係る半導体装置の部
分拡大平面図である。
【図６】 本発明の実施の形態３に係る半導体装置の部
分拡大平面図である。
【図７】 図６に示す半導体装置の一断面図である。
【図８】 従来の半導体装置の一平面図である。
【図９】 図８に示す半導体装置の部分拡大平面図であ
る。
【図１０】 従来の半導体装置における半導体チップと
プローブ針との接触の様子を示す図である。
【符号の説明】
１ 半導体チップ、２ 回路形成領域、２ａ 入出力回
路領域、２ｂ 内部回路領域、３、３ａ、３ｂ ボンデ
ィングパッド、９ プローブ針、４ 素子形成層、５
金属配線層、６ａ プローブ針接触領域、６ｂ ワイヤ
ボンディング領域、１２ プローブ痕。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを備えた半導体装置であっ
    て、 前記半導体チップは、 半導体基板の表面に形成された所定機能を有する回路形
    成部と、 ワイヤボンディングを行なうための複数のボンディング
    パッド部とを備え、 前記ボンディングパッド部は前記回路形成部の領域内に
    配置されている、半導体装置。
  2. 【請求項２】 各前記ボンディングパッド部の平面形状
    は、プローブ針の接触に伴って生じるプローブ痕が延び
    る方向に長辺を有する矩形状である、請求項１記載の半
    導体装置。
  3. 【請求項３】 前記ボンディングパッド部は、長辺が延
    びる方向に互いにずらして配置されている、請求項２記
    載の半導体装置。
  4. 【請求項４】 複数の前記ボンディングパッド部は千鳥
    状に配置されている、請求項３記載の半導体装置。
  5. 【請求項５】 各前記ボンディングパッド部は、ワイヤ
    がボンディングされる第１領域と、プローブ針が当てら
    れる第２領域とを有している、請求項２〜４のいずれか
    に記載の半導体装置。
JP10106453A 1998-04-16 1998-04-16 半導体装置 Pending JPH11307601A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10106453A JPH11307601A (ja) 1998-04-16 1998-04-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10106453A JPH11307601A (ja) 1998-04-16 1998-04-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH11307601A true JPH11307601A (ja) 1999-11-05

Family

ID=14434027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10106453A Pending JPH11307601A (ja) 1998-04-16 1998-04-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH11307601A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005527968A (ja) * 2002-03-13 2005-09-15 フリースケール セミコンダクター インコーポレイテッド ボンドパッドを有する半導体装置およびそのための方法
WO2009084100A1 (ja) 2007-12-28 2009-07-09 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
US7777223B2 (en) 2004-03-16 2010-08-17 Pansonic Corporation Semiconductor device
JP2010266467A (ja) * 2010-08-27 2010-11-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2012089904A (ja) * 2012-02-10 2012-05-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2014157458A1 (ja) * 2013-03-29 2014-10-02 住友大阪セメント株式会社 光導波路素子
JP2023176880A (ja) * 2022-06-01 2023-12-13 三菱電機株式会社 半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003031610A (ja) * 2001-07-16 2003-01-31 Nec Corp 半導体装置及びそのワイヤーボンディング方法
JP2005527968A (ja) * 2002-03-13 2005-09-15 フリースケール セミコンダクター インコーポレイテッド ボンドパッドを有する半導体装置およびそのための方法
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
US7901958B2 (en) 2003-10-31 2011-03-08 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
KR101157660B1 (ko) * 2003-10-31 2012-06-20 르네사스 일렉트로닉스 가부시키가이샤 반도체 집적 회로 장치의 제조 방법
US8304857B2 (en) 2004-03-16 2012-11-06 Panasonic Corporation Semiconductor device
US7777223B2 (en) 2004-03-16 2010-08-17 Pansonic Corporation Semiconductor device
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
US8084279B2 (en) 2007-01-31 2011-12-27 Renesas Electronics Corporation Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
WO2009084100A1 (ja) 2007-12-28 2009-07-09 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US20100252830A1 (en) * 2007-12-28 2010-10-07 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
KR101224426B1 (ko) * 2007-12-28 2013-01-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US8519551B2 (en) 2007-12-28 2013-08-27 Fujitsu Semiconductor Limited Semiconductor device with I/O cell and external connection terminal and method of manufacturing the same
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
JP2010266467A (ja) * 2010-08-27 2010-11-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2012089904A (ja) * 2012-02-10 2012-05-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2014157458A1 (ja) * 2013-03-29 2014-10-02 住友大阪セメント株式会社 光導波路素子
JP2014199339A (ja) * 2013-03-29 2014-10-23 住友大阪セメント株式会社 光導波路素子
JP2023176880A (ja) * 2022-06-01 2023-12-13 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5012908B2 (ja) 半導体装置及びその製造方法
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
JPH11307601A (ja) 半導体装置
JP3843624B2 (ja) 半導体集積回路装置及び半導体集積回路装置の組立方法
CN101728343B (zh) Tcp型半导体器件及其测试方法
JPH07263506A (ja) 集積回路のテスト装置
US20080088038A1 (en) Bond pad structures and integrated circuit chip having the same
CN108666227A (zh) 半导体器件及其制造方法以及用于半导体器件的检查设备
JPH0773106B2 (ja) 半導体装置の製造方法
JP5148825B2 (ja) 半導体装置および半導体装置の製造方法
CN100521193C (zh) 设置在半导体器件中的中继板和半导体器件
JP6231279B2 (ja) 半導体装置
JPH07122604A (ja) 半導体集積回路装置
JP2001127256A (ja) 半導体装置
JP2001196374A (ja) 半導体集積回路及びその製造方法
JP2004524702A (ja) 半導体を搭載するための基板
JP2842430B2 (ja) Ｔａｂテープ
JP2009130217A (ja) 半導体装置および当該半導体装置の製造方法
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
JP2006120962A (ja) 半導体装置及びその製造方法
JP3365218B2 (ja) 半導体ベアチップのバーンイン用キャリア及びその製造方法
JP2004296464A (ja) 半導体装置
JP2773762B2 (ja) 半導体装置の製造方法
JP2978883B1 (ja) 半導体装置
JP3947190B2 (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040406