JPH08203887A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203887A JPH08203887A JP7012411A JP1241195A JPH08203887A JP H08203887 A JPH08203887 A JP H08203887A JP 7012411 A JP7012411 A JP 7012411A JP 1241195 A JP1241195 A JP 1241195A JP H08203887 A JPH08203887 A JP H08203887A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- reflow
- semiconductor substrate
- interlayer insulating
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】半導体装置の多層配線工程中の層間絶縁膜形成
工程にリフロー絶縁膜形成技術を採用した場合に得られ
るリフロー絶縁膜の比誘電率を高くし、平坦性に優れた
層間絶縁膜を平坦化工程を行うことなく低コストで実現
する。 【構成】半導体基板を収容した反応室内に、Ｓｉ−Ｈ基
を有する芳香族化合物もしくは複素環式化合物とＨ2 Ｏ
2 とを導入し、６６５Ｐａ以下の真空中、−１０℃以上
＋１０℃以下の温度範囲内で互いに反応させ、半導体基
板上にＳｉ−Ｈ基によりリフローが促進された平坦性が
良好な中間反応生成物を得る工程と、得られた中間反応
生成物が脱水反応を生じるように熱処理を行うことによ
り、リフロー形状を有し、網目構造を有する誘電率が低
いシリコン系酸化膜を得る工程とを具備することを特徴
とする。
工程にリフロー絶縁膜形成技術を採用した場合に得られ
るリフロー絶縁膜の比誘電率を高くし、平坦性に優れた
層間絶縁膜を平坦化工程を行うことなく低コストで実現
する。 【構成】半導体基板を収容した反応室内に、Ｓｉ−Ｈ基
を有する芳香族化合物もしくは複素環式化合物とＨ2 Ｏ
2 とを導入し、６６５Ｐａ以下の真空中、−１０℃以上
＋１０℃以下の温度範囲内で互いに反応させ、半導体基
板上にＳｉ−Ｈ基によりリフローが促進された平坦性が
良好な中間反応生成物を得る工程と、得られた中間反応
生成物が脱水反応を生じるように熱処理を行うことによ
り、リフロー形状を有し、網目構造を有する誘電率が低
いシリコン系酸化膜を得る工程とを具備することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
【０００３】特に、多層配線の形成工程が半導体装置の
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
【０００４】ここで、従来の多層配線の形成工程につい
て説明する。まず、下層配線用の第１の配線材料を堆積
後、下層配線のパターニングを行い、この下層配線上に
第１の絶縁膜を形成すると共に下層配線相互間に絶縁膜
を埋め込む。この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
て説明する。まず、下層配線用の第１の配線材料を堆積
後、下層配線のパターニングを行い、この下層配線上に
第１の絶縁膜を形成すると共に下層配線相互間に絶縁膜
を埋め込む。この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
【０００５】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００６】上記したような第１の絶縁膜と第２の絶縁
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
【０００７】ところで、多層配線工程の低減化の要求に
応える層間絶縁膜表面の平坦化技術の１つとして、ＡＰ
Ｌ（Advanced Planarisation Layer）プロセスが報告
（文献；Matsuura et.al., IEEE Tech.Dig., pp117,199
4 ）されている。
応える層間絶縁膜表面の平坦化技術の１つとして、ＡＰ
Ｌ（Advanced Planarisation Layer）プロセスが報告
（文献；Matsuura et.al., IEEE Tech.Dig., pp117,199
4 ）されている。
【０００８】このＡＰＬプロセスは、層間絶縁膜の形成
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成する。この時の反応を下記の表１に示しており、
Ｓｉ−Ｈ基を有することでリフローが促進されている。
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成する。この時の反応を下記の表１に示しており、
Ｓｉ−Ｈ基を有することでリフローが促進されている。
【０００９】
【表１】
【００１０】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１１】なお、上記リフローＳｉＯ2 膜を形成する
前に、下層配線上に通常のプラズマＣＶＤ法により第１
層間絶縁膜（第１のプラズマＣＶＤ絶縁膜）を形成し、
上記リフローＳｉＯ2 膜を形成した後にリフローＳｉＯ
2 膜上に通常のプラズマＣＶＤ法により第２層間絶縁膜
（キャップ膜）として第２のプラズマＣＶＤ絶縁膜を形
成した後、ファーネス・アニールを行う。
前に、下層配線上に通常のプラズマＣＶＤ法により第１
層間絶縁膜（第１のプラズマＣＶＤ絶縁膜）を形成し、
上記リフローＳｉＯ2 膜を形成した後にリフローＳｉＯ
2 膜上に通常のプラズマＣＶＤ法により第２層間絶縁膜
（キャップ膜）として第２のプラズマＣＶＤ絶縁膜を形
成した後、ファーネス・アニールを行う。
【００１２】しかし、上記したような方法により形成さ
れたリフロー絶縁膜は、比誘電率が４．５〜４．７程度
と高い（熱酸化による通常のＳｉＯ2 膜で３．９程度）
ので、高速化デバイスに要求される低誘電率絶縁膜への
追従が困難であるという問題がある。
れたリフロー絶縁膜は、比誘電率が４．５〜４．７程度
と高い（熱酸化による通常のＳｉＯ2 膜で３．９程度）
ので、高速化デバイスに要求される低誘電率絶縁膜への
追従が困難であるという問題がある。
【００１３】一方、ポリイミドなどの芳香族化合物を半
導体基板上にスピンコートし、通常のＳｉＯ2 膜よりも
比誘電率が低い絶縁膜を形成する方法が知られている。
この方法は、下記の表２に示すような環状もしくは網目
構造を有することで低誘電率を実現しているが、下地配
線のような微細パターン上を覆う絶縁膜の表面を平坦化
するリフロー性には乏しい。
導体基板上にスピンコートし、通常のＳｉＯ2 膜よりも
比誘電率が低い絶縁膜を形成する方法が知られている。
この方法は、下記の表２に示すような環状もしくは網目
構造を有することで低誘電率を実現しているが、下地配
線のような微細パターン上を覆う絶縁膜の表面を平坦化
するリフロー性には乏しい。
【００１４】
【表２】
【００１５】
【発明が解決しようとする課題】上記したように従来の
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、比誘電率が高いという問題があった。
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、比誘電率が高いという問題があった。
【００１６】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフロー絶縁膜の比誘電率を低くすることができ、
平坦性に優れた層間絶縁膜を平坦化工程を行うことなく
低コストで実現し得る半導体装置の製造方法を提供する
ことを目的とする。
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフロー絶縁膜の比誘電率を低くすることができ、
平坦性に優れた層間絶縁膜を平坦化工程を行うことなく
低コストで実現し得る半導体装置の製造方法を提供する
ことを目的とする。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板を収容した反応室内に、Ｓｉ−Ｈ
基を有する芳香族化合物もしくは複素環式化合物とＨ2
Ｏ2 とを導入し、６６５Ｐａ以下の真空中、−１０℃以
上＋１０℃以下の温度範囲内で互いに反応させ、上記半
導体基板上にＳｉ−Ｈ基によりリフローが促進された平
坦性が良好な中間反応生成物を得る工程と、上記工程に
より得られた中間反応生成物が脱水反応を生じるように
熱処理を行うことにより、リフロー形状を有し、網目構
造を有する誘電率が低いシリコン系酸化膜を得る工程と
を具備することを特徴とする。
造方法は、半導体基板を収容した反応室内に、Ｓｉ−Ｈ
基を有する芳香族化合物もしくは複素環式化合物とＨ2
Ｏ2 とを導入し、６６５Ｐａ以下の真空中、−１０℃以
上＋１０℃以下の温度範囲内で互いに反応させ、上記半
導体基板上にＳｉ−Ｈ基によりリフローが促進された平
坦性が良好な中間反応生成物を得る工程と、上記工程に
より得られた中間反応生成物が脱水反応を生じるように
熱処理を行うことにより、リフロー形状を有し、網目構
造を有する誘電率が低いシリコン系酸化膜を得る工程と
を具備することを特徴とする。
【００１８】また、本発明の半導体装置の製造方法は、
半導体基板上にＳｉ−Ｈ基を有する芳香族化合物もしく
は複素環式化合物をスピンコートにより塗布する工程
と、上記工程により塗布された化合物が脱水反応を生じ
るように熱処理を行う工程とを具備することを特徴とす
る。
半導体基板上にＳｉ−Ｈ基を有する芳香族化合物もしく
は複素環式化合物をスピンコートにより塗布する工程
と、上記工程により塗布された化合物が脱水反応を生じ
るように熱処理を行う工程とを具備することを特徴とす
る。
【００１９】
【作用】本発明では、多層配線工程中の層間絶縁膜形成
工程にリフロー絶縁膜形成技術を採用し、半導体基板を
収容した反応室内にＳｉ−Ｈ基を有する芳香族化合物も
しくは複素環式化合物とＨ2 Ｏ2 とを導入し、５Ｔｏｒ
ｒ（５×１３３．３２２Ｐａ、約６６５Ｐａ）以下の真
空中、−１０℃以上＋１０℃以下の温度範囲内で互いに
反応させる低温・減圧ＣＶＤ法により、Ｓｉ−Ｈ基によ
りリフローが促進された平坦性が良好な中間反応生成物
を得る。そして、中間反応生成物が脱水反応を生じるよ
うに熱処理を行うことにより、リフロー形状を有し、網
目構造を有する誘電率が低いシリコン系酸化膜を得るも
のである。
工程にリフロー絶縁膜形成技術を採用し、半導体基板を
収容した反応室内にＳｉ−Ｈ基を有する芳香族化合物も
しくは複素環式化合物とＨ2 Ｏ2 とを導入し、５Ｔｏｒ
ｒ（５×１３３．３２２Ｐａ、約６６５Ｐａ）以下の真
空中、−１０℃以上＋１０℃以下の温度範囲内で互いに
反応させる低温・減圧ＣＶＤ法により、Ｓｉ−Ｈ基によ
りリフローが促進された平坦性が良好な中間反応生成物
を得る。そして、中間反応生成物が脱水反応を生じるよ
うに熱処理を行うことにより、リフロー形状を有し、網
目構造を有する誘電率が低いシリコン系酸化膜を得るも
のである。
【００２０】これにより、平坦性に優れ、かつ、比誘電
率が低い層間絶縁膜を平坦化工程を行うことなく低コス
トで実現することが可能になる。また、本発明では、半
導体基板上にＳｉ−Ｈ基を有する高粘度の芳香族化合物
もしくは複素環式化合物をスピンコートにより塗布し、
脱水反応を生じさせることにより、平坦性に優れ、か
つ、比誘電率が低い層間絶縁膜を得ることが可能であ
る。
率が低い層間絶縁膜を平坦化工程を行うことなく低コス
トで実現することが可能になる。また、本発明では、半
導体基板上にＳｉ−Ｈ基を有する高粘度の芳香族化合物
もしくは複素環式化合物をスピンコートにより塗布し、
脱水反応を生じさせることにより、平坦性に優れ、か
つ、比誘電率が低い層間絶縁膜を得ることが可能であ
る。
【００２１】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１は、本発明の半導体装置の製造方法
で使用される減圧ＣＶＤ装置の構成の一例を概略的に示
している。
細に説明する。図１は、本発明の半導体装置の製造方法
で使用される減圧ＣＶＤ装置の構成の一例を概略的に示
している。
【００２２】図１において、２１は反応室（チャンバ
ー）、２２は上部電極（シャワーヘッド）、２３は下部
電極（テーブル）、２４は排気口、２５は前記チャンバ
ー１１に連結され、Ｓｉ−Ｈ基を有する芳香族化合物
（もしくは複素環式化合物）を外部から供給ための供給
経路、２６は前記チャンバー１１に連結されたＨ2 Ｏ2
供給経路である。
ー）、２２は上部電極（シャワーヘッド）、２３は下部
電極（テーブル）、２４は排気口、２５は前記チャンバ
ー１１に連結され、Ｓｉ−Ｈ基を有する芳香族化合物
（もしくは複素環式化合物）を外部から供給ための供給
経路、２６は前記チャンバー１１に連結されたＨ2 Ｏ2
供給経路である。
【００２３】図２は、本発明の半導体装置の製造方法に
係る多層配線工程中の層間絶縁膜形成工程にリフロー絶
縁膜形成技術を採用した一例を示している。まず、半導
体基板（通常、シリコンウエハー）１０上の絶縁膜１１
上に下層配線用の配線材料（例えばＳｉ、Ｃｕを含むア
ルミニウム）を例えばスパッタ法により堆積後、フォト
リソグラフィ技術および反応性イオンエッチング（ＲＩ
Ｅ）技術を用いて第１の配線材料のパターニングを行っ
て下層配線１２を形成する。
係る多層配線工程中の層間絶縁膜形成工程にリフロー絶
縁膜形成技術を採用した一例を示している。まず、半導
体基板（通常、シリコンウエハー）１０上の絶縁膜１１
上に下層配線用の配線材料（例えばＳｉ、Ｃｕを含むア
ルミニウム）を例えばスパッタ法により堆積後、フォト
リソグラフィ技術および反応性イオンエッチング（ＲＩ
Ｅ）技術を用いて第１の配線材料のパターニングを行っ
て下層配線１２を形成する。
【００２４】次に、下層配線１２の配線間に絶縁膜を埋
め込むと共に下層配線上に絶縁膜を堆積することにより
層間絶縁膜を形成する。上記層間絶縁膜の形成工程にお
いては、まず、下層配線形成後の半導体基板１０を半導
体製造装置のチャンバー内の例えば石英製のボート上に
セットし、チャンバー内に、表１に示す反応式中の１で
示すような環状もしくは網目構造を持つＳｉ−Ｈ基を有
する芳香族化合物もしくは複素環式化合物およびＨ2 Ｏ
2 を導入して、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ
（約６６５Ｐａ）以下の真空中、−１０℃以上＋１０℃
以下の温度範囲内（例えば０℃）で互いに反応させるこ
とにより、半導体基板１０上にＳｉ−Ｈ基によりリフロ
ーが促進された平坦性が良好な例えば０．８μｍの厚さ
の中間反応生成物を得る。この時、表１に示す反応式中
の２で示すようなＳｉ−Ｈ基を有することでリフローが
促進されている。
め込むと共に下層配線上に絶縁膜を堆積することにより
層間絶縁膜を形成する。上記層間絶縁膜の形成工程にお
いては、まず、下層配線形成後の半導体基板１０を半導
体製造装置のチャンバー内の例えば石英製のボート上に
セットし、チャンバー内に、表１に示す反応式中の１で
示すような環状もしくは網目構造を持つＳｉ−Ｈ基を有
する芳香族化合物もしくは複素環式化合物およびＨ2 Ｏ
2 を導入して、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ
（約６６５Ｐａ）以下の真空中、−１０℃以上＋１０℃
以下の温度範囲内（例えば０℃）で互いに反応させるこ
とにより、半導体基板１０上にＳｉ−Ｈ基によりリフロ
ーが促進された平坦性が良好な例えば０．８μｍの厚さ
の中間反応生成物を得る。この時、表１に示す反応式中
の２で示すようなＳｉ−Ｈ基を有することでリフローが
促進されている。
【００２５】次に、上記中間反応生成物が脱水反応を生
じるように熱処理を行うことにより、リフロー形状を有
し、網目構造を有する誘電率が低いシリコン系酸化膜
（本例ではリフローＳｉＯ2 膜）１３を得るものであ
る。なお、上記熱処理を、後の熱処理工程で兼ねること
も可能である。
じるように熱処理を行うことにより、リフロー形状を有
し、網目構造を有する誘電率が低いシリコン系酸化膜
（本例ではリフローＳｉＯ2 膜）１３を得るものであ
る。なお、上記熱処理を、後の熱処理工程で兼ねること
も可能である。
【００２６】次に、上記チャンバー内を３００℃以上、
４００℃以下の温度範囲内に設定し、例えばＳｉＨ4 ガ
スおよびＮ2 Ｏを導入し、半導体基板上の全面に０．３
μｍ以上の厚さのプラズマＣＶＤＳｉＯ2 膜１４を形成
する。
４００℃以下の温度範囲内に設定し、例えばＳｉＨ4 ガ
スおよびＮ2 Ｏを導入し、半導体基板上の全面に０．３
μｍ以上の厚さのプラズマＣＶＤＳｉＯ2 膜１４を形成
する。
【００２７】このようにして形成された層間絶縁膜にコ
ンタクトホールあるいはビアホールを開口するためのエ
ッチングを行い、上層配線用の配線材料を堆積後、パタ
ーニングを行って上層配線を形成する。
ンタクトホールあるいはビアホールを開口するためのエ
ッチングを行い、上層配線用の配線材料を堆積後、パタ
ーニングを行って上層配線を形成する。
【００２８】上記実施例によれば、多層配線工程中の層
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
絶縁膜を形成後の半導体基板を収容した反応室内にＳｉ
−Ｈ基を有する芳香族化合物（もしくは複素環式化合
物）とＨ2 Ｏ2 とを導入し、５Ｔｏｒｒ以下の真空中、
−１０℃以上＋１０℃以下の温度範囲内で互いに反応さ
せることにより、絶縁膜上にリフローＳｉＯ2 膜１３を
形成するものである。
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
絶縁膜を形成後の半導体基板を収容した反応室内にＳｉ
−Ｈ基を有する芳香族化合物（もしくは複素環式化合
物）とＨ2 Ｏ2 とを導入し、５Ｔｏｒｒ以下の真空中、
−１０℃以上＋１０℃以下の温度範囲内で互いに反応さ
せることにより、絶縁膜上にリフローＳｉＯ2 膜１３を
形成するものである。
【００２９】このような低温での減圧ＣＶＤ法により、
下記の表１に示す反応式中の２で示すようなＳｉ−Ｈ基
によりリフローが促進された平坦性が良好な中間反応生
成物が得られ、さらに、熱処理により上記中間反応反応
物が脱水反応することにより、下記の表３に示す反応式
中の３で示すような網目構造を有する誘電率が低いシリ
コン系酸化膜が得られる。
下記の表１に示す反応式中の２で示すようなＳｉ−Ｈ基
によりリフローが促進された平坦性が良好な中間反応生
成物が得られ、さらに、熱処理により上記中間反応反応
物が脱水反応することにより、下記の表３に示す反応式
中の３で示すような網目構造を有する誘電率が低いシリ
コン系酸化膜が得られる。
【００３０】
【表３】
【００３１】これにより、平坦性に優れ、かつ、比誘電
率が３．４程度と低い（熱酸化による通常のＳｉＯ2 膜
で３．９程度）層間絶縁膜が得られることを確認した。
このように平坦性に優れ、かつ、比誘電率が低い層間絶
縁膜を平坦化工程を行うことなく低コストで実現するこ
とが可能になるので、高速化デバイスに要求される低誘
電率絶縁膜への追従が容易である。
率が３．４程度と低い（熱酸化による通常のＳｉＯ2 膜
で３．９程度）層間絶縁膜が得られることを確認した。
このように平坦性に優れ、かつ、比誘電率が低い層間絶
縁膜を平坦化工程を行うことなく低コストで実現するこ
とが可能になるので、高速化デバイスに要求される低誘
電率絶縁膜への追従が容易である。
【００３２】また、平坦性に優れた層間絶縁膜が得られ
るので、層間絶縁膜形成後の上層配線材料の堆積時およ
び上層配線のパターニング時に悪影響を及ぼすことな
く、上層配線の段切れによる断線、短絡、層間絶縁膜の
リーク電流の増加、耐圧の低下などの重大な欠陥をもた
らすおそれを防止でき、上層配線の一層微細化と高信頼
化を実現することが可能になる。
るので、層間絶縁膜形成後の上層配線材料の堆積時およ
び上層配線のパターニング時に悪影響を及ぼすことな
く、上層配線の段切れによる断線、短絡、層間絶縁膜の
リーク電流の増加、耐圧の低下などの重大な欠陥をもた
らすおそれを防止でき、上層配線の一層微細化と高信頼
化を実現することが可能になる。
【００３３】次に、本発明の他の実施例を説明する。前
記したようなＳｉ−Ｈ基を有する芳香族化合物もしくは
複素環式化合物が高粘度である場合には、それを半導体
基板上に低温でスピンコートにより塗布した後、上記工
程により塗布された化合物が脱水反応を生じるように例
えば常温での熱処理を行うことによっても、平坦性に優
れ、かつ、比誘電率が低い層間絶縁膜を得ることが可能
である。
記したようなＳｉ−Ｈ基を有する芳香族化合物もしくは
複素環式化合物が高粘度である場合には、それを半導体
基板上に低温でスピンコートにより塗布した後、上記工
程により塗布された化合物が脱水反応を生じるように例
えば常温での熱処理を行うことによっても、平坦性に優
れ、かつ、比誘電率が低い層間絶縁膜を得ることが可能
である。
【００３４】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー絶縁膜形成技術を採用した場合
に得られるリフロー絶縁膜の比誘電率を容易に低くする
ことができ、平坦性に優れた層間絶縁膜を平坦化工程を
行うことなく低コストで実現することができる。
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー絶縁膜形成技術を採用した場合
に得られるリフロー絶縁膜の比誘電率を容易に低くする
ことができ、平坦性に優れた層間絶縁膜を平坦化工程を
行うことなく低コストで実現することができる。
【図１】本発明の半導体装置の製造方法で使用される半
導体製造装置の一例を概略的に示す構成説明図。
導体製造装置の一例を概略的に示す構成説明図。
【図２】本発明の半導体装置の製造方法に係る層間絶縁
膜形成工程にリフロー絶縁膜形成技術を採用した多層配
線工程の一例を示す断面図。
膜形成工程にリフロー絶縁膜形成技術を採用した多層配
線工程の一例を示す断面図。
１０…半導体基板、１１…絶縁膜、１２…下層配線、１
３…リフローＳｉＯ2膜、１５…プラズマＣＶＤ膜、２
０…減圧ＣＶＤ装置、２１…反応室（チャンバー）、２
２…上部電極（シャワーヘッド）、２３…下部電極（テ
ーブル）、２４…排気口、２５…ＳｉＨ4 ガス供給経
路、２６…Ｈ2 Ｏ2 供給経路。
３…リフローＳｉＯ2膜、１５…プラズマＣＶＤ膜、２
０…減圧ＣＶＤ装置、２１…反応室（チャンバー）、２
２…上部電極（シャワーヘッド）、２３…下部電極（テ
ーブル）、２４…排気口、２５…ＳｉＨ4 ガス供給経
路、２６…Ｈ2 Ｏ2 供給経路。
Claims (2)
- 【請求項１】 半導体基板を収容した反応室内に、Ｓｉ
−Ｈ基を有する芳香族化合物もしくは複素環式化合物と
Ｈ2 Ｏ2 とを導入し、６６５Ｐａ以下の真空中、−１０
℃以上＋１０℃以下の温度範囲内で互いに反応させ、上
記半導体基板上にＳｉ−Ｈ基によりリフローが促進され
た平坦性が良好な中間反応生成物を得る工程と、上記工
程により得られた中間反応生成物が脱水反応を生じるよ
うに熱処理を行うことにより、リフロー形状を有し、網
目構造を有する誘電率が低いシリコン系酸化膜を得る工
程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板上の配線上に絶縁膜を形成す
る工程と、上記絶縁膜を形成後の半導体基板上にＳｉ−
Ｈ基を有する芳香族化合物もしくは複素環式化合物をス
ピンコートにより塗布する工程と、上記工程により塗布
された化合物が脱水反応を生じるように熱処理を行う工
程とを具備することを特徴とする半導体装置の製造方
法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01241195A JP3281209B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
| DE69627233T DE69627233T2 (de) | 1995-01-30 | 1996-01-12 | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrschichtverbindungsstruktur, mit einem verbesserten Schritt zum Herstellen einer dielektrischen Zwischenschicht |
| EP96100417A EP0726599B1 (en) | 1995-01-30 | 1996-01-12 | Method of manufacturing semiconductor device having multilayer wiring structure, with improved version of step of forming interlayer dielectric layer |
| KR1019960001582A KR100197765B1 (ko) | 1995-01-30 | 1996-01-25 | 반도체장치의 제조방법 |
| US08/593,388 US5918146A (en) | 1995-01-30 | 1996-01-29 | Method of manufacturing semiconductor device having multilayer wiring structure, with improved version of step of forming interlayer dielectric layer |
| CN96101299A CN1065657C (zh) | 1995-01-30 | 1996-01-29 | 半导体装置的制造方法 |
| TW085101741A TW439248B (en) | 1995-01-30 | 1996-02-12 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01241195A JP3281209B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203887A true JPH08203887A (ja) | 1996-08-09 |
| JP3281209B2 JP3281209B2 (ja) | 2002-05-13 |
Family
ID=11804529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01241195A Expired - Fee Related JP3281209B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5918146A (ja) |
| EP (1) | EP0726599B1 (ja) |
| JP (1) | JP3281209B2 (ja) |
| KR (1) | KR100197765B1 (ja) |
| CN (1) | CN1065657C (ja) |
| DE (1) | DE69627233T2 (ja) |
| TW (1) | TW439248B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098031A (ja) * | 1995-06-23 | 1997-01-10 | Sony Corp | 化学的気相成長法による絶縁膜の製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731982B1 (en) | 1992-07-04 | 1999-12-01 | Trikon Equipments Limited | A method of treating a semiconductor wafer |
| EP0820095A3 (en) * | 1996-07-19 | 1999-01-27 | Sony Corporation | Method of forming an interlayer film |
| KR100440233B1 (ko) | 1996-08-24 | 2004-07-15 | 트리콘 이큅먼츠 리미티드 | 반도체 기판 처리방법 |
| JPH10289950A (ja) * | 1997-04-15 | 1998-10-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP3226021B2 (ja) * | 1997-09-02 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3660799B2 (ja) | 1997-09-08 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
| US6277203B1 (en) | 1998-09-29 | 2001-08-21 | Lam Research Corporation | Method and apparatus for cleaning low K dielectric and metal wafer surfaces |
| US6171945B1 (en) * | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
| AU2814000A (en) | 1999-02-26 | 2000-09-14 | Trikon Holdings Limited | A method of processing a polymer layer |
| US7309662B1 (en) | 1999-06-26 | 2007-12-18 | Aviza Europe Limited | Method and apparatus for forming a film on a substrate |
| US6541367B1 (en) | 2000-01-18 | 2003-04-01 | Applied Materials, Inc. | Very low dielectric constant plasma-enhanced CVD films |
| US6268294B1 (en) * | 2000-04-04 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Method of protecting a low-K dielectric material |
| EP1453093A4 (en) * | 2001-11-05 | 2007-10-10 | Zycube Co Ltd | SEMICONDUCTOR COMPONENT WITH A LOW-DINE-CIRCULAR MATERIAL FILM AND METHOD FOR THE PRODUCTION THEREOF |
| KR100484258B1 (ko) * | 2001-12-27 | 2005-04-22 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
| JP5279782B2 (ja) * | 2010-09-16 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4781942A (en) * | 1985-12-19 | 1988-11-01 | Hughes Aircraft Company | Process for the photochemical vapor deposition of siloxane polymers |
| US4992306A (en) * | 1990-02-01 | 1991-02-12 | Air Products Abd Chemicals, Inc. | Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources |
| US5314724A (en) * | 1991-01-08 | 1994-05-24 | Fujitsu Limited | Process for forming silicon oxide film |
| JPH04245629A (ja) * | 1991-01-31 | 1992-09-02 | Texas Instr Japan Ltd | 半導体装置の絶縁膜形成方法および半導体装置 |
-
1995
- 1995-01-30 JP JP01241195A patent/JP3281209B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-12 EP EP96100417A patent/EP0726599B1/en not_active Expired - Lifetime
- 1996-01-12 DE DE69627233T patent/DE69627233T2/de not_active Expired - Fee Related
- 1996-01-25 KR KR1019960001582A patent/KR100197765B1/ko not_active Expired - Fee Related
- 1996-01-29 CN CN96101299A patent/CN1065657C/zh not_active Expired - Fee Related
- 1996-01-29 US US08/593,388 patent/US5918146A/en not_active Expired - Fee Related
- 1996-02-12 TW TW085101741A patent/TW439248B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098031A (ja) * | 1995-06-23 | 1997-01-10 | Sony Corp | 化学的気相成長法による絶縁膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0726599B1 (en) | 2003-04-09 |
| TW439248B (en) | 2001-06-07 |
| JP3281209B2 (ja) | 2002-05-13 |
| US5918146A (en) | 1999-06-29 |
| DE69627233T2 (de) | 2003-12-04 |
| CN1065657C (zh) | 2001-05-09 |
| EP0726599A2 (en) | 1996-08-14 |
| KR960030376A (ko) | 1996-08-17 |
| DE69627233D1 (de) | 2003-05-15 |
| EP0726599A3 (en) | 1998-01-14 |
| CN1136219A (zh) | 1996-11-20 |
| KR100197765B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3281209B2 (ja) | 半導体装置の製造方法 | |
| JPH08181276A (ja) | 半導体装置の製造方法 | |
| JP3522917B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| KR100201721B1 (ko) | 반도체장치의 제조방법 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH03214627A (ja) | 半導体装置の製造方法 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| KR0126777B1 (ko) | 반도체 장치의 다층배선방법 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| KR20030001642A (ko) | 반도체소자의 콘택플러그 형성방법 | |
| JPH0590263A (ja) | 半導体素子における多層配線の形成方法 | |
| JPH08181209A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH09232426A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH04107924A (ja) | 半導体装置の製造方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09153490A (ja) | 半導体装置及びその製造方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0456323A (ja) | 半導体素子製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |