JPH0467634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0467634A JPH0467634A JP18181290A JP18181290A JPH0467634A JP H0467634 A JPH0467634 A JP H0467634A JP 18181290 A JP18181290 A JP 18181290A JP 18181290 A JP18181290 A JP 18181290A JP H0467634 A JPH0467634 A JP H0467634A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- film
- glass film
- glass
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
スピンオングラス膜にクランク、宙吊り現象及びポーラ
ス化を生じさせることなく素子基板間をスピンオングラ
ス膜で絶縁化しつつ平坦化させることができる半導体装
置の製造方法を提供することを目的とし、 下地の層上に開口部を有する半導体または金属からなる
層を形成する工程と、該半導体または金属からなる層を
覆うようにスピンオングラスを塗布してスピンオングラ
ス膜を形成する工程と、該スピンオングラス膜中の塗布
溶媒を脱ガスするために該スピンオングラス膜を第１の
アニール処理する工程と、該スピンオングラス膜をエッ
チハックして該開口部内に該スピンオングラス膜を埋め
込んで平坦化する工程と、該スピンオングラス膜を該第
１のアニール処理温度よりも高温な第２のアニール処理
をする工程とを含むように構成する。
ス化を生じさせることなく素子基板間をスピンオングラ
ス膜で絶縁化しつつ平坦化させることができる半導体装
置の製造方法を提供することを目的とし、 下地の層上に開口部を有する半導体または金属からなる
層を形成する工程と、該半導体または金属からなる層を
覆うようにスピンオングラスを塗布してスピンオングラ
ス膜を形成する工程と、該スピンオングラス膜中の塗布
溶媒を脱ガスするために該スピンオングラス膜を第１の
アニール処理する工程と、該スピンオングラス膜をエッ
チハックして該開口部内に該スピンオングラス膜を埋め
込んで平坦化する工程と、該スピンオングラス膜を該第
１のアニール処理温度よりも高温な第２のアニール処理
をする工程とを含むように構成する。
本発明は、半導体装置の製造方法に係り、特に絶縁層上
にシリコン単結晶層を形成した５ＯＩ（シリコン・オン
・インシュレーター）及ヒ５Ｏ３（シリコン・オン・サ
ファイヤ）構造の半導体装置における素子領域の平坦化
方法に関する。
にシリコン単結晶層を形成した５ＯＩ（シリコン・オン
・インシュレーター）及ヒ５Ｏ３（シリコン・オン・サ
ファイヤ）構造の半導体装置における素子領域の平坦化
方法に関する。
ＳＯＩ、ＳＯ３構造の半導体装置は、絶縁物による完全
な素子間分離が可能であり、例えばＣＭＯ３におけるラ
ッチアンプがなく高速動作が可能であり、次世代の技術
として期待されている。このＳｏｌ、ＳＯ３構造の半導
体装置では、例えば絶縁層上に良好な単結晶を有する素
子領域が形成されたとしても、その素子領域が形成する
凹凸によって種々の問題を生じている。例えば、凹凸が
存在すると実際のプロセスでは像を結ぶ焦点距離が異な
ってしまうため、露光の際に保証通りの現像力が得られ
なくなったり、配線の断線等を引き起こしてしまう。特
にｓｏＩ、ｓｏｓ構造では、素子の性格上、二層、三層
といった積層構造をとるという構造の場合は一層目の凹
凸が二層目以降に引き継がれないようにしなければなら
ない。このため、−層目から順次平坦化を行っていく必
要がある。
な素子間分離が可能であり、例えばＣＭＯ３におけるラ
ッチアンプがなく高速動作が可能であり、次世代の技術
として期待されている。このＳｏｌ、ＳＯ３構造の半導
体装置では、例えば絶縁層上に良好な単結晶を有する素
子領域が形成されたとしても、その素子領域が形成する
凹凸によって種々の問題を生じている。例えば、凹凸が
存在すると実際のプロセスでは像を結ぶ焦点距離が異な
ってしまうため、露光の際に保証通りの現像力が得られ
なくなったり、配線の断線等を引き起こしてしまう。特
にｓｏＩ、ｓｏｓ構造では、素子の性格上、二層、三層
といった積層構造をとるという構造の場合は一層目の凹
凸が二層目以降に引き継がれないようにしなければなら
ない。このため、−層目から順次平坦化を行っていく必
要がある。
第３図（ａ）〜（Ｃ）は従来の半導体装置の製造方法を
説明する図である。第３図において、３１はＳｉ等から
なる支持基板、３２はＳｉｎ、等からなる絶縁層、３３
はＳｉ等からなる素子基板、３４は素子基板３３に形成
された開口部、３５はスピンオングラス膜である。
説明する図である。第３図において、３１はＳｉ等から
なる支持基板、３２はＳｉｎ、等からなる絶縁層、３３
はＳｉ等からなる素子基板、３４は素子基板３３に形成
された開口部、３５はスピンオングラス膜である。
次に、その製造方法について説明する。
まず、第３図（ａ）に示すように、例えば熱酸化により
支持基板３１を酸化して絶縁層３２を形成し、例えばＣ
ＶＤ法により絶縁層３２上にポリシリコン（アモルファ
スシリコンでもよい）を堆積してポリシリコン膜を形成
し、ポリシリコン膜をレーザアニール処理して単結晶化
して単結晶シリコン膜を形成した後、例えばＲＩＥによ
り単結晶シリコン膜を選択的にエツチングして開口部３
４を有する素子基板３３を形成する。この時、開口部３
４内に絶縁層３２が露出される。
支持基板３１を酸化して絶縁層３２を形成し、例えばＣ
ＶＤ法により絶縁層３２上にポリシリコン（アモルファ
スシリコンでもよい）を堆積してポリシリコン膜を形成
し、ポリシリコン膜をレーザアニール処理して単結晶化
して単結晶シリコン膜を形成した後、例えばＲＩＥによ
り単結晶シリコン膜を選択的にエツチングして開口部３
４を有する素子基板３３を形成する。この時、開口部３
４内に絶縁層３２が露出される。
次に、第３図（ｂ）に示すように、開口部３４を有する
素子基板３３を覆うようにスピンオングラスを塗布して
スピンオングラス膜３５を形成した後、スピンオングラ
ス膜３５中の主成分としてＳｉ（ＯＨ）４、エチルアル
コール及び酢酸エチル等の塗布溶媒を脱ガスするために
スピンオングラス膜３５を例えば２００°Ｃ程度で低温
アニール処理する。次いで、スピンオングラス膜３５中
のＳｉ（ＯＨ）４を脱水素するために例えば８００°Ｃ
程度で高温アニール処理する。
素子基板３３を覆うようにスピンオングラスを塗布して
スピンオングラス膜３５を形成した後、スピンオングラ
ス膜３５中の主成分としてＳｉ（ＯＨ）４、エチルアル
コール及び酢酸エチル等の塗布溶媒を脱ガスするために
スピンオングラス膜３５を例えば２００°Ｃ程度で低温
アニール処理する。次いで、スピンオングラス膜３５中
のＳｉ（ＯＨ）４を脱水素するために例えば８００°Ｃ
程度で高温アニール処理する。
そして、例えばＲＩＥによりスピンオングラス膜３５を
エッチバックして開口部３４内にスピンオングラス膜３
５を埋め込んで表面平坦化することにより、第３図（Ｃ
）に示すような素子基板３３間がスピンオングラス膜３
５で絶縁されたＳＯＩ構造を得ることかできる。
エッチバックして開口部３４内にスピンオングラス膜３
５を埋め込んで表面平坦化することにより、第３図（Ｃ
）に示すような素子基板３３間がスピンオングラス膜３
５で絶縁されたＳＯＩ構造を得ることかできる。
上記した従来の半導体装置の製造方法では、スピンオン
グラス塗布→低温アユール→高温アニル→エッチバック
により平坦化を行っているが幾つかの問題点を生じたの
で、これらを以下で説明する。
グラス塗布→低温アユール→高温アニル→エッチバック
により平坦化を行っているが幾つかの問題点を生じたの
で、これらを以下で説明する。
■厚塗りをする場合
以前から指摘されていることであるが、まず第一に問題
となることは、スピンオングラスを厚塗りするとクラッ
クが生じ易いことである。第４図（ａ）、（ｂ）（平面
図）に示すように、特にスピンオングラス塗布後の膜厚
が３０００人程度変則えると、広範囲のスペース部では
生じないが、数ミクロン以下のスペース部分で７００か
ら８００°Ｃの高温アニール後、スピンオングラス膜３
５にクラック４１が生じることが判った。第４図（ａ）
ではクラック４１が素子基板３３とスピンオングラス膜
３５間に生じており、第４図（ｂ）ではクラック４１が
スピンオングラス膜３５中に生じている。このように、
クラック４１が生じると、その後Ａ２等の配線をクラン
ク４１が生じたスピンオングラス膜３５上に形成した際
配線が断線し易かった。
となることは、スピンオングラスを厚塗りするとクラッ
クが生じ易いことである。第４図（ａ）、（ｂ）（平面
図）に示すように、特にスピンオングラス塗布後の膜厚
が３０００人程度変則えると、広範囲のスペース部では
生じないが、数ミクロン以下のスペース部分で７００か
ら８００°Ｃの高温アニール後、スピンオングラス膜３
５にクラック４１が生じることが判った。第４図（ａ）
ではクラック４１が素子基板３３とスピンオングラス膜
３５間に生じており、第４図（ｂ）ではクラック４１が
スピンオングラス膜３５中に生じている。このように、
クラック４１が生じると、その後Ａ２等の配線をクラン
ク４１が生じたスピンオングラス膜３５上に形成した際
配線が断線し易かった。
次に、厚塗りで問題となることは、ハーフミクロンを切
る微細塊エバターン特有の現象で１．０μｍのスペース
部分では発生しないが、ハーフミクロンを切るスペース
部で７００から８００°Ｃの高温アニール後、第４図（
Ｃ）（断面図）に示す如くスピンオングラス膜３５に宙
吊り現象が起こりスピンオングラス膜と絶縁層３２間に
隙間４２が生じる。この隙間４２が生じる現象はクラッ
クが生じない２５００人まで薄クシても生じる。このよ
うに隙間４２が生じるとその後スピンオングラス膜３５
をエッチバックして平坦化する際、スピンオングラス膜
３５を開口部３４内に埋め込むことができず素子基板３
３間を絶縁することができ難くなっていた。
る微細塊エバターン特有の現象で１．０μｍのスペース
部分では発生しないが、ハーフミクロンを切るスペース
部で７００から８００°Ｃの高温アニール後、第４図（
Ｃ）（断面図）に示す如くスピンオングラス膜３５に宙
吊り現象が起こりスピンオングラス膜と絶縁層３２間に
隙間４２が生じる。この隙間４２が生じる現象はクラッ
クが生じない２５００人まで薄クシても生じる。このよ
うに隙間４２が生じるとその後スピンオングラス膜３５
をエッチバックして平坦化する際、スピンオングラス膜
３５を開口部３４内に埋め込むことができず素子基板３
３間を絶縁することができ難くなっていた。
■エッチパックをする場合
スピンオングラス膜３５を高温アニール後エッチハック
すると、第４図（ａ）に示すように、スピンオングラス
膜３５がポーラス状態になってしまうという問題があっ
た。これは高温アニールで起こる脱ガスの結果、ガスの
通路となった部分と通路とならなかった部分とでエツチ
ングレートに差がある為に生じていると推定される。こ
の現象は従来の平坦化工程にとって致命的な現象であり
、このようにスピンオングラス膜３５がポーラス状態に
なるとスピンオングラス膜３５の表面積が大きくなるた
め水分を吸湿し易くなり膜質劣化が生じ易くなっていた
。
すると、第４図（ａ）に示すように、スピンオングラス
膜３５がポーラス状態になってしまうという問題があっ
た。これは高温アニールで起こる脱ガスの結果、ガスの
通路となった部分と通路とならなかった部分とでエツチ
ングレートに差がある為に生じていると推定される。こ
の現象は従来の平坦化工程にとって致命的な現象であり
、このようにスピンオングラス膜３５がポーラス状態に
なるとスピンオングラス膜３５の表面積が大きくなるた
め水分を吸湿し易くなり膜質劣化が生じ易くなっていた
。
そこで、本発明は、スピンオングラス膜にクラック、宙
吊り現象及びポーラス化を生じさせることなく素子基板
間をスピンオングラス膜で絶縁化しつつ平坦化させるこ
とができる半導体装置の製造方法を提供することを目的
としている。
吊り現象及びポーラス化を生じさせることなく素子基板
間をスピンオングラス膜で絶縁化しつつ平坦化させるこ
とができる半導体装置の製造方法を提供することを目的
としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、下地の層上に開口部を有する半導体または金属から
なる層を形成する工程と、該半導体または金属からなる
層を覆うようにスピンオングラスを塗布してスピンオン
グラス膜を形成する工程と、該スピンオングラス膜中の
塗布溶媒を脱ガスするために該スピンオングラス膜を第
１のアニール処理する工程と、該スピンオングラス膜を
エッチハックして該開口部内に該スピンオングラス膜を
埋め込んで平坦化する工程と、該スピンオングラス膜を
該第１のアニール処理温度よりも高温な第２のアニール
処理をする工程とを備えている。
め、下地の層上に開口部を有する半導体または金属から
なる層を形成する工程と、該半導体または金属からなる
層を覆うようにスピンオングラスを塗布してスピンオン
グラス膜を形成する工程と、該スピンオングラス膜中の
塗布溶媒を脱ガスするために該スピンオングラス膜を第
１のアニール処理する工程と、該スピンオングラス膜を
エッチハックして該開口部内に該スピンオングラス膜を
埋め込んで平坦化する工程と、該スピンオングラス膜を
該第１のアニール処理温度よりも高温な第２のアニール
処理をする工程とを備えている。
本発明に係る下地の層にはＳｉＯ□等の絶縁層、ポリＳ
ｔ等の半導体層、Ａｆ等の金属層等が挙げられ、また本
発明に係る半導体から層には単結晶シリコン、ポリシリ
コン等が挙げられ、金属からなる層にはＡｆ等が挙げら
れる。
ｔ等の半導体層、Ａｆ等の金属層等が挙げられ、また本
発明に係る半導体から層には単結晶シリコン、ポリシリ
コン等が挙げられ、金属からなる層にはＡｆ等が挙げら
れる。
本発明に係るスピンオングラス膜に、有機系、無機系の
スピンオングラス膜が挙げられ、例えば無機系スピンオ
ングラス膜にはＳｉ（ＯＨ）４を主成分とする無機系ス
ピンオングラス膜が挙げられる。
スピンオングラス膜が挙げられ、例えば無機系スピンオ
ングラス膜にはＳｉ（ＯＨ）４を主成分とする無機系ス
ピンオングラス膜が挙げられる。
本発明では、従来のようにスピンオングラスを厚く塗布
した状態で低温アニール→高温アニールによってクラン
ク及び宙吊り現象が生じていたので第１図（ａ）〜（Ｃ
）に示すように、スピンオングラスを厚く塗布し低温ア
ニールした後スピンオングラス膜をエッチバックして表
面平坦化しつつ薄くした状態で高温アニールするように
した。
した状態で低温アニール→高温アニールによってクラン
ク及び宙吊り現象が生じていたので第１図（ａ）〜（Ｃ
）に示すように、スピンオングラスを厚く塗布し低温ア
ニールした後スピンオングラス膜をエッチバックして表
面平坦化しつつ薄くした状態で高温アニールするように
した。
このように低温アニールされたスピンオングラス膜を薄
（シた状態で高温アニールしているため、スピンオング
ラス膜５にクラック、宙吊り現象を生じないようにする
ことができる。これについては第２図に示すように、Ｓ
ＥＭ観察したところスピンオングラス膜５にクランク及
び宙吊り現象が生じていないことを確認できた。また、
スピンオングラス膜５にポーラス現象が生じていないこ
とについても確認できた。
（シた状態で高温アニールしているため、スピンオング
ラス膜５にクラック、宙吊り現象を生じないようにする
ことができる。これについては第２図に示すように、Ｓ
ＥＭ観察したところスピンオングラス膜５にクランク及
び宙吊り現象が生じていないことを確認できた。また、
スピンオングラス膜５にポーラス現象が生じていないこ
とについても確認できた。
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図である。これらの図において、１はＳｉ等からなる
支持基板、２はＳｉＯ□等からなる絶縁層、３はＳｉ等
からなる素子基板、４は素子基板３に形成された開口部
、５はスピンオングラス膜である。
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図である。これらの図において、１はＳｉ等からなる
支持基板、２はＳｉＯ□等からなる絶縁層、３はＳｉ等
からなる素子基板、４は素子基板３に形成された開口部
、５はスピンオングラス膜である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、例えば熱酸化により
支持基板１を酸化して膜厚が例えば１．０μｍの絶縁層
２を形成し、例えばＣＶＤ法により絶縁層２上にポリシ
リコン（アモルファスシリコンでもよい）を堆積してポ
リシリコン膜を形成し、ポリシリコン膜をレーザアニー
ル処理して単結晶化して単結晶シリコン膜を形成した後
、例えばＲＩＥにより単結晶シリコン膜を選択的にエツ
チングして開口部４を有する膜厚が例えば４０００人の
素子基板３を形成する。この時、開口部４内に絶縁層２
が露出される。
支持基板１を酸化して膜厚が例えば１．０μｍの絶縁層
２を形成し、例えばＣＶＤ法により絶縁層２上にポリシ
リコン（アモルファスシリコンでもよい）を堆積してポ
リシリコン膜を形成し、ポリシリコン膜をレーザアニー
ル処理して単結晶化して単結晶シリコン膜を形成した後
、例えばＲＩＥにより単結晶シリコン膜を選択的にエツ
チングして開口部４を有する膜厚が例えば４０００人の
素子基板３を形成する。この時、開口部４内に絶縁層２
が露出される。
次に、第１図（ｂ）に示すように、開口部４を有する素
子基板３を覆うように５ｉ（ＯＨ）、を主成分とする無
機系スピンオングラスを塗布して膜厚が例えば平らな面
で３０００人のスピンオングラス膜５を形成する。ここ
での塗布条件はスピンナー回転数が例えば３５００ ｒ
ｐｍ、回転時間が例えば１５秒である。次いで、スピン
オングラス膜５の主にＳ ｉ （ＯＨ） ａ 、エチル
アルコール及び酢酸エチル等を塗布溶媒を脱ガスするた
めにスピンオングラス膜５を例えば１８０°Ｃ１３０分
で低温アニール処理する。この時、スピンオングラス膜
５の表面状態をＳＥＭ観察したところ、スピンオングラ
ス膜５表面はポーラス状態になっておらず滑らかな状態
になっていることが判った。
子基板３を覆うように５ｉ（ＯＨ）、を主成分とする無
機系スピンオングラスを塗布して膜厚が例えば平らな面
で３０００人のスピンオングラス膜５を形成する。ここ
での塗布条件はスピンナー回転数が例えば３５００ ｒ
ｐｍ、回転時間が例えば１５秒である。次いで、スピン
オングラス膜５の主にＳ ｉ （ＯＨ） ａ 、エチル
アルコール及び酢酸エチル等を塗布溶媒を脱ガスするた
めにスピンオングラス膜５を例えば１８０°Ｃ１３０分
で低温アニール処理する。この時、スピンオングラス膜
５の表面状態をＳＥＭ観察したところ、スピンオングラ
ス膜５表面はポーラス状態になっておらず滑らかな状態
になっていることが判った。
次に、フッ素系ガス等によるＲＩＥによりスピンオング
ラス膜５をエッチバンクして開口部４内にスピンオング
ラス膜５を埋め込んで表面平坦化させる。ここでのエツ
チング条件は、例えば印加エネルギー２００ Ｗ 、圧
力０．１３Ｔｏｒｒ、 ｘ クランクガスＣＦ４ガス、
エツチングガス流量３００ｓｅｃｍ、エツチング時間６
０秒、スピンオングラスエンチング速度６２０人／分で
ある。そして、スピンオングラス膜５中のＳｉ（ＯＨ）
４を脱水素するために例えば８００°Ｃ２３０分で高温
アニール処理することにより、第１図（Ｃ）に示すよう
な素子基板３間がスピンオングラス膜５で絶縁されたＳ
ｏｌ構造を得ることができる。
ラス膜５をエッチバンクして開口部４内にスピンオング
ラス膜５を埋め込んで表面平坦化させる。ここでのエツ
チング条件は、例えば印加エネルギー２００ Ｗ 、圧
力０．１３Ｔｏｒｒ、 ｘ クランクガスＣＦ４ガス、
エツチングガス流量３００ｓｅｃｍ、エツチング時間６
０秒、スピンオングラスエンチング速度６２０人／分で
ある。そして、スピンオングラス膜５中のＳｉ（ＯＨ）
４を脱水素するために例えば８００°Ｃ２３０分で高温
アニール処理することにより、第１図（Ｃ）に示すよう
な素子基板３間がスピンオングラス膜５で絶縁されたＳ
ｏｌ構造を得ることができる。
すなわち、本実施例では、従来のようにスピンオングラ
スを厚（塗布した状態で低温アニール→高温アニールに
よってクラック及び宙吊り現象が生じていたので、スピ
ンオングラスを厚＜塗布シ低温アニールした後スピンオ
ングラス膜５をエッチバンクして表面平坦化しつつ薄く
した状態で高温アニールするようにした。このように低
温アニールされたスピンオングラス膜５を薄＜シた状態
で高温アニールしているため、スピンオングラス膜５に
クラック、宙吊り現象を生じないようにすることができ
る。これについては第２図に示すよウニ、ＳＥＭ観察し
たところスピンオングラス膜５にクランク及び宙吊り現
象が生じていないことを確認できた。また、スピンオン
グラス膜５にポーラス現象が生じていないことについて
も確認できた。
スを厚（塗布した状態で低温アニール→高温アニールに
よってクラック及び宙吊り現象が生じていたので、スピ
ンオングラスを厚＜塗布シ低温アニールした後スピンオ
ングラス膜５をエッチバンクして表面平坦化しつつ薄く
した状態で高温アニールするようにした。このように低
温アニールされたスピンオングラス膜５を薄＜シた状態
で高温アニールしているため、スピンオングラス膜５に
クラック、宙吊り現象を生じないようにすることができ
る。これについては第２図に示すよウニ、ＳＥＭ観察し
たところスピンオングラス膜５にクランク及び宙吊り現
象が生じていないことを確認できた。また、スピンオン
グラス膜５にポーラス現象が生じていないことについて
も確認できた。
また、第２図に示すように、４０００人あった段差が本
実施例では２０００人と従来（３０００人程度変則りも
段差を小さくすることができ表面平坦化に優れているこ
とが判った。これは従来のスピンオングラス塗布→低温
アユール→高温アニールというように、スピンオングラ
ス表面の段差を塗布時よりも大きくした状態でエツチン
グしていたのに対し、本実施例ではスピンオングラス塗
布→低温アユル→スピンオングラスエッチバックという
ようにスピンオングラス表面の段差を塗布時と略同じ状
態で高温アニールしているため従来よりも段差が小さく
なっている。
実施例では２０００人と従来（３０００人程度変則りも
段差を小さくすることができ表面平坦化に優れているこ
とが判った。これは従来のスピンオングラス塗布→低温
アユール→高温アニールというように、スピンオングラ
ス表面の段差を塗布時よりも大きくした状態でエツチン
グしていたのに対し、本実施例ではスピンオングラス塗
布→低温アユル→スピンオングラスエッチバックという
ようにスピンオングラス表面の段差を塗布時と略同じ状
態で高温アニールしているため従来よりも段差が小さく
なっている。
本発明によれば、スピンオングラス膜にクラック、宙吊
り現象及びポーラス化を生じさせることな（素子基板間
をスピンオングラス膜で絶縁化しつつ平坦化させること
ができるという効果がある。
り現象及びポーラス化を生じさせることな（素子基板間
をスピンオングラス膜で絶縁化しつつ平坦化させること
ができるという効果がある。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図、第３図は従来例の製造方法を説明する図、第４図
は従来例の課題を説明する図である。 ・・・・・・支持基板、 ・・・・・・絶縁層、 ・・・・・・素子基板、 ・・・・・・開口部、 ・・・・・・スピンオングラ ス膜。 第 図 一実施例の製造方法を説明する図
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図、第３図は従来例の製造方法を説明する図、第４図
は従来例の課題を説明する図である。 ・・・・・・支持基板、 ・・・・・・絶縁層、 ・・・・・・素子基板、 ・・・・・・開口部、 ・・・・・・スピンオングラ ス膜。 第 図 一実施例の製造方法を説明する図
Claims (1)
- 【特許請求の範囲】 下地の層（２）上に開口部（４）を有する半導体また
は金属からなる層（３）を形成する工程と、該半導体ま
たは金属からなる層（３）を覆うようにスピンオングラ
スを塗布してスピンオングラス膜（５）を形成する工程
と、 該スピンオングラス膜（５）中の塗布溶媒を脱ガスする
ために該スピンオングラス膜（５）を第１のアニール処
理する工程と、 該スピンオングラス膜（５）をエッチバックして該開口
部（４）内に該スピンオングラス膜（５）を埋め込んで
平坦化する工程と、 該スピンオングラス膜（５）を該第１のアニール処理温
度よりも高温な第２のアニール処理をする工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18181290A JPH0467634A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18181290A JPH0467634A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467634A true JPH0467634A (ja) | 1992-03-03 |
Family
ID=16107267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18181290A Pending JPH0467634A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051477A (en) * | 1995-11-01 | 2000-04-18 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating semiconductor device |
| US6794266B2 (en) * | 2002-08-22 | 2004-09-21 | Nanya Technology Corporation | Method for forming a trench isolation structure |
-
1990
- 1990-07-09 JP JP18181290A patent/JPH0467634A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051477A (en) * | 1995-11-01 | 2000-04-18 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating semiconductor device |
| US6794266B2 (en) * | 2002-08-22 | 2004-09-21 | Nanya Technology Corporation | Method for forming a trench isolation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05217992A (ja) | 半導体基板及びその作製方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH01307247A (ja) | 半導体装置の製造方法 | |
| JPH0467634A (ja) | 半導体装置の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS60132344A (ja) | 半導体装置 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH11312733A (ja) | 集積回路装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| CN119208169A (zh) | 一种键合方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS59215747A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JP2001217306A (ja) | 半導体装置及びその製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 | |
| JPH06181263A (ja) | 半導体装置の製造方法 | |
| JPS58158928A (ja) | 絶縁基板上半導体装置の製造方法 | |
| JPH0372657A (ja) | 表面平坦化成膜法 | |
| JPH04122026A (ja) | 半導体装置の製造方法 | |
| JPH0476920A (ja) | 半導体装置の製造方法 |