JPH11317419A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11317419A
JPH11317419A JP10124555A JP12455598A JPH11317419A JP H11317419 A JPH11317419 A JP H11317419A JP 10124555 A JP10124555 A JP 10124555A JP 12455598 A JP12455598 A JP 12455598A JP H11317419 A JPH11317419 A JP H11317419A
Authority
JP
Japan
Prior art keywords
pad
pads
power supply
pitch
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10124555A
Other languages
English (en)
Other versions
JP3679923B2 (ja
Inventor
Toshikazu Sei
俊和 清
Yasunobu Umemoto
安伸 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12455598A priority Critical patent/JP3679923B2/ja
Priority to US09/305,472 priority patent/US6093942A/en
Publication of JPH11317419A publication Critical patent/JPH11317419A/ja
Application granted granted Critical
Publication of JP3679923B2 publication Critical patent/JP3679923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】チップのコーナー部近傍に配置されたパッドへ
のワイヤボンディングを容易に行うことができ、さらに
評価等のために用いるプローブの共用も可能な半導体装
置を提供する。 【解決手段】チップ２のコーナー部以外の周辺部に入出
力信号用パッド４ｇ〜４ｋが第１のピッチで配置され、
チップ２のコーナー部に入出力信号用パッド４ａ、４
ｃ、４ｅと電源専用パッド４ｂ、４ｄ、４ｆが配置され
る。このとき、前記入出力信号用パッド４ａ、４ｃ、４
ｅと電源専用パッド４ｂ、４ｄ、４ｆとを交互に第１の
ピッチで配置し、電源専用パッド４ｂ、４ｄ、４ｆの位
置を固定する。これにより、入出力信号用パッド４ａ、
４ｃ、４ｅが前記第１のピッチより広いピッチで配置さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特に半導体装置におけるパッドの配置に
関するものである。
【０００２】
【従来の技術】従来より、半導体装置では、ウェハに形
成された半導体装置（チップ）を各チップに切り離す前
に、プローブを立ててダイソートを行っている。このダ
イソートでは、チップサイズが同じチップであればデザ
インの異なるものであっても、パッドの配置を同じに
し、かつ電源用パッドの場所もそろえれば、同じプロー
ブを兼用して使用することができる。例えば、ＡＳＩＣ
のように予め決められたパッド配置のマスタを使う品種
では、異なるデザインであっても、同じチップサイズで
同じパッド配置になる製品が多数存在する。このため、
ＡＳＩＣの多数のチップに同じプローブが共用でき、そ
のメリットは大きい。
【０００３】しかし、その他の品種では、電源用パッド
をどこに設けるかは製品仕様により異なり、全ての製品
で電源用パッドとなるパッドは存在しない。ある製品で
は、信号用パッドになったり、ＮＣ（非接続）パッドに
なったりするのが現状である。
【０００４】そこで、通常、電源用あるいは入出力信号
用などの用途が選択できる汎用パッド以外に、電源専用
のパッドを設けている。図４は、従来のチップにおける
パッドの配置構成の一例を示す図である。この図４に示
すように、チップ４０のコーナー部近傍には電源専用パ
ッド４２が配置され、チップ４０の周辺の中央部付近に
は汎用パッド４４が配置される。汎用パッド４４が入出
力信号用パッドであるとき、これらは入出力用回路４６
にそれぞれ接続される。
【０００５】このように、チップ４０のコーナー部近傍
に電源専用パッドを配置するのは、コーナー部近傍にパ
ッドを配置した場合、これに隣接して入出力用回路のト
ランジスタを形成するための領域が確保できないからで
ある。この場合、全部の電源用パッドは同じ配置にはな
らないが、少なくともコーナー部近傍の電源専用パッド
は同じ配置になる。このため、１つのプローブを複数の
製品に共用することが可能になる。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示すようなパッドの配置構成では、チップ側のパッドと
パッケージ側のピンとの接続を金属ワイヤによるボンデ
ィングにて行う場合、一般にチップの周辺の中央部付近
ではボンディングが比較的容易であるが、チップのコー
ナー部近傍ではボンディングが困難である。これは、チ
ップ側のパッドよりもパッケージ側のピンの方が配列ピ
ッチが広いために起こる問題であり、チップのパッドの
配置ピッチはコーナー部近傍の方が広がっているのが望
ましい。
【０００７】このため、チップのコーナー部近傍の汎用
パッドを、入出力用回路のトランジスタ形成領域からで
きるだけ離れたコーナー部近傍に配置し、電源専用パッ
ドをチップのコーナー部近傍に配置しない手法が取られ
ることがあり、むしろこの配置構成の方が一般的であ
る。図５は、このようなパッドの配置構成を示す図であ
る。この図５に示すように、チップ５０のコーナー部近
傍には、入出力用回路５２のトランジスタ形成領域から
できるだけ離れた位置に汎用パッド５４がピッチを広く
して配置される。チップ５０のコーナー部近傍を除いた
周辺の中央部付近には汎用パッド５６が配置される。し
かしながら、この場合はプローブを共用することはでき
ない。
【０００８】そこで本発明は、前記課題に鑑みてなされ
たものであり、コーナー部近傍で実際にボンディングが
必要なパッドの配置ピッチを広げると共に、電源専用の
パッドも形成することより、チップのコーナー部近傍に
配置されたパッドへのワイヤボンディングを容易に行う
ことができ、さらに評価用のプローブの共用も可能な半
導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置は、半導体チップのコー
ナー部以外の周辺部に第１のピッチで配置された第１の
信号用パッドと、前記半導体チップのコーナー部に配置
された電源用パッドと、前記第１のピッチより広い第２
のピッチで前記コーナー部の前記電源用パッドに隣接す
るように配置された第２の信号用パッドとを具備するこ
とを特徴とする。
【００１０】また、この発明に係る半導体装置は、半導
体チップの周辺部に第１のピッチで配置された信号用回
路と、前記信号用回路に対応するように前記半導体チッ
プのコーナー部以外の周辺部に前記第１のピッチで配置
され、前記信号用回路に接続された第１の信号用パッド
と、前記半導体チップのコーナー部に配置された電源用
パッドと、前記第１のピッチより広い第２のピッチで前
記コーナー部の前記電源用パッドに隣接するように配置
された第２の信号用パッドとを具備することを特徴とす
る。
【００１１】また、この発明に係る半導体装置は、前記
半導体チップの周辺部に第１のピッチで配置された信号
用回路及び電源用回路と、前記信号用回路及び電源用回
路に対応するように前記半導体チップのコーナー部以外
の周辺部に前記第１のピッチより広い第２のピッチで配
置され、前記信号用回路に接続された第１の信号用パッ
ドと、前記半導体チップのコーナー部に配置され、前記
電源用回路に接続された電源用パッドと、前記第２のピ
ッチより広い第３のピッチで前記コーナー部の前記電源
用パッドに隣接するように配置された第２の信号用パッ
ドとを具備することを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。まず、この発明の第１の
実施の形態の半導体装置について説明する。図１は、こ
の発明に係る第１の実施の形態の半導体装置のコーナー
部におけるパッドの配置構成を示す図である。
【００１３】この第１の実施の形態は、集積回路が形成
された半導体装置（チップ）のコーナー部近傍に、入出
力信号用あるいは電源用のいずれかが選択可能な汎用パ
ッドと電源専用パッドを設け、かつ汎用パッドの配置ピ
ッチを半導体装置周辺の中央部付近よりコーナー部近傍
において広げるものである。コーナー部近傍とは、ワイ
ヤボンディングにてチップのパッドとパッケージのピン
とを接続する場合、チップ側のパッドよりもパッケージ
側のピンの方が配置ピッチが広いために、チップ周辺の
中央部付近よりもボンディングを行うのが困難になるチ
ップのコーナー付近の領域をいう。
【００１４】図１に示すように、集積回路が形成された
半導体装置（以下チップと記す）２のコーナー部近傍の
一辺側には、集積回路の端子であるパッド４ａ、４ｂ、
４ｃ、…、４ｊ、４ｋ、…が所定のピッチで配置され
る。コーナー側から１番目のパッド４ａ、３番目のパッ
ド４ｃ、及び５番目のパッド４ｅは入出力信号用パッド
であり、コーナー側から２番目のパッド４ｂ、４番目の
パッド４ｄ、及び６番目のパッド４ｆは電源専用パッド
である。さらに、パッド４ｇ〜４ｋは、入出力信号用あ
るいは電源用のいずれかが選択可能な汎用パッドであ
り、ここでは入出力信号用パッドを示している。
【００１５】コーナー部近傍の他辺側には、集積回路の
端子であるパッド６ａ、６ｂ、６ｃ、…、６ｆ、６ｇ、
…が所定のピッチで配置される。コーナー側から１番目
のパッド６ａ、３番目のパッド６ｃ、及び５番目のパッ
ド６ｅは入出力信号用パッドであり、コーナー側から２
番目のパッド６ｂ、４番目のパッド６ｄ、及び６番目の
パッド６ｆは電源専用パッドである。
【００１６】また、チップ２には電源電圧ＶDDが供給さ
れるＶDDパターン８と基準電圧ＶSSが供給されるＶSSパ
ターン１０が形成されている。さらに、チップ２のパッ
ドの内側には、トランジスタ等を有する入出力用回路１
２が形成されている。
【００１７】前記一辺側の入出力用回路１２には、コー
ナー部近傍の入出力信号用パッド４ａ、４ｃ、４ｅ、及
び中央部付近の入出力信号用パッド４ｇ〜４ｋがそれぞ
れＡｌ等の金属配線にて接続される。同様に、他辺側の
入出力用回路１２には、コーナー部近傍の入出力信号用
パッド６ａ、６ｃ、６ｅ、及び中央部付近の入出力信号
用パッド６ｇがそれぞれＡｌ等の金属配線にて接続され
る。
【００１８】前記一辺側において、コーナー部近傍の電
源専用パッド４ｂ、４ｆはＶDDパターン８にＡｌ等の金
属配線にて接続され、コーナー部近傍の電源専用パッド
４ｄはＶSSパターン１０にＡｌ等の金属配線にて接続さ
れる。同様に、前記他辺側において、コーナー部近傍の
電源専用パッド６ｂ、６ｆはＶDDパターン８にＡｌ等の
金属配線にて接続され、コーナー部近傍の電源専用パッ
ド６ｄはＶSSパターン１０にＡｌ等の金属配線にて接続
される。
【００１９】すなわち、この第１の実施の形態では、チ
ップ２のコーナー部近傍において、入出力用として割り
当てられた入出力信号用パッド４ａ、４ｃ、４ｅに電源
専用パッド４ｂ、４ｄ、４ｆを隣接させて配置する。同
様に、入出力信号用パッド６ａ、６ｃ、６ｅに電源専用
パッド６ｂ、６ｄ、６ｆを隣接させて配置する。
【００２０】このように、金属ワイヤによるボンディン
グを必要とする入出力信号用パッドと金属ワイヤによる
ボンディングを必ずしも必要としない電源専用パッドを
交互に配置することにより、入出力信号用パッドの間隔
を広げ、金属ワイヤによるボンディングが容易に行える
ようにする。さらに、チップのコーナー部近傍の同じ位
置に電源専用パッドを配置することにより、評価等のた
めに用いるプローブを共用できるようにする。なお、チ
ップのコーナー部近傍に入出力信号用パッドを配置した
分、チップのコーナー部近傍を除いた部分（中央部）の
汎用パッドの一部を電源専用パッドとしている。
【００２１】以上説明したようにこの第１の実施に形態
によれば、チップのコーナー部近傍において、パッドの
ピッチを広げることなく、実際にボンディングが必要な
入出力信号用パッドのピッチを広げることができるとと
もに、電源専用パッドも形成できるため、コーナー部近
傍に配置されたパッドへのワイヤボンディングが容易に
実行でき、評価用のプローブの共用も可能となる。
【００２２】なお、この第１の実施の形態では、コーナ
ー部近傍のパッドの配置は、同一のピッチで配置しても
よいし、また異なるピッチで配置してもよい。さらに、
コーナー側から奇数番目のパッドを入出力信号用パッド
とし、偶数番目を電源専用パッドとしたが、これに限る
わけではなく、コーナー側から奇数番目のパッドを電源
専用パッドとし、偶数番目を入出力信号用パッドとして
もよい。
【００２３】次に、この発明の第２の実施の形態の半導
体装置について説明する。図２は、この発明に係る第２
の実施の形態の半導体装置のコーナー部におけるパッド
の配置構成を示す図である。
【００２４】前記第１の実施の形態では、パッドと入出
力用回路が同じピッチで配置されている場合を説明した
が、この第２の実施の形態では入出力用回路の配置ピッ
チの２倍のピッチでパッドが配置されている場合を説明
する。
【００２５】この第２の実施の形態は、前記第１の実施
の形態と同様に、集積回路が形成された半導体装置（チ
ップ）のコーナー部近傍に、入出力信号用あるいは電源
用のいずれかが選択可能な汎用パッドと電源専用パッド
を設け、かつ汎用パッドの配置ピッチを半導体装置周辺
の中央部付近よりコーナー部近傍において広げるもので
ある。コーナー部近傍とは、ワイヤボンディングにてチ
ップのパッドとパッケージのピンとを接続する場合、チ
ップ側のパッドよりもパッケージ側のピンの方が配置ピ
ッチが広いために、チップ周辺の中央部付近よりもボン
ディングを行うのが困難になるチップのコーナー付近の
領域をいう。
【００２６】図２に示すように、集積回路が形成された
チップ２２のコーナー部近傍の一辺側には、集積回路の
端子であるパッド２４ａ、２４ｂ、２４ｃ、…、２４
ｊ、２４ｋ、…が所定のピッチで配置される。コーナー
側から１番目のパッド２４ａ、３番目のパッド２４ｃ、
及び５番目のパッド２４ｅは入出力信号用パッドであ
り、コーナー側から２番目のパッド２４ｂ、４番目のパ
ッド２４ｄ、及び６番目のパッド２４ｆは電源専用パッ
ドである。さらに、パッド２４ｇ〜２４ｋは、入出力信
号用あるいは電源用のいずれかが選択可能な汎用パッド
であり、ここでは入出力信号用パッドを示している。
【００２７】コーナー部近傍の他辺側には、集積回路の
端子であるパッド２６ａ、２６ｂ、２６ｃ、…、２６
ｆ、２６ｇ、…が所定のピッチで配置される。コーナー
側から１番目のパッド２６ａ、３番目のパッド２６ｃ、
及び５番目のパッド２６ｅは入出力信号用パッドであ
り、コーナー側から２番目のパッド２６ｂ、４番目のパ
ッド２６ｄ、及び６番目のパッド２６ｆは電源専用パッ
ドである。
【００２８】また、チップ２２には電源電圧ＶDDが供給
されるＶDDパターン２８と基準電圧ＶSSが供給されるＶ
SSパターン３０が形成されている。さらに、チップ２２
のパッドの内側には、入出力信号用パッドに接続される
トランジスタ等から成る入出力用回路３２、電源用パッ
ドに接続される電源用回路３４、及び入出力信号用パッ
ドに接続される入出力用回路３６が形成されている。入
出力用回路３６は、その他の入出力用回路３２の２倍の
面積を有しており、入出力用回路３２に比べて高機能な
回路や大きな電流駆動能力を持つ回路となっている。
【００２９】前記一辺側の入出力用回路３２には、コー
ナー部近傍の入出力信号用パッド２４ａ、２４ｃ、２４
ｅ、及び中央部付近の入出力信号用パッド２４ｇ、２４
ｉ、２４ｊ、２４ｋがそれぞれＡｌ等の金属配線にて接
続される。さらに、入出力用回路３４には、中央部付近
の入出力信号用パッド２４ｈがＡｌ等の金属配線にて接
続される。同様に、他辺側の入出力用回路３２には、コ
ーナー部近傍の入出力信号用パッド２６ａ、２６ｃ、２
６ｅ、及び中央部付近の入出力信号用パッド２６ｇがそ
れぞれＡｌ等の金属配線にて接続される。
【００３０】前記一辺側において、コーナー部近傍の電
源専用パッド２４ｂ、２４ｄ、２４ｆはＡｌ等の金属配
線にて電源用回路３４にそれぞれ接続される。同様に、
前記他辺側において、コーナー部近傍の電源専用パッド
２６ｂ、２６ｄ、２６ｆはＡｌ等の金属配線にて電源用
回路３４にそれぞれ接続される。さらに、電源用回路３
４は、ＶDDパターン２８またはＶSSパターン３０に接続
されている。
【００３１】すなわち、この第２の実施の形態では、チ
ップ２２のコーナー部近傍において、入出力用として割
り当てられた入出力信号用パッド２４ａ、２４ｃ、２４
ｅに電源専用パッド２４ｂ、２４ｄ、２４ｆを隣接させ
て配置する。同様に、入出力信号用パッド２６ａ、２６
ｃ、２６ｅに電源専用パッド２６ｂ、２６ｄ、２６ｆを
隣接させて配置する。
【００３２】このように、金属ワイヤによるボンディン
グを必要とする入出力信号用パッドと金属ワイヤによる
ボンディングを必ずしも必要としない電源専用パッドを
交互に配置することにより、入出力信号用パッドの間隔
を広げ、金属ワイヤによるボンディングが容易に行える
ようにする。さらに、チップのコーナー部近傍の同じ位
置に電源専用パッドを配置することにより、評価等のた
めに用いるプローブを共用できるようにする。なお、チ
ップのコーナー部近傍に入出力信号用パッドを配置した
分、チップのコーナー部近傍を除いた部分（中央部）の
汎用パッドの一部を電源専用パッドとしている。
【００３３】また、この第２の実施の形態の変形例とし
て、図３に示すような構成としてもよい。図３は、この
発明に係る第２の実施の形態の変形例の半導体装置のコ
ーナー部におけるパッドの配置構成を示す図である。
【００３４】前記第２の実施の形態では、電源専用パッ
ド２４ｂを電源用回路３４に接続したが、この第２の実
施の形態の変形例では、図３に示すように電源専用パッ
ド２４ｂ、及び２６ｂを直接、ＶDDパターン２８に接続
している。これに伴い、電源専用パッド２４ｄ、２４
ｆ、及び２６ｄ、２６ｆが接続される電源用回路３４も
１つずつコーナー側の回路となる。その他の構成につい
ては、前記第２の実施の形態と同様である。
【００３５】以上説明したようにこの第２の実施の形態
及びその変形例によれば、チップのコーナー部近傍にお
いて、パッドのピッチを広げることなく、実際にボンデ
ィングが必要な入出力信号用パッドのピッチを広げるこ
とができると共に、電源専用パッドも形成できるため、
コーナー部近傍に配置されたパッドへのワイヤボンディ
ングが容易に実行でき、評価用のプローブの共用も可能
となる。
【００３６】なお、この第２の実施の形態及びその変形
例では、コーナー側から奇数番目のパッドを入出力信号
用パッドとし、偶数番目を電源専用パッドとしたが、こ
れに限るわけではなく、コーナー側から奇数番目のパッ
ドを電源専用パッドとし、偶数番目を入出力信号用パッ
ドとしてもよい。さらに、入出力用回路の配置ピッチの
２倍のピッチでパッドが配置されている場合を説明した
が、これに限るわけではなく、２．５倍、３倍のピッチ
でパッドが配置されている場合にも本発明を適用するこ
とができる。
【００３７】
【発明の効果】以上述べたように本発明によれば、コー
ナー部近傍で実際にボンディングが必要なパッドの配置
ピッチを広げると共に、電源専用のパッドも形成するこ
とより、チップのコーナー部近傍に配置されたパッドへ
のワイヤボンディングを容易に行うことができ、さらに
評価用のプローブの共用も可能な半導体装置を提供する
ことができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置のコーナー部に
おけるパッドの配置構成を示す図である。
【図２】第２の実施の形態の半導体装置のコーナー部に
おけるパッドの配置構成を示す図である。
【図３】第２の実施の形態の変形例の半導体装置のコー
ナー部におけるパッドの配置構成を示す図である。
【図４】従来の半導体装置におけるパッドの配置構成の
一例を示す図である。
【図５】従来の半導体装置におけるパッドの配置構成の
別の例を示す図である。
【符号の説明】
２…半導体装置（チップ） ４ａ、４ｃ、４ｅ…入出力信号用パッド ４ｂ、４ｄ、４ｆ…電源専用パッド ４ｇ〜４ｋ…入出力信号用パッド ６ａ、６ｃ、６ｅ、６ｇ…入出力信号用パッド ６ｂ、６ｄ、６ｆ…電源専用パッド ８…ＶDDパターン８ １０…ＶSSパターン １２…入出力用回路 ２２…半導体装置（チップ） ２４ａ、２４ｃ、２４ｅ…入出力信号用パッド ２４ｂ、２４ｄ、２４ｆ…電源専用パッド ２４ｇ〜２４ｋ…入出力信号用パッド ２６ａ、２６ｃ、２６ｅ、２６ｇ…入出力信号用パッド ２６ｂ、２６ｄ、２６ｆ…電源専用パッドである。 ２８…ＶDDパターン ３０…ＶSSパターン ３２…入出力用回路 ３４…電源用回路 ３６…入出力用回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップのコーナー部以外の周辺部
    に第１のピッチで配置された第１の信号用パッドと、 前記半導体チップのコーナー部に配置された電源用パッ
    ドと、 前記第１のピッチより広い第２のピッチで前記コーナー
    部の前記電源用パッドに隣接するように配置された第２
    の信号用パッドと、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 半導体チップの周辺部に第１のピッチで
    配置された信号用回路と、 前記信号用回路に対応するように前記半導体チップのコ
    ーナー部以外の周辺部に前記第１のピッチで配置され、
    前記信号用回路に接続された第１の信号用パッドと、 前記半導体チップのコーナー部に配置された電源用パッ
    ドと、 前記第１のピッチより広い第２のピッチで前記コーナー
    部の前記電源用パッドに隣接するように配置された第２
    の信号用パッドと、 を具備することを特徴とする半導体装置。
  3. 【請求項３】 前記電源用パッドと前記第２の信号用パ
    ッドが交互に配置されていることを特徴とする請求項１
    又は２記載の半導体装置。
  4. 【請求項４】 前記電源用パッドと前記第２の信号用パ
    ッドが前記第１のピッチで配置されていることを特徴と
    する請求項３記載の半導体装置。
  5. 【請求項５】 前記半導体チップの周辺部に第１のピッ
    チで配置された信号用回路及び電源用回路と、 前記信号用回路及び電源用回路に対応するように前記半
    導体チップのコーナー部以外の周辺部に前記第１のピッ
    チより広い第２のピッチで配置され、前記信号用回路に
    接続された第１の信号用パッドと、 前記半導体チップのコーナー部に配置され、前記電源用
    回路に接続された電源用パッドと、 前記第２のピッチより広い第３のピッチで前記コーナー
    部の前記電源用パッドに隣接するように配置された第２
    の信号用パッドと、 を具備することを特徴とする半導体装置。
  6. 【請求項６】 前記電源用パッドと前記第２の信号用パ
    ッドが交互に配置されていることを特徴とする請求項５
    記載の半導体装置。
  7. 【請求項７】 前記電源用パッドと前記第２の信号用パ
    ッドが前記第２のピッチで配置されていることを特徴と
    する請求項６記載の半導体装置。
  8. 【請求項８】 前記第１、第２の信号用パッドは金属ワ
    イヤがボンディングされるパッドであり、前記電源用パ
    ッドは金属ワイヤがボンディングされないパッドである
    ことを特徴とする請求項１乃至７のいずれかに記載の半
    導体装置。
JP12455598A 1998-05-07 1998-05-07 半導体装置 Expired - Fee Related JP3679923B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12455598A JP3679923B2 (ja) 1998-05-07 1998-05-07 半導体装置
US09/305,472 US6093942A (en) 1998-05-07 1999-05-06 Semiconductor device with improved pad layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12455598A JP3679923B2 (ja) 1998-05-07 1998-05-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH11317419A true JPH11317419A (ja) 1999-11-16
JP3679923B2 JP3679923B2 (ja) 2005-08-03

Family

ID=14888389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12455598A Expired - Fee Related JP3679923B2 (ja) 1998-05-07 1998-05-07 半導体装置

Country Status (2)

Country Link
US (1) US6093942A (ja)
JP (1) JP3679923B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489688B1 (en) * 2001-05-02 2002-12-03 Zeevo, Inc. Area efficient bond pad placement
US7417328B2 (en) * 2001-10-23 2008-08-26 Via Technologies, Inc. External power ring with multiple tapings to reduce IR drop in integrated circuit
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
JP4776861B2 (ja) * 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
DE60336993D1 (de) * 2003-06-10 2011-06-16 St Microelectronics Srl Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US8200879B1 (en) * 2004-06-29 2012-06-12 National Semiconductor Corporation Memory interface including an efficient variable-width bus
US8093708B2 (en) * 2009-07-06 2012-01-10 Sony Ericsson Mobile Communications Ab Semiconductor package having non-uniform contact arrangement
CN112785483B (zh) * 2019-11-07 2024-01-05 深南电路股份有限公司 一种数据处理加速的方法及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB563973A (en) * 1943-03-19 1944-09-07 Reginald Frederick Knowlson Optical comparators

Also Published As

Publication number Publication date
JP3679923B2 (ja) 2005-08-03
US6093942A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
US4942317A (en) Master slice type semiconductor integrated circuit having 2 or more I/O cells per connection pad
US6602735B2 (en) Method of fabricating a semiconductor chip package with a lead frame and multiple integrated circuit chips
JP3679923B2 (ja) 半導体装置
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
JPH08222602A (ja) 半導体装置
US5334866A (en) Integrated circuit device with functions selectable by changing interconnection pattern
JPH02267947A (ja) 半導体装置
JPH0542823B2 (ja)
JPH08306734A (ja) ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法
JPH11307684A (ja) 半導体パッケージ
JPH01293647A (ja) 半導体装置
JPS63260048A (ja) マスタ−スライス型半導体装置
JP2007096216A (ja) 半導体集積回路装置
JPH10284611A (ja) 入出力バッファ
KR20020045641A (ko) 반도체 디바이스
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JP2004265940A (ja) 半導体装置
JPH0417355A (ja) 半導体集積回路
JPH065782A (ja) 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置
JPH04199740A (ja) 半導体集積回路のリードフレーム
JPH05121479A (ja) 半導体装置
JPH0536948A (ja) 半導体装置
JPH03228351A (ja) 半導体装置
JPH02170461A (ja) 半導体集積回路装置
JPH0855957A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees