JPH11317647A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH11317647A JPH11317647A JP10356489A JP35648998A JPH11317647A JP H11317647 A JPH11317647 A JP H11317647A JP 10356489 A JP10356489 A JP 10356489A JP 35648998 A JP35648998 A JP 35648998A JP H11317647 A JPH11317647 A JP H11317647A
- Authority
- JP
- Japan
- Prior art keywords
- current
- node
- output node
- oscillator
- delay element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 description 50
- 238000007599 discharging Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000002789 length control Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【課題】 電流ロビング発振器を提供する。
【解決手段】 電流ロビング発振器１０は、リング状に
接続した複数の反転形遅延素子１２，１４，１６，１
８，２０を備える。各反転形遅延素子は、出力ノード２
４を有するインバータ４４を備える。また、発振器は、
インバータの出力ノードから可変の量の電流を奪い取る
ことによりこの遅延素子に関連した遅延周期τの持続時
間を制御するよう動作可能なプログラマブル電流回路５
０を備える。
接続した複数の反転形遅延素子１２，１４，１６，１
８，２０を備える。各反転形遅延素子は、出力ノード２
４を有するインバータ４４を備える。また、発振器は、
インバータの出力ノードから可変の量の電流を奪い取る
ことによりこの遅延素子に関連した遅延周期τの持続時
間を制御するよう動作可能なプログラマブル電流回路５
０を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には発振器
に関し、詳細には電流ロビング発振器（currentrobbing
oscillator）およびその方法に関するものである。
に関し、詳細には電流ロビング発振器（currentrobbing
oscillator）およびその方法に関するものである。
【０００２】
【従来の技術】最近の電子回路は、従来から、種々の理
由で、クロック信号の発生を含む発振器を使用してい
る。発振信号を発生する１つの方法は、奇数個の反転遅
延段を直列に接続すること、そしてその最後の反転遅延
段の出力を最初の反転遅延段の入力に供給することを含
む。遅延段数は奇数であるため、このような発振器の出
力は、ハイからローへそしてハイへと循環し、その周期
は各遅延段の遅延に遅延段数の２倍を乗じたものに等し
い。したがって、このような発振器の周波数は、１つの
段の遅延と段数の２倍との積の逆数である。
由で、クロック信号の発生を含む発振器を使用してい
る。発振信号を発生する１つの方法は、奇数個の反転遅
延段を直列に接続すること、そしてその最後の反転遅延
段の出力を最初の反転遅延段の入力に供給することを含
む。遅延段数は奇数であるため、このような発振器の出
力は、ハイからローへそしてハイへと循環し、その周期
は各遅延段の遅延に遅延段数の２倍を乗じたものに等し
い。したがって、このような発振器の周波数は、１つの
段の遅延と段数の２倍との積の逆数である。
【０００３】上記のデバイスがハイの値とグランドとの
間で発振する発振信号を発生する場合、このデバイス
は、シングルエンデッド発振器と呼ばれている。シング
ルエンデッド発振器は、基板および熱ノイズの影響を比
較的受けないので、望ましいものであるが、差動形の発
振器よりも電源ノイズの影響を受けやすい。したがっ
て、シングルエンデッド発振器は、デジタル応用におい
ては特に望ましい。
間で発振する発振信号を発生する場合、このデバイス
は、シングルエンデッド発振器と呼ばれている。シング
ルエンデッド発振器は、基板および熱ノイズの影響を比
較的受けないので、望ましいものであるが、差動形の発
振器よりも電源ノイズの影響を受けやすい。したがっ
て、シングルエンデッド発振器は、デジタル応用におい
ては特に望ましい。
【０００４】
【発明が解決しようとする課題】シングルエンデッド発
振器の周波数を制御する従来のアプローチは、この発振
器の遅延段内のインバータの駆動力（drive strength）
を増加させることにより発振器の周波数を大きくするこ
とである。これは、並列のインバータの数を増やすこと
により、あるいは制御した量のキャパシタンスを電圧制
御形の抵抗器を介して各段の出力ノードに付加すること
により行っている。これらアプローチは、有効ではある
が、欠点もある。第１に、そのような発振器を作るのに
必要なシリコン領域は驚くほど大きくなる。第２に、そ
の制御−範囲（control versus range）が、あまり線形
でないことである。
振器の周波数を制御する従来のアプローチは、この発振
器の遅延段内のインバータの駆動力（drive strength）
を増加させることにより発振器の周波数を大きくするこ
とである。これは、並列のインバータの数を増やすこと
により、あるいは制御した量のキャパシタンスを電圧制
御形の抵抗器を介して各段の出力ノードに付加すること
により行っている。これらアプローチは、有効ではある
が、欠点もある。第１に、そのような発振器を作るのに
必要なシリコン領域は驚くほど大きくなる。第２に、そ
の制御−範囲（control versus range）が、あまり線形
でないことである。
【０００５】したがって、発振器およびその方法を改良
する必要性が高まってきている。本発明では、従来技術
のシステムおよび方法の欠点に対処する、電流ロビング
発振器および方法を提供する。
する必要性が高まってきている。本発明では、従来技術
のシステムおよび方法の欠点に対処する、電流ロビング
発振器および方法を提供する。
【０００６】
【課題を解決するための手段】本発明の１つの形態によ
れば、発振器は、リング状に接続した複数の反転形遅延
素子を含み、各反転形遅延素子が、出力ノードを有する
インバータと、そのインバータの出力ノードから可変の
量の電流を奪い取ることにより遅延素子に関係した遅延
周期の持続時間を制御するよう動作可能なプログラマブ
ル電流回路と、を備えている。
れば、発振器は、リング状に接続した複数の反転形遅延
素子を含み、各反転形遅延素子が、出力ノードを有する
インバータと、そのインバータの出力ノードから可変の
量の電流を奪い取ることにより遅延素子に関係した遅延
周期の持続時間を制御するよう動作可能なプログラマブ
ル電流回路と、を備えている。
【０００７】本発明の別の形態によれば、電気信号を遅
延させ反転させる方法は、インバータの入力ノードにお
いて第１の値を有する電気信号を受けることを含む。イ
ンバータは、出力ノードを有する。この方法はまた、入
力ノードに電気信号を受けたことに応答して第１の値の
補数に出力ノードを充電または放電させており、さら
に、出力ノードから可変の量の電流を吸い込みまたは供
給することにより、出力ノードを第１の値の補数に充電
または放電させるのに必要な時間周期を設定している。
延させ反転させる方法は、インバータの入力ノードにお
いて第１の値を有する電気信号を受けることを含む。イ
ンバータは、出力ノードを有する。この方法はまた、入
力ノードに電気信号を受けたことに応答して第１の値の
補数に出力ノードを充電または放電させており、さら
に、出力ノードから可変の量の電流を吸い込みまたは供
給することにより、出力ノードを第１の値の補数に充電
または放電させるのに必要な時間周期を設定している。
【０００８】本発明は、種々の技術的利点をもたらす。
例えば、本発明は、デジタル的に制御するのが容易な発
振器を提供する。加えて、本発明は、その最も高い動作
周波数において最も少ない量の電力しか利用しないです
む発振器を提供する。これは有利であるが、その理由
は、回路は従来、周波数が高くなるにつれより大きな電
力を必要とするからである。したがって、この発振器に
関連した付加的回路に対する電力要求が最も高いとき、
発振器自体の電力要求は、最も低くなる。さらに、本発
明は、発振器の周波数が多数の設定制御ビットに対して
線形となるような制御範囲をもつ発振器を提供する。し
たがって、発振器の周波数に対して線形の制御範囲を実
現することができる。
例えば、本発明は、デジタル的に制御するのが容易な発
振器を提供する。加えて、本発明は、その最も高い動作
周波数において最も少ない量の電力しか利用しないです
む発振器を提供する。これは有利であるが、その理由
は、回路は従来、周波数が高くなるにつれより大きな電
力を必要とするからである。したがって、この発振器に
関連した付加的回路に対する電力要求が最も高いとき、
発振器自体の電力要求は、最も低くなる。さらに、本発
明は、発振器の周波数が多数の設定制御ビットに対して
線形となるような制御範囲をもつ発振器を提供する。し
たがって、発振器の周波数に対して線形の制御範囲を実
現することができる。
【０００９】その他の技術的利点については、以下の図
面および説明、並びに特許請求の範囲から当業者には容
易に明らかとなる。制御領域の線形性は、遅延素子内の
インバータの出力ノードから電流を奪い取ることに起因
する。インバータから奪い取る電流量は、このインバー
タの出力ノードにおけるハイの電圧からローの電圧への
遷移が完了するまで、一定である。これと対照的に、従
来の発振器は、インバータを通る動的な電流を利用する
ものであり、これは、非線形の制御につながるものであ
る。
面および説明、並びに特許請求の範囲から当業者には容
易に明らかとなる。制御領域の線形性は、遅延素子内の
インバータの出力ノードから電流を奪い取ることに起因
する。インバータから奪い取る電流量は、このインバー
タの出力ノードにおけるハイの電圧からローの電圧への
遷移が完了するまで、一定である。これと対照的に、従
来の発振器は、インバータを通る動的な電流を利用する
ものであり、これは、非線形の制御につながるものであ
る。
【００１０】
【実施の形態】本発明およびその利点のより完全な理解
のため、添付の図面を参照して以下に説明する。本発明
の実施形態およびその利点については、図面の図１から
図６を参照することにより良く理解できる。尚、種々の
図面の同様の部分および対応する部分には、同じ番号を
付してある。
のため、添付の図面を参照して以下に説明する。本発明
の実施形態およびその利点については、図面の図１から
図６を参照することにより良く理解できる。尚、種々の
図面の同様の部分および対応する部分には、同じ番号を
付してある。
【００１１】図１は、本発明の教示事項による電流ロビ
ング発振器１０のブロック図である。電流ロビング発振
器１０は、複数の反転形遅延素子１２，１４，１６，１
８および２０をリング状に接続している。反転形遅延素
子１２，１４，１６，１８および２０の各々が発生する
出力信号は、その入力信号の補数であり、しかも時間周
期τだけ遅延している。この記述実施形態においては、
反転形遅延素子１２，１４，１６，１８および２０は、
同じ時間遅延τを生成する。
ング発振器１０のブロック図である。電流ロビング発振
器１０は、複数の反転形遅延素子１２，１４，１６，１
８および２０をリング状に接続している。反転形遅延素
子１２，１４，１６，１８および２０の各々が発生する
出力信号は、その入力信号の補数であり、しかも時間周
期τだけ遅延している。この記述実施形態においては、
反転形遅延素子１２，１４，１６，１８および２０は、
同じ時間遅延τを生成する。
【００１２】反転形遅延素子１２は、入力ノード２２と
出力ノード２４を有している。反転形遅延素子１４は、
反転形遅延素子１２の出力ノードである入力ノード２４
を有している。反転形遅延素子１４はまた、出力ノード
２６を有し、これはまた反転形遅延素子１６の入力ノー
ドでもある。反転形遅延素子１６は、出力ノード２８を
有し、これはまた、反転形遅延素子１８の入力ノードで
もある。反転形遅延素子１８は、出力ノード３０を有
し、これはまた、反転形遅延素子２０の入力ノードでも
ある。反転形遅延素子２０が有する出力ノード２２は、
反転形遅延素子１２の入力ノードでもある。
出力ノード２４を有している。反転形遅延素子１４は、
反転形遅延素子１２の出力ノードである入力ノード２４
を有している。反転形遅延素子１４はまた、出力ノード
２６を有し、これはまた反転形遅延素子１６の入力ノー
ドでもある。反転形遅延素子１６は、出力ノード２８を
有し、これはまた、反転形遅延素子１８の入力ノードで
もある。反転形遅延素子１８は、出力ノード３０を有
し、これはまた、反転形遅延素子２０の入力ノードでも
ある。反転形遅延素子２０が有する出力ノード２２は、
反転形遅延素子１２の入力ノードでもある。
【００１３】反転形遅延素子１２はまた、反転形遅延素
子１４の出力ノード２６からのフィードバック信号３２
を受ける。同様に、反転形遅延素子１４は、反転形遅延
素子１６の出力ノード２８からのフィードバック信号３
４を受ける。反転形遅延素子１６は、反転形遅延素子１
８の出力ノード３０からのフィードバック信号３６を受
け、そして反転形遅延素子１８は、反転形遅延素子２０
の出力ノード２２からのフィードバック信号３８を受け
る。さらに、反転形遅延素子２０は、反転形遅延素子１
２の出力ノード２４からのフィードバック信号３９を受
ける。
子１４の出力ノード２６からのフィードバック信号３２
を受ける。同様に、反転形遅延素子１４は、反転形遅延
素子１６の出力ノード２８からのフィードバック信号３
４を受ける。反転形遅延素子１６は、反転形遅延素子１
８の出力ノード３０からのフィードバック信号３６を受
け、そして反転形遅延素子１８は、反転形遅延素子２０
の出力ノード２２からのフィードバック信号３８を受け
る。さらに、反転形遅延素子２０は、反転形遅延素子１
２の出力ノード２４からのフィードバック信号３９を受
ける。
【００１４】動作については、電流ロビング発振器１０
は、以下のように、ノード２２，２４，２６，２８およ
び３０に発振信号を発生する。反転形遅延素子の入力ノ
ード２２は、論理ハイにあると仮定する。反転形遅延素
子１２は、入力ノード２２のこの論理ハイを、時間周期
τの間遅延させる。時間周期τの後、反転形遅延素子
は、ノード２４に論理ハイの補数（これは論理ローであ
る）を発生する。１つの実施形態によれば、論理ローは
グランドである。ノード２４の論理ローは、次に、反転
形遅延素子１４により時間周期τの間遅延させて、ノー
ド２６に論理ハイを発生する。ノード２６の論理ハイ
は、反転形遅延素子１６により時間周期τの間遅延させ
ることにより、ノード２８に論理ローを発生する。ノー
ド２８のこの論理ローは、反転形遅延素子１８により時
間周期τの間遅延させて、ノード３０に論理ハイを発生
する。ノード３０のこの論理ハイは、時間周期τの間遅
延させて、ノード２２に論理ローを発生する。したがっ
て、ノード２２は、５τの時間周期にわたって論理ハイ
から論理ローに遷移する。同様に、ノード２２は、別の
５τの時間周期にわたって論理ローから論理ハイに遷移
する。したがって、電流ロビング発振器１０は、１０τ
の周期で発振する信号をノード２２に発生することがで
きる。
は、以下のように、ノード２２，２４，２６，２８およ
び３０に発振信号を発生する。反転形遅延素子の入力ノ
ード２２は、論理ハイにあると仮定する。反転形遅延素
子１２は、入力ノード２２のこの論理ハイを、時間周期
τの間遅延させる。時間周期τの後、反転形遅延素子
は、ノード２４に論理ハイの補数（これは論理ローであ
る）を発生する。１つの実施形態によれば、論理ローは
グランドである。ノード２４の論理ローは、次に、反転
形遅延素子１４により時間周期τの間遅延させて、ノー
ド２６に論理ハイを発生する。ノード２６の論理ハイ
は、反転形遅延素子１６により時間周期τの間遅延させ
ることにより、ノード２８に論理ローを発生する。ノー
ド２８のこの論理ローは、反転形遅延素子１８により時
間周期τの間遅延させて、ノード３０に論理ハイを発生
する。ノード３０のこの論理ハイは、時間周期τの間遅
延させて、ノード２２に論理ローを発生する。したがっ
て、ノード２２は、５τの時間周期にわたって論理ハイ
から論理ローに遷移する。同様に、ノード２２は、別の
５τの時間周期にわたって論理ローから論理ハイに遷移
する。したがって、電流ロビング発振器１０は、１０τ
の周期で発振する信号をノード２２に発生することがで
きる。
【００１５】フィードバック信号３２，３４，３６，３
８および３９は、本発明の１実施形態においては、ある
特定の利点を得るのに利用することができる。フィード
バック信号３２，３４，３６，３８および３９の動作に
ついては、図３で説明する。
８および３９は、本発明の１実施形態においては、ある
特定の利点を得るのに利用することができる。フィード
バック信号３２，３４，３６，３８および３９の動作に
ついては、図３で説明する。
【００１６】図２は、反転形遅延素子１２の回路図であ
る。反転形遅延素子１２は、１つのインバータ４０を備
えている。インバータ４０は、Ｐチャンネル電界効果ト
ランジスタ４２と、Ｎチャンネル電界効果トランジスタ
４４を含んでいる。Ｐチャンネル電界効果トランジスタ
４２とＮチャンネル電界効果トランジスタ４４の両方と
も、ゲート、ソースおよびドレインを備えている。ノー
ド２２は、Ｐチャンネル電界効果トランジスタ４２とＮ
チャンネル電界効果トランジスタ４４のゲートに接続し
ている。Ｐチャンネル電界効果トランジスタ４２および
Ｎチャンネル電界効果トランジスタ４４のドレインは、
ノード２４に接続している。Ｐチャンネル電界効果トラ
ンジスタ４２のソースは、電圧源Ｖ1に接続し、Ｎチャ
ンネル電界効果トランジスタ４４のソースはグランドに
接続する。
る。反転形遅延素子１２は、１つのインバータ４０を備
えている。インバータ４０は、Ｐチャンネル電界効果ト
ランジスタ４２と、Ｎチャンネル電界効果トランジスタ
４４を含んでいる。Ｐチャンネル電界効果トランジスタ
４２とＮチャンネル電界効果トランジスタ４４の両方と
も、ゲート、ソースおよびドレインを備えている。ノー
ド２２は、Ｐチャンネル電界効果トランジスタ４２とＮ
チャンネル電界効果トランジスタ４４のゲートに接続し
ている。Ｐチャンネル電界効果トランジスタ４２および
Ｎチャンネル電界効果トランジスタ４４のドレインは、
ノード２４に接続している。Ｐチャンネル電界効果トラ
ンジスタ４２のソースは、電圧源Ｖ1に接続し、Ｎチャ
ンネル電界効果トランジスタ４４のソースはグランドに
接続する。
【００１７】動作については、インバータ４０は、ノー
ド２２に印加された電圧信号を反転させ、そしてその結
果をノード２４に出す。ノード２２が論理ハイにされた
場合、トランジスタ４２は、これがＰチャンネル電界効
果トランジスタでありまたゲート−ソース電圧がゼロで
あるため、ターンオフする。Ｐチャンネル電界効果トラ
ンジスタは、ゲート−ソース電圧がゼロの場合導通しな
い。逆に、Ｎチャンネル電界効果トランジスタ４４は、
これがＮチャンネル電界効果トランジスタでありしかも
ゲート−ソース電圧が正であるため、ターンオンする。
Ｎチャンネル電界効果トランジスタは、ゲート−ソース
電圧が正の場合に、電流を導く。したがって、ノード２
２が論理ハイにされると、電流がノード２４からグラン
ドに流れ、ノード２４をハイ電圧からロー電圧に放電さ
せ、そしてノード２４は最終的にロー電圧をとる。この
ように、ノード２４の電圧は、遅延時間周期τの後に、
ノード２２の電圧の補数となる。
ド２２に印加された電圧信号を反転させ、そしてその結
果をノード２４に出す。ノード２２が論理ハイにされた
場合、トランジスタ４２は、これがＰチャンネル電界効
果トランジスタでありまたゲート−ソース電圧がゼロで
あるため、ターンオフする。Ｐチャンネル電界効果トラ
ンジスタは、ゲート−ソース電圧がゼロの場合導通しな
い。逆に、Ｎチャンネル電界効果トランジスタ４４は、
これがＮチャンネル電界効果トランジスタでありしかも
ゲート−ソース電圧が正であるため、ターンオンする。
Ｎチャンネル電界効果トランジスタは、ゲート−ソース
電圧が正の場合に、電流を導く。したがって、ノード２
２が論理ハイにされると、電流がノード２４からグラン
ドに流れ、ノード２４をハイ電圧からロー電圧に放電さ
せ、そしてノード２４は最終的にロー電圧をとる。この
ように、ノード２４の電圧は、遅延時間周期τの後に、
ノード２２の電圧の補数となる。
【００１８】ノード２２にロー電圧が印加された場合、
Ｐチャンネル電界効果トランジスタ４２は、これがＰチ
ャンネル・デバイスでありまたゲート−ソース電圧が負
であるため、ターンオンする。Ｐチャンネル電界効果ト
ランジスタは、ゲート−ソース電圧が負のときに電流を
導く。加えて、Ｎチャンネル電界効果トランジスタ４４
は、これがＮチャンネル電界効果トランジスタでありま
たゲート−ソース電圧がゼロであるため、ターンオフす
る。Ｎチャンネル電界効果トランジスタは、ゲート−ソ
ース電圧がゼロのときには電流を導かない。したがっ
て、電流は電圧源Ｖ1からノード２４に流れ、そしてノ
ード２４がローの値からハイの値へと充電を始め、そし
て最終的には、ほぼＶ1の電圧をとる。
Ｐチャンネル電界効果トランジスタ４２は、これがＰチ
ャンネル・デバイスでありまたゲート−ソース電圧が負
であるため、ターンオンする。Ｐチャンネル電界効果ト
ランジスタは、ゲート−ソース電圧が負のときに電流を
導く。加えて、Ｎチャンネル電界効果トランジスタ４４
は、これがＮチャンネル電界効果トランジスタでありま
たゲート−ソース電圧がゼロであるため、ターンオフす
る。Ｎチャンネル電界効果トランジスタは、ゲート−ソ
ース電圧がゼロのときには電流を導かない。したがっ
て、電流は電圧源Ｖ1からノード２４に流れ、そしてノ
ード２４がローの値からハイの値へと充電を始め、そし
て最終的には、ほぼＶ1の電圧をとる。
【００１９】ノード２４の充電および放電は、反転形遅
延素子１２の寄生容量（仮想のキャパシタ４６で表す）
のため、瞬間的なものではない。ノード２４を充電する
のに必要な時間は、仮想キャパシタ４６のキャパシタン
スに比例し、ノード２４を通る電流４８に反比例する。
したがって、仮想キャパシタ４６の固定のキャパシタン
スに対しては、ノード２４を充電する時間は、変動する
電流４８により変化することになる。
延素子１２の寄生容量（仮想のキャパシタ４６で表す）
のため、瞬間的なものではない。ノード２４を充電する
のに必要な時間は、仮想キャパシタ４６のキャパシタン
スに比例し、ノード２４を通る電流４８に反比例する。
したがって、仮想キャパシタ４６の固定のキャパシタン
スに対しては、ノード２４を充電する時間は、変動する
電流４８により変化することになる。
【００２０】例えば、ノード２２がローのとき、Ｐチャ
ンネル電界効果トランジスタ４２はノード２４の充電を
開始する。しかし、もしスイッチ５２が閉じておりかつ
プログラマブル電流シンク５０がノード２４から電流を
吸い込む場合、ノード２４は、電流が充電中のノード２
４から奪い取られるため、その充電がより遅くなり、し
たがって反転形遅延素子１２の遅延を大きくする。
ンネル電界効果トランジスタ４２はノード２４の充電を
開始する。しかし、もしスイッチ５２が閉じておりかつ
プログラマブル電流シンク５０がノード２４から電流を
吸い込む場合、ノード２４は、電流が充電中のノード２
４から奪い取られるため、その充電がより遅くなり、し
たがって反転形遅延素子１２の遅延を大きくする。
【００２１】上記の代替として、あるいは上記の追加と
して、電流ソース５１で、ノード２４からの電流４８に
供給してノード２４の放電を遅くし、これによりノード
２４からの電流を奪い取る。このような電流ロビング
（current robbing）は、ノード２２の電圧がハイの時
間中、反転形遅延素子１２の遅延を大きくする。高イン
ピーダンスの抵抗器５３は、スイッチ５５が開いている
ときに電流を受けるため、反転形遅延素子１２と並列の
ものとして図示している。ノード２４の充電および放電
に必要な時間を変化させることにより、反転形遅延素子
１２の遅延時間τを調節することができる。反転形遅延
素子１２，１４，１６，１８および２０の各々の遅延時
間τを調節することにより、電流ロビング発振器のノー
ド２２，２４，２６，２８および３０における電圧の発
振周波数を変化させることができる。したがって、電流
ロビング発振器１０のノード２２，２４，２６，２８お
よび３０の発振周波数は、各遅延素子のノード２４のよ
うな出力ノードから奪い取る電流４８のような電流の量
を変化させることにより、変えることができる。
して、電流ソース５１で、ノード２４からの電流４８に
供給してノード２４の放電を遅くし、これによりノード
２４からの電流を奪い取る。このような電流ロビング
（current robbing）は、ノード２２の電圧がハイの時
間中、反転形遅延素子１２の遅延を大きくする。高イン
ピーダンスの抵抗器５３は、スイッチ５５が開いている
ときに電流を受けるため、反転形遅延素子１２と並列の
ものとして図示している。ノード２４の充電および放電
に必要な時間を変化させることにより、反転形遅延素子
１２の遅延時間τを調節することができる。反転形遅延
素子１２，１４，１６，１８および２０の各々の遅延時
間τを調節することにより、電流ロビング発振器のノー
ド２２，２４，２６，２８および３０における電圧の発
振周波数を変化させることができる。したがって、電流
ロビング発振器１０のノード２２，２４，２６，２８お
よび３０の発振周波数は、各遅延素子のノード２４のよ
うな出力ノードから奪い取る電流４８のような電流の量
を変化させることにより、変えることができる。
【００２２】本発明の教示内容によれば、電流シンク５
０は、出力ノード２４を通る電流４８を、ノード２４か
らの電流を吸い込むすなわち奪い取ることにより変更す
る。電流シンク５０は、大きなインピーダンスの抵抗器
５４と並列のものとして図示している。本発明の１実施
形態によれば、ノード２４の電圧がローのときのみ、電
流をノード２４から電流シンク５０が奪い取る。ノード
２４の出力がローのときにのみ電流を奪い取る１つの方
法は、スイッチ５２を設けることにより行う。ノード２
４の電圧がローからハイに充電中のときスイッチ５２を
閉じる（“ＯＮ”状態に対応）。逆に、ノード２４の電
圧がハイからローに放電中のときには、スイッチ５２を
開くすなわち“ＯＦＦ”にする。もしスイッチ５２が開
いた場合、電流シンク５０は、高インピーダンス抵抗器
５２の両端の電流を吸い込む。スイッチ５２を閉じた場
合すなわち“ＯＮ”の場合、電流シンク５０は、ノード
２４からの電流を吸い込んで、ノード２４から電流を奪
い取り、したがってキャパシタ４６を充電する電流量を
減少させる。スイッチ５５は、ノード２４が放電中のと
きに電流ソース５１によるノード２４からの電流の奪い
取りを上記と同様に制御することができる。
０は、出力ノード２４を通る電流４８を、ノード２４か
らの電流を吸い込むすなわち奪い取ることにより変更す
る。電流シンク５０は、大きなインピーダンスの抵抗器
５４と並列のものとして図示している。本発明の１実施
形態によれば、ノード２４の電圧がローのときのみ、電
流をノード２４から電流シンク５０が奪い取る。ノード
２４の出力がローのときにのみ電流を奪い取る１つの方
法は、スイッチ５２を設けることにより行う。ノード２
４の電圧がローからハイに充電中のときスイッチ５２を
閉じる（“ＯＮ”状態に対応）。逆に、ノード２４の電
圧がハイからローに放電中のときには、スイッチ５２を
開くすなわち“ＯＦＦ”にする。もしスイッチ５２が開
いた場合、電流シンク５０は、高インピーダンス抵抗器
５２の両端の電流を吸い込む。スイッチ５２を閉じた場
合すなわち“ＯＮ”の場合、電流シンク５０は、ノード
２４からの電流を吸い込んで、ノード２４から電流を奪
い取り、したがってキャパシタ４６を充電する電流量を
減少させる。スイッチ５５は、ノード２４が放電中のと
きに電流ソース５１によるノード２４からの電流の奪い
取りを上記と同様に制御することができる。
【００２３】上述のように、寄生容量すなわち仮想キャ
パシタ４６のキャパシタンスを充電する時間は、ノード
２４を流れる電流量に反比例している。したがって、ノ
ード２４を通る電流量を減少させることにより、ハイの
値からローの値へのノード２４の放電に要する時間は減
少する。このため、反転形遅延素子１２の遅延周期τも
変更することができる。電流シンク５０により吸い込む
あるいは電流ソース５１により供給する電流の量を変更
することにより、反転形遅延素子１２のチューン可能な
遅延を生成することができる。
パシタ４６のキャパシタンスを充電する時間は、ノード
２４を流れる電流量に反比例している。したがって、ノ
ード２４を通る電流量を減少させることにより、ハイの
値からローの値へのノード２４の放電に要する時間は減
少する。このため、反転形遅延素子１２の遅延周期τも
変更することができる。電流シンク５０により吸い込む
あるいは電流ソース５１により供給する電流の量を変更
することにより、反転形遅延素子１２のチューン可能な
遅延を生成することができる。
【００２４】図３は、反転形遅延素子１２の例示的な実
現例を示している。反転形遅延素子１４，１６，１８お
よび２０も、これと同様に構成することができる。反転
形遅延素子１２は、インバータ４０、プログラマブル電
流シンク５０、スイッチ５２、遮断デバイス５６を備え
ている。インバータ４０は、図２に関連して上述した。
プログラマブル電流シンク５０は、複数のＮチャンネル
電界効果トランジスタ５８を備えている。この複数のＮ
チャンネル電界効果トランジスタ５８は、電界効果トラ
ンジスタ６０，６２，６４，６６，６８，７０，７２お
よび７４を含んでいる。複数の電界効果トランジスタ５
８は、グランドに接続したソースと、ノード７６に接続
したドレインを有している。複数のトランジスタ５８の
ゲートは、複数の制御ノード７７に接続している。複数
の制御ノード７７は、制御ノード７８，８０，８２，８
４，８６，８８，９０および９２を含んでいる。トラン
ジスタ９３は、スイッチ５２として作用して、ノード２
４をノード７６に選択的に接続する。トランジスタ９４
は、Ｎチャンネル電界効果トランジスタである。トラン
ジスタ９４のゲートは、遮断デバイス５６に接続してい
る。図３に示した反転形遅延素子１２の実現例では、電
流ソース５１のような電流ソースは、利用しない。した
がって、ノード２４の充電のみ、ノード２４からの電流
を奪い取ることにより遅延させる。しかし、本発明のそ
の他の実施形態では、電流ソース５１のような電流ソー
スを利用するようにできる。このため、反転形遅延素子
１２，１４，１６，１８および２０の各々の遅延周期τ
は、ハイからローへの遷移よりもローからハイへの遷移
に対していくぶん異なることになる。
現例を示している。反転形遅延素子１４，１６，１８お
よび２０も、これと同様に構成することができる。反転
形遅延素子１２は、インバータ４０、プログラマブル電
流シンク５０、スイッチ５２、遮断デバイス５６を備え
ている。インバータ４０は、図２に関連して上述した。
プログラマブル電流シンク５０は、複数のＮチャンネル
電界効果トランジスタ５８を備えている。この複数のＮ
チャンネル電界効果トランジスタ５８は、電界効果トラ
ンジスタ６０，６２，６４，６６，６８，７０，７２お
よび７４を含んでいる。複数の電界効果トランジスタ５
８は、グランドに接続したソースと、ノード７６に接続
したドレインを有している。複数のトランジスタ５８の
ゲートは、複数の制御ノード７７に接続している。複数
の制御ノード７７は、制御ノード７８，８０，８２，８
４，８６，８８，９０および９２を含んでいる。トラン
ジスタ９３は、スイッチ５２として作用して、ノード２
４をノード７６に選択的に接続する。トランジスタ９４
は、Ｎチャンネル電界効果トランジスタである。トラン
ジスタ９４のゲートは、遮断デバイス５６に接続してい
る。図３に示した反転形遅延素子１２の実現例では、電
流ソース５１のような電流ソースは、利用しない。した
がって、ノード２４の充電のみ、ノード２４からの電流
を奪い取ることにより遅延させる。しかし、本発明のそ
の他の実施形態では、電流ソース５１のような電流ソー
スを利用するようにできる。このため、反転形遅延素子
１２，１４，１６，１８および２０の各々の遅延周期τ
は、ハイからローへの遷移よりもローからハイへの遷移
に対していくぶん異なることになる。
【００２５】遮断デバイス５６は、１対のインバータ９
４，９６を備えている。インバータ９４は、Ｐチャンネ
ル電界効果トランジスタ９８とＮチャンネル電界効果ト
ランジスタ１００とを含む。Ｐチャンネル電界効果トラ
ンジスタ９８とＮチャンネル電界効果トランジスタのゲ
ートは、ノード１０２に接続している。電界効果トラン
ジスタ９８，１００のドレインは、出力ノード１０４に
接続し、そしてこのノードは、スイッチ５２内のトラン
ジスタ９３のゲートに接続している。したがって、遮断
デバイス５６の出力ノード１０４における電圧は、スイ
ッチ５２を制御する。
４，９６を備えている。インバータ９４は、Ｐチャンネ
ル電界効果トランジスタ９８とＮチャンネル電界効果ト
ランジスタ１００とを含む。Ｐチャンネル電界効果トラ
ンジスタ９８とＮチャンネル電界効果トランジスタのゲ
ートは、ノード１０２に接続している。電界効果トラン
ジスタ９８，１００のドレインは、出力ノード１０４に
接続し、そしてこのノードは、スイッチ５２内のトラン
ジスタ９３のゲートに接続している。したがって、遮断
デバイス５６の出力ノード１０４における電圧は、スイ
ッチ５２を制御する。
【００２６】インバータ９６は、Ｐチャンネル電界効果
トランジスタ１０６と、Ｎチャンネル電界効果トランジ
スタ１０８とを含んでいる。Ｐチャンネル電界効果トラ
ンジスタ１０６とＮチャンネル電界効果トランジスタ１
０８のゲートは、ノード１１０に接続し、そしてこのノ
ードは、反転形遅延素子１４の出力ノード２６に接続し
ている。したがって、ノード１１０は、次の反転形遅延
素子（本例では、反転形遅延素子１４）の出力における
電圧をもつフィードバック信号３２を受ける。Ｐチャン
ネル電界効果トランジスタ１０６とＮチャンネル電界効
果トランジスタ１０８のドレインは、ノード１１２に接
続し、そしてこのノードはノード１０２に接続してい
る。
トランジスタ１０６と、Ｎチャンネル電界効果トランジ
スタ１０８とを含んでいる。Ｐチャンネル電界効果トラ
ンジスタ１０６とＮチャンネル電界効果トランジスタ１
０８のゲートは、ノード１１０に接続し、そしてこのノ
ードは、反転形遅延素子１４の出力ノード２６に接続し
ている。したがって、ノード１１０は、次の反転形遅延
素子（本例では、反転形遅延素子１４）の出力における
電圧をもつフィードバック信号３２を受ける。Ｐチャン
ネル電界効果トランジスタ１０６とＮチャンネル電界効
果トランジスタ１０８のドレインは、ノード１１２に接
続し、そしてこのノードはノード１０２に接続してい
る。
【００２７】動作については、遮断デバイス５６は、反
転形遅延素子１４の出力ノード２６から、ノード１１０
にてフィードバック信号３２を受ける。インバータ９６
は、１１０のこの電圧を反転して出力電圧をノード１１
２に発生し、そしてこの電圧は、インバータ９４に対し
ノード１０２の入力電圧として供給する。インバータ９
４は、ノード１０２のこの電圧を反転することにより、
ノード２６の電圧と同じ電圧をノード１０４に発生す
る。ノード１０４の電圧は、トランジスタ９４のゲート
に供給し、したがってスイッチ５２の状態を制御する。
スイッチ５２内のトランジスタ９３はＮチャンネル電界
効果トランジスタであるため、トランジスタ９３の正の
ゲート−ソース電圧は、スイッチ５２をターンオンさ
せ、負のゲート−ソース電圧はスイッチ５２をターンオ
フさせる。このため、ノード１０４の電圧がハイのとき
には、スイッチ５２はＯＮであり、ノード１０４の電圧
がローのときには、スイッチ５２はＯＦＦである。この
スイッチ５２および５６を設けた結果、出力ノード２４
の電圧が充電中のときのみ電流を吸い込むため、電力を
節約することができる。遮断デバイス５６は、トランジ
スタ９３のゲートをノード２６に直接接続するのではな
く、インバータ９４，９６を備えているが、それには２
つの理由がある。第１は、インバータ９６を低い強度の
インバータとすることができることである。このため、
インバータ９６は、次の段に対し大きな負荷を与えな
い。第２の理由は、スイッチ５２が活性化あるいは不活
性化される前にノード２４が完全に遷移することができ
ることである。
転形遅延素子１４の出力ノード２６から、ノード１１０
にてフィードバック信号３２を受ける。インバータ９６
は、１１０のこの電圧を反転して出力電圧をノード１１
２に発生し、そしてこの電圧は、インバータ９４に対し
ノード１０２の入力電圧として供給する。インバータ９
４は、ノード１０２のこの電圧を反転することにより、
ノード２６の電圧と同じ電圧をノード１０４に発生す
る。ノード１０４の電圧は、トランジスタ９４のゲート
に供給し、したがってスイッチ５２の状態を制御する。
スイッチ５２内のトランジスタ９３はＮチャンネル電界
効果トランジスタであるため、トランジスタ９３の正の
ゲート−ソース電圧は、スイッチ５２をターンオンさ
せ、負のゲート−ソース電圧はスイッチ５２をターンオ
フさせる。このため、ノード１０４の電圧がハイのとき
には、スイッチ５２はＯＮであり、ノード１０４の電圧
がローのときには、スイッチ５２はＯＦＦである。この
スイッチ５２および５６を設けた結果、出力ノード２４
の電圧が充電中のときのみ電流を吸い込むため、電力を
節約することができる。遮断デバイス５６は、トランジ
スタ９３のゲートをノード２６に直接接続するのではな
く、インバータ９４，９６を備えているが、それには２
つの理由がある。第１は、インバータ９６を低い強度の
インバータとすることができることである。このため、
インバータ９６は、次の段に対し大きな負荷を与えな
い。第２の理由は、スイッチ５２が活性化あるいは不活
性化される前にノード２４が完全に遷移することができ
ることである。
【００２８】動作については、プログラマブル電流シン
ク５０内の複数のトランジスタ５８の各トランジスタ
は、その複数の制御ノードの各々に適当な電圧の印加に
より、電流を吸い込むためにターンオンまたはターンオ
フさせることができる。複数の電界効果トランジスタ５
８はＮチャンネル・デバイスであるため、これらトラン
ジスタのゲートに印加する正のゲート−ソース電圧は、
これらトランジスタをターンオンさせる。したがって、
複数の制御ノード７７の各々にハイの電圧を印加するこ
とにより、最大の電流をプログラマブル電流シンク５０
により吸い込むことができ、そして複数の制御ノード７
７の各々にローの電圧を印加することにより、プログラ
マブル電流シンク５０による電圧の吸い込みがないよう
にすることができる。複数の制御ノード７７の各々を選
択的に制御することにより、可変の量の電流をプログラ
マブル電流シンク５０により吸い込むことができる。１
つの実施形態においては、トランジスタ６０，６２，６
４，６６，６８，７０，７２および７４が発生する電流
は、その重み付けを行うことにより、トランジスタ６０
が発生する電流がｋ２7、トランジスタ６２が発生する
電流がｋ２6、トランジスタ６４が発生する電流がｋ
２5、トランジスタ６６が発生する電流がｋ２4、トラン
ジスタ６８が発生する電流がｋ２3、トランジスタ７０
が発生する電流がｋ２2、トランジスタ７２が発生する
電流がｋ２1、トランジスタ７４が発生する電流がｋ２0
となるようにし、ここで、ｋは定数である。したがっ
て、制御ノード７７は、８ビット制御ワードによりデジ
タル的に制御することができる。上述の電流ロビング発
振器１０の動作の結果は、図４−６を参照して以下に述
べる。
ク５０内の複数のトランジスタ５８の各トランジスタ
は、その複数の制御ノードの各々に適当な電圧の印加に
より、電流を吸い込むためにターンオンまたはターンオ
フさせることができる。複数の電界効果トランジスタ５
８はＮチャンネル・デバイスであるため、これらトラン
ジスタのゲートに印加する正のゲート−ソース電圧は、
これらトランジスタをターンオンさせる。したがって、
複数の制御ノード７７の各々にハイの電圧を印加するこ
とにより、最大の電流をプログラマブル電流シンク５０
により吸い込むことができ、そして複数の制御ノード７
７の各々にローの電圧を印加することにより、プログラ
マブル電流シンク５０による電圧の吸い込みがないよう
にすることができる。複数の制御ノード７７の各々を選
択的に制御することにより、可変の量の電流をプログラ
マブル電流シンク５０により吸い込むことができる。１
つの実施形態においては、トランジスタ６０，６２，６
４，６６，６８，７０，７２および７４が発生する電流
は、その重み付けを行うことにより、トランジスタ６０
が発生する電流がｋ２7、トランジスタ６２が発生する
電流がｋ２6、トランジスタ６４が発生する電流がｋ
２5、トランジスタ６６が発生する電流がｋ２4、トラン
ジスタ６８が発生する電流がｋ２3、トランジスタ７０
が発生する電流がｋ２2、トランジスタ７２が発生する
電流がｋ２1、トランジスタ７４が発生する電流がｋ２0
となるようにし、ここで、ｋは定数である。したがっ
て、制御ノード７７は、８ビット制御ワードによりデジ
タル的に制御することができる。上述の電流ロビング発
振器１０の動作の結果は、図４−６を参照して以下に述
べる。
【００２９】図４は、制御ワードの最上位４ビット（制
御ノード７８，８０，８２，８４に対応）に対しての電
流ロビング発振器１０の遅延−制御ワードのグラフであ
る。各制御ノードは、プログラマブル電流シンク５０が
吸い込む電流のステップ変化に対応している。図４の左
端は、プログラマブル電流シンク５０が電流を全く吸い
込んでいないことに対応しており、そして図５の右端
は、最大の電流をプログラマブル電流シンク５０が吸い
込んでいることに対応している。図示のように、電流ロ
ビング発振器１０の遅延すなわち周期は、プログラマブ
ル電流シンク５０が吸い込む電流に対してかなり線形で
あると共に、制御ワードに対しても線形である。図５
は、制御ワード（これは、プログラマブル電流シンク５
０が吸い込む電流の量に対応）に対する電流ロビング発
振器１０の周波数のグラフである。電流ロビング発振器
１０の周波数と制御ワードとの間の関係は、６０−２６
０ＭＨｚの範囲にわたってかなり線形であり、これは望
ましいものである。この制御領域の線形性は、インバー
タ４０内のノード２４のような、遅延素子１２，１４，
１６，１８および２０の各々内のインバータの出力ノー
ドから、電流を奪い取ることに起因するものである。イ
ンバータ４０から奪い取る電流量は、ノード２４におけ
るハイ電圧からロー電圧への遷移が完了するまでは、一
定である。これとは対照的に、従来の発振器では、イン
バータを通る動的電流を利用しており、これは、非線形
な制御につながっている。さらに、反転形遅延素子１２
のインバータ４０は駆動長制御とカスケードにする必要
がないため、本発明の教示による発振器１０は、在来の
発振器と比べより高い周波数の発振周波数を生成するこ
とができる。
御ノード７８，８０，８２，８４に対応）に対しての電
流ロビング発振器１０の遅延−制御ワードのグラフであ
る。各制御ノードは、プログラマブル電流シンク５０が
吸い込む電流のステップ変化に対応している。図４の左
端は、プログラマブル電流シンク５０が電流を全く吸い
込んでいないことに対応しており、そして図５の右端
は、最大の電流をプログラマブル電流シンク５０が吸い
込んでいることに対応している。図示のように、電流ロ
ビング発振器１０の遅延すなわち周期は、プログラマブ
ル電流シンク５０が吸い込む電流に対してかなり線形で
あると共に、制御ワードに対しても線形である。図５
は、制御ワード（これは、プログラマブル電流シンク５
０が吸い込む電流の量に対応）に対する電流ロビング発
振器１０の周波数のグラフである。電流ロビング発振器
１０の周波数と制御ワードとの間の関係は、６０−２６
０ＭＨｚの範囲にわたってかなり線形であり、これは望
ましいものである。この制御領域の線形性は、インバー
タ４０内のノード２４のような、遅延素子１２，１４，
１６，１８および２０の各々内のインバータの出力ノー
ドから、電流を奪い取ることに起因するものである。イ
ンバータ４０から奪い取る電流量は、ノード２４におけ
るハイ電圧からロー電圧への遷移が完了するまでは、一
定である。これとは対照的に、従来の発振器では、イン
バータを通る動的電流を利用しており、これは、非線形
な制御につながっている。さらに、反転形遅延素子１２
のインバータ４０は駆動長制御とカスケードにする必要
がないため、本発明の教示による発振器１０は、在来の
発振器と比べより高い周波数の発振周波数を生成するこ
とができる。
【００３０】図６は、制御ワードの最上位４ビット（こ
れはプログラマブル電流シンク５０が吸い込む電流量に
対応）に対する電流ロビング発振器１０の電力消費−制
御ワードのグラフである。図６のこのグラフの左端は、
００００の制御ワード（これはプログラマブル電流シン
ク５０が電流を全く吸い込まないことを表す）に対応
し、そして図６の右端は、１１１１の制御ワード（プロ
グラマブル電流シンク５０が大きな電流を吸い込むこと
を表す）に対応している。図示の通り、電流ロビング発
振器１０の電力消費は、プログラマブル電流シンク５０
が電流を全く吸い込まないときに最も高くなり、プログ
ラマブル電流シンク５０が最大の電流量を吸い込むとき
に最も低くなる。これは、電流ロビング発振器１０の低
い周波数で最大となり、電流ロビング発振器１０の最も
高い周波数で最低となる電力消費に対応している。この
ような電力消費−周波数特性は望ましいが、理由は、従
来では回路の電力消費は、周波数が高くなるにつれ大き
くなるからである。したがって、本発明は、高い周波数
において全体の電力消費を低くする。
れはプログラマブル電流シンク５０が吸い込む電流量に
対応）に対する電流ロビング発振器１０の電力消費−制
御ワードのグラフである。図６のこのグラフの左端は、
００００の制御ワード（これはプログラマブル電流シン
ク５０が電流を全く吸い込まないことを表す）に対応
し、そして図６の右端は、１１１１の制御ワード（プロ
グラマブル電流シンク５０が大きな電流を吸い込むこと
を表す）に対応している。図示の通り、電流ロビング発
振器１０の電力消費は、プログラマブル電流シンク５０
が電流を全く吸い込まないときに最も高くなり、プログ
ラマブル電流シンク５０が最大の電流量を吸い込むとき
に最も低くなる。これは、電流ロビング発振器１０の低
い周波数で最大となり、電流ロビング発振器１０の最も
高い周波数で最低となる電力消費に対応している。この
ような電力消費−周波数特性は望ましいが、理由は、従
来では回路の電力消費は、周波数が高くなるにつれ大き
くなるからである。したがって、本発明は、高い周波数
において全体の電力消費を低くする。
【００３１】以上、本発明並びにその利点について詳細
に説明したが、種々の変更、置換、改変が、添付の特許
請求の範囲で定めた本発明の要旨および範囲から逸脱せ
ずに行うことができる、ということは理解されるべきで
ある。
に説明したが、種々の変更、置換、改変が、添付の特許
請求の範囲で定めた本発明の要旨および範囲から逸脱せ
ずに行うことができる、ということは理解されるべきで
ある。
【００３２】以上の説明に関してさらに以下の項を開示
する。 （１） 発振器であって、リング状に接続した複数の反
転形遅延素子を含み、各反転形遅延素子が、出力ノード
を有するインバータと、該インバータの前記出力ノード
から可変の量の電流を奪い取ることにより該遅延素子に
関係した遅延周期の持続時間を制御するよう動作可能な
プログラマブル電流回路と、を含むこと、を特徴とする
発振器。 （２） 第１項記載の発振器において、前記インバータ
は、さらに、ゲートとソースとドレインとを有するＰチ
ャンネル電界効果トランジスタであって、該Ｐチャンネ
ル電界効果トランジスタの前記ドレインが前記出力ノー
ドに接続した、前記のＰチャンネル電界効果トランジス
タと、ゲートとソースとドレインとを有するＮチャンネ
ル電界効果トランジスタであって、該Ｎチャンネル電界
効果トランジスタの前記ゲートが前記Ｐチャンネル電界
効果トランジスタの前記ゲートに接続し、前記Ｎチャン
ネル電界効果トランジスタの前記ドレインが前記出力ノ
ードに接続した、前記のＮチャンネル電界効果トランジ
スタと、を含むこと、を特徴とする発振器。 （３） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、前記出力ノードに接続したこと、を特
徴とする発振器。 （４） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、複数の電流ソースと、該複数
の電流ソースと一対一の形式で接続した複数の制御ノー
ドであって、該複数の制御ノードの各々が、前記複数の
電流ソースの１つを制御するよう動作可能である、前記
の複数の制御ノードと、を含むこと、を特徴とする発振
器。 （５） 第１項記載の発振器において、前記遅延素子の
各々は、さらに、前記プログラマブル電流回路が前記出
力ノードから電流を奪い取るかあるいは電流を奪い取る
のを阻止できるように動作可能なスイッチを含むこと、
を特徴とする発振器。 （６） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、前記出力ノードから電流を供
給するよう動作可能なプログラマブル電流ソースを含む
こと、を特徴とする発振器。 （７） 第１項記載の発振器において、前記複数の遅延
素子は第１の遅延素子と第２の遅延素子を含み、前記第
２遅延素子は、前記第１遅延素子からの入力信号を受
け、前記第２遅延素子は出力信号を発生し、前記第１遅
延素子は前記第２遅延素子から前記出力信号を受け、前
記第２遅延素子からの前記出力信号は、前記プログラマ
ブル電流回路が前記出力ノードから電流を奪い取ること
ができるようにするかあるいは電流を奪い取るのを阻止
できるようにするかを制御すること、を特徴とする発振
器。 （８） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、前記出力ノードから電流を吸
い込むよう動作可能なプログラマブル電流シンクを含む
こと、を特徴とする発振器。
する。 （１） 発振器であって、リング状に接続した複数の反
転形遅延素子を含み、各反転形遅延素子が、出力ノード
を有するインバータと、該インバータの前記出力ノード
から可変の量の電流を奪い取ることにより該遅延素子に
関係した遅延周期の持続時間を制御するよう動作可能な
プログラマブル電流回路と、を含むこと、を特徴とする
発振器。 （２） 第１項記載の発振器において、前記インバータ
は、さらに、ゲートとソースとドレインとを有するＰチ
ャンネル電界効果トランジスタであって、該Ｐチャンネ
ル電界効果トランジスタの前記ドレインが前記出力ノー
ドに接続した、前記のＰチャンネル電界効果トランジス
タと、ゲートとソースとドレインとを有するＮチャンネ
ル電界効果トランジスタであって、該Ｎチャンネル電界
効果トランジスタの前記ゲートが前記Ｐチャンネル電界
効果トランジスタの前記ゲートに接続し、前記Ｎチャン
ネル電界効果トランジスタの前記ドレインが前記出力ノ
ードに接続した、前記のＮチャンネル電界効果トランジ
スタと、を含むこと、を特徴とする発振器。 （３） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、前記出力ノードに接続したこと、を特
徴とする発振器。 （４） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、複数の電流ソースと、該複数
の電流ソースと一対一の形式で接続した複数の制御ノー
ドであって、該複数の制御ノードの各々が、前記複数の
電流ソースの１つを制御するよう動作可能である、前記
の複数の制御ノードと、を含むこと、を特徴とする発振
器。 （５） 第１項記載の発振器において、前記遅延素子の
各々は、さらに、前記プログラマブル電流回路が前記出
力ノードから電流を奪い取るかあるいは電流を奪い取る
のを阻止できるように動作可能なスイッチを含むこと、
を特徴とする発振器。 （６） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、前記出力ノードから電流を供
給するよう動作可能なプログラマブル電流ソースを含む
こと、を特徴とする発振器。 （７） 第１項記載の発振器において、前記複数の遅延
素子は第１の遅延素子と第２の遅延素子を含み、前記第
２遅延素子は、前記第１遅延素子からの入力信号を受
け、前記第２遅延素子は出力信号を発生し、前記第１遅
延素子は前記第２遅延素子から前記出力信号を受け、前
記第２遅延素子からの前記出力信号は、前記プログラマ
ブル電流回路が前記出力ノードから電流を奪い取ること
ができるようにするかあるいは電流を奪い取るのを阻止
できるようにするかを制御すること、を特徴とする発振
器。 （８） 第１項記載の発振器において、前記プログラマ
ブル電流回路は、さらに、前記出力ノードから電流を吸
い込むよう動作可能なプログラマブル電流シンクを含む
こと、を特徴とする発振器。
【００３３】（９） 入力信号に可変の遅延を生成する
可変遅延反転形遅延素子であって、入力ノードと出力ノ
ードとを有するインバータであって、前記出力ノード
は、前記入力ノードにおけるローの値をもつ入力信号を
該インバータが受けたことに応答して、ある時間周期に
わたってローの値からハイの電圧に充電するよう動作可
能である、前記のインバータと、および前記入力ノード
における前記入力信号を受けたことに応答して、前記出
力ノードから電流を吸い込んで、前記出力ノードを充電
するのに要する前記時間周期に影響を与えるよう動作可
能なプログラマブル電流シンクと、から成る可変遅延反
転形遅延素子。 （１０） 第９項記載の遅延素子であって、前記プログ
ラマブル電流シンクが前記出力ノードから電流を吸い込
むのを選択的に阻止するスイッチを含むこと、を特徴と
する可変遅延反転形遅延素子。 （１１） 第９項記載の遅延素子において、前記プログ
ラマブル電流シンクは、複数の電流シンクから成るこ
と、を特徴とする可変遅延反転形遅延素子。
可変遅延反転形遅延素子であって、入力ノードと出力ノ
ードとを有するインバータであって、前記出力ノード
は、前記入力ノードにおけるローの値をもつ入力信号を
該インバータが受けたことに応答して、ある時間周期に
わたってローの値からハイの電圧に充電するよう動作可
能である、前記のインバータと、および前記入力ノード
における前記入力信号を受けたことに応答して、前記出
力ノードから電流を吸い込んで、前記出力ノードを充電
するのに要する前記時間周期に影響を与えるよう動作可
能なプログラマブル電流シンクと、から成る可変遅延反
転形遅延素子。 （１０） 第９項記載の遅延素子であって、前記プログ
ラマブル電流シンクが前記出力ノードから電流を吸い込
むのを選択的に阻止するスイッチを含むこと、を特徴と
する可変遅延反転形遅延素子。 （１１） 第９項記載の遅延素子において、前記プログ
ラマブル電流シンクは、複数の電流シンクから成るこ
と、を特徴とする可変遅延反転形遅延素子。
【００３４】（１２） 電気信号を遅延させ反転させる
方法であって、インバータの入力ノードにおいて第１の
値を有する電気信号を受けるステップであって、前記イ
ンバータが出力ノードを有する、前記のステップと、前
記入力ノードに前記電気信号を受けたことに応答して前
記第１値の補数に前記出力ノードを遷移させるステップ
であって、前記の遷移はある時間周期にわたって生起す
る、前記のステップと、および前記出力ノードから可変
の量の電流を奪い取ることにより、前記出力ノードを前
記第１値の前記補数に遷移させるのに必要な前記時間周
期を設定するステップと、から成る方法。 （１３） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、前記出力ノードから電
流を吸い込むよう動作可能なプログラマブル電流シンク
を設けること、を含むことを特徴とする方法。 （１４） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、前記出力ノードからの
電流を供給するよう動作可能なプログラマブル電流ソー
スを設けること、を含むことを特徴とする方法。 （１５） 第１３項記載の方法であって、前記プログラ
マブル電流シンクに制御信号を供給するステップを含
み、前記制御信号は、前記プログラマブル電流シンクが
吸い込む電流の量を変化させるよう動作可能であるこ
と、を特徴とする方法。 （１６） 第１２項記載の方法において、前記の入力ノ
ードにおける第１の値を有する電気信号を受けるステッ
プは、第１のトランジスタのゲートにおいておよび第２
のトランジスタのゲートにおいて前記電気信号を受ける
ことを含むこと、を特徴とする方法。 （１７） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、プログラマブル電流シ
ンクとプログラマブル電流ソースを設けることを含み、
前記プログラマブル電流シンクは、前記出力ノードが充
電中のときに前記出力ノードからの電流を吸い込むよう
動作可能であり、前記プログラマブル電流ソースは、前
記出力ノードが放電中のときに前記出力ノードからの電
流を供給するよう動作可能であること、を特徴とする方
法。 （１８） 第１２項記載の方法において、前記の電流を
奪い取るステップは、さらに、プログラマブル電流シン
クとスイッチとを設けることを含み、前記スイッチは、
前記出力ノードが充電中のときに前記プログラマブル電
流シンクが電流を吸い込めるようにすること、を特徴と
する方法。 （１９） 第１２項記載の方法において、前記の電流を
奪い取るステップは、さらに、プログラマブル電流ソー
スとスイッチとを設けることを含み、前記スイッチは、
前記出力ノードが放電中のときに前記プログラマブル電
流ソースが電流を供給できるようにすること、を特徴と
する方法。
方法であって、インバータの入力ノードにおいて第１の
値を有する電気信号を受けるステップであって、前記イ
ンバータが出力ノードを有する、前記のステップと、前
記入力ノードに前記電気信号を受けたことに応答して前
記第１値の補数に前記出力ノードを遷移させるステップ
であって、前記の遷移はある時間周期にわたって生起す
る、前記のステップと、および前記出力ノードから可変
の量の電流を奪い取ることにより、前記出力ノードを前
記第１値の前記補数に遷移させるのに必要な前記時間周
期を設定するステップと、から成る方法。 （１３） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、前記出力ノードから電
流を吸い込むよう動作可能なプログラマブル電流シンク
を設けること、を含むことを特徴とする方法。 （１４） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、前記出力ノードからの
電流を供給するよう動作可能なプログラマブル電流ソー
スを設けること、を含むことを特徴とする方法。 （１５） 第１３項記載の方法であって、前記プログラ
マブル電流シンクに制御信号を供給するステップを含
み、前記制御信号は、前記プログラマブル電流シンクが
吸い込む電流の量を変化させるよう動作可能であるこ
と、を特徴とする方法。 （１６） 第１２項記載の方法において、前記の入力ノ
ードにおける第１の値を有する電気信号を受けるステッ
プは、第１のトランジスタのゲートにおいておよび第２
のトランジスタのゲートにおいて前記電気信号を受ける
ことを含むこと、を特徴とする方法。 （１７） 第１２項記載の方法において、前記の可変の
量の電流を奪い取るステップは、プログラマブル電流シ
ンクとプログラマブル電流ソースを設けることを含み、
前記プログラマブル電流シンクは、前記出力ノードが充
電中のときに前記出力ノードからの電流を吸い込むよう
動作可能であり、前記プログラマブル電流ソースは、前
記出力ノードが放電中のときに前記出力ノードからの電
流を供給するよう動作可能であること、を特徴とする方
法。 （１８） 第１２項記載の方法において、前記の電流を
奪い取るステップは、さらに、プログラマブル電流シン
クとスイッチとを設けることを含み、前記スイッチは、
前記出力ノードが充電中のときに前記プログラマブル電
流シンクが電流を吸い込めるようにすること、を特徴と
する方法。 （１９） 第１２項記載の方法において、前記の電流を
奪い取るステップは、さらに、プログラマブル電流ソー
スとスイッチとを設けることを含み、前記スイッチは、
前記出力ノードが放電中のときに前記プログラマブル電
流ソースが電流を供給できるようにすること、を特徴と
する方法。
【００３５】（２０） 発振器は、リング状に接続した
複数の反転形遅延素子を備える。各反転形遅延素子は、
出力ノードを有するインバータを備える。また、発振器
は、インバータの出力ノードから可変の量の電流を奪い
取ることによりこの遅延素子に関連した遅延周期の持続
時間を制御するよう動作可能なプログラマブル電流回路
を備える。
複数の反転形遅延素子を備える。各反転形遅延素子は、
出力ノードを有するインバータを備える。また、発振器
は、インバータの出力ノードから可変の量の電流を奪い
取ることによりこの遅延素子に関連した遅延周期の持続
時間を制御するよう動作可能なプログラマブル電流回路
を備える。
【図１】本発明の教示事項による電流ロビング発振器の
ブロック図。
ブロック図。
【図２】図１に示した電流ロビング発振器の１つの遅延
段を示す回路図。
段を示す回路図。
【図３】図２に示した遅延段の例示的な実現例を示す回
路図。
路図。
【図４】図１に示した電流ロビング発振器のための遅延
周期−制御ワードを示すグラフ。
周期−制御ワードを示すグラフ。
【図５】図１に示した電流ロビング発振器のための周波
数−制御ワードを示すグラフ。
数−制御ワードを示すグラフ。
【図６】図１に示した電流ロビング発振器のための電流
消費−制御ワードを示すグラフ。
消費−制御ワードを示すグラフ。
１０ 電流ロビング発振器 １２，１４，１６，１８，２０ 反転形遅延素子 ２２，２４，２６，２８、３０ ノード ３２，３４，３６，３８、３９ フィードバック信号 ４０ インバータ ４２，４４ 電界効果トランジスタ ４６ 仮想キャパシタ ４８ 電流 ５０ プログラマブル電流シンク ５２ スイッチ ５４ 抵抗器 ５６ 遮断デバイス ５８ 複数の電界効果トランジスタ ６０，６２，６４，６６，６８，７０，７２，７４ 電
界効果トランジスタ ７７ 複数の制御ノード ７８，８０，８２，８４，８６，８８，９０，９２ 制
御ノード １０２ ノード １０４ 出力ノード
界効果トランジスタ ７７ 複数の制御ノード ７８，８０，８２，８４，８６，８８，９０，９２ 制
御ノード １０２ ノード １０４ 出力ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ランディ テイラー アメリカ合衆国 テキサス州ダラス，チャ ンドラー ドライブ 13003
Claims (2)
- 【請求項１】リング状に接続した複数の反転形遅延素子
を含み、 各反転形遅延素子が、 出力ノードを有するインバータと、 該インバータの前記出力ノードから可変の量の電流を奪
い取ることにより該遅延素子に関係した遅延周期の持続
時間を制御するよう動作可能なプログラマブル電流回路
と、を含むこと、を特徴とする発振器。 - 【請求項２】電気信号を遅延させ反転させる方法であっ
て、 インバータの入力ノードにおいて第１の値を有する電気
信号を受けるステップであって、前記インバータが出力
ノードを有する、前記ステップと、 前記入力ノードに前記電気信号を受けたことに応答して
前記第１の値の補数に前記出力ノードを遷移させるステ
ップであって、その遷移はある時間周期にわたって生起
する、前記ステップと、 前記出力ノードから可変の量の電流を奪い取ることによ
り、前記出力ノードを前記第１の値の前記補数に遷移さ
せるのに必要な前記時間周期を設定するステップと、か
ら成る前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/990,484 US5949292A (en) | 1997-12-15 | 1997-12-15 | Ring oscillator using current robbing for controlling delay period |
| US990484 | 1997-12-15 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008173522A Division JP2008252943A (ja) | 1997-12-15 | 2008-07-02 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317647A true JPH11317647A (ja) | 1999-11-16 |
Family
ID=25536201
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10356489A Withdrawn JPH11317647A (ja) | 1997-12-15 | 1998-12-15 | 発振器 |
| JP2008173522A Abandoned JP2008252943A (ja) | 1997-12-15 | 2008-07-02 | 発振器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008173522A Abandoned JP2008252943A (ja) | 1997-12-15 | 2008-07-02 | 発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5949292A (ja) |
| EP (1) | EP0926824A3 (ja) |
| JP (2) | JPH11317647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261590A (ja) * | 2001-02-28 | 2002-09-13 | Asahi Kasei Microsystems Kk | 遅延装置 |
| KR100728996B1 (ko) | 2006-09-29 | 2007-06-15 | 주식회사 하이닉스반도체 | 링 오실레이터 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990714A (en) * | 1996-12-26 | 1999-11-23 | United Microelectronics Corporation | Clock signal generating circuit using variable delay circuit |
| JP2001339283A (ja) * | 2000-05-26 | 2001-12-07 | Mitsubishi Electric Corp | 遅延回路およびそのための半導体回路装置 |
| US6411150B1 (en) * | 2001-01-30 | 2002-06-25 | Cypress Semiconductor Corp. | Dynamic control of input buffer thresholds |
| US6603339B2 (en) | 2001-12-14 | 2003-08-05 | International Business Machines Corporation | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator |
| US6593789B2 (en) | 2001-12-14 | 2003-07-15 | International Business Machines Corporation | Precise and programmable duty cycle generator |
| US6577202B1 (en) | 2001-12-14 | 2003-06-10 | International Business Machines Corporation | Multiple duty cycle tap points for a precise and programmable duty cycle generator |
| US6509771B1 (en) | 2001-12-14 | 2003-01-21 | International Business Machines Corporation | Enhanced operational frequency for a precise and programmable duty cycle generator |
| US7212021B2 (en) * | 2002-03-12 | 2007-05-01 | Intel Corporation | Manufacturing integrated circuits and testing on-die power supplies using distributed programmable digital current sinks |
| US7039885B1 (en) * | 2003-01-21 | 2006-05-02 | Barcelona Design, Inc. | Methodology for design of oscillator delay stage and corresponding applications |
| GB2403082B (en) * | 2003-06-18 | 2005-08-31 | Motorola Inc | Arrangement and method for digital delay line |
| US20060224337A1 (en) * | 2005-03-31 | 2006-10-05 | Intel Corporation, A Delaware Corporation | Programmable current load systems and methods |
| EP3403328B1 (en) | 2016-01-15 | 2021-06-30 | Seamless Microsystems, Inc. | Ring-oscillator based operational amplifier for scaled cmos technologies |
| US10833664B2 (en) | 2017-08-14 | 2020-11-10 | Apple Inc. | Supply tracking delay element in multiple power domain designs |
| CN120567160B (zh) * | 2025-07-31 | 2025-10-03 | 中国人民解放军国防科技大学 | 利用相反时钟补偿加固的环形振荡器、芯片及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3247128B2 (ja) * | 1991-10-09 | 2002-01-15 | 富士通株式会社 | 可変遅延回路 |
| US5300898A (en) * | 1992-07-29 | 1994-04-05 | Ncr Corporation | High speed current/voltage controlled ring oscillator circuit |
| JP3528203B2 (ja) * | 1993-06-30 | 2004-05-17 | ソニー株式会社 | リング発振器および電圧制御発振器 |
| US5559473A (en) * | 1994-06-23 | 1996-09-24 | At&T Global Information Solutions Company | Multi-range voltage controlled oscillator |
| JPH09191239A (ja) * | 1996-01-10 | 1997-07-22 | Hitachi Ltd | 可変遅延回路 |
-
1997
- 1997-12-15 US US08/990,484 patent/US5949292A/en not_active Expired - Lifetime
-
1998
- 1998-12-04 EP EP98309969A patent/EP0926824A3/en not_active Withdrawn
- 1998-12-15 JP JP10356489A patent/JPH11317647A/ja not_active Withdrawn
-
2008
- 2008-07-02 JP JP2008173522A patent/JP2008252943A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261590A (ja) * | 2001-02-28 | 2002-09-13 | Asahi Kasei Microsystems Kk | 遅延装置 |
| KR100728996B1 (ko) | 2006-09-29 | 2007-06-15 | 주식회사 하이닉스반도체 | 링 오실레이터 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0926824A2 (en) | 1999-06-30 |
| EP0926824A3 (en) | 2000-12-27 |
| JP2008252943A (ja) | 2008-10-16 |
| US5949292A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008252943A (ja) | 発振器 | |
| US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
| KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
| EP0379169A2 (en) | Signal delay circuit using charge pump circuit | |
| US7292079B2 (en) | DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner | |
| US3995232A (en) | Integrated circuit oscillator | |
| US7471105B2 (en) | Level shifter and level shifting method for higher speed and lower power | |
| JP3347036B2 (ja) | アナログｐｌｌ回路、半導体装置、および電圧制御発振器の発振制御方法 | |
| US20030112045A1 (en) | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator | |
| JPH09284125A (ja) | 可変遅延回路 | |
| CN108055021B (zh) | 振荡器 | |
| JPH10224186A (ja) | 電圧制御発振器 | |
| US6542004B1 (en) | Output buffer method and apparatus with on resistance and skew control | |
| JP3607580B2 (ja) | 電圧制御発振器 | |
| US6091271A (en) | Frequency doubling method and apparatus | |
| JPH0254698B2 (ja) | ||
| US6353349B1 (en) | Pulse delay circuit with stable delay | |
| JPH09246920A (ja) | 半導体集積回路装置 | |
| JPH0440112A (ja) | 電圧制御発振器 | |
| JPH08102643A (ja) | 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JP3304926B2 (ja) | 電圧補正発振装置及び発振周波数の制御方法 | |
| US20060170478A1 (en) | Delay circuit for semiconductor device | |
| JP3424990B2 (ja) | 位相比較器 | |
| US8884707B2 (en) | Two-delay voltage-controlled-oscillator with wide tuning range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070706 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071009 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071012 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080819 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081225 |