JPH11328007A5 - - Google Patents
Info
- Publication number
- JPH11328007A5 JPH11328007A5 JP1999013762A JP1376299A JPH11328007A5 JP H11328007 A5 JPH11328007 A5 JP H11328007A5 JP 1999013762 A JP1999013762 A JP 1999013762A JP 1376299 A JP1376299 A JP 1376299A JP H11328007 A5 JPH11328007 A5 JP H11328007A5
- Authority
- JP
- Japan
- Prior art keywords
- address
- access
- external
- control signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (3)
- 連続ページ・モードを有するメモリ・コントローラ（４２）であって：
パイプライン・バスのアドレス部分に結合するように構成されたアドレス入力端子；
前記アドレス入力端子に結合された入力端子，アクティブの場合、転送の開始を示す第１制御信号を受信する制御入力端子，および出力端子を有するレジスタ（６０）であって、前記第１制御信号の活性化に応答して、前記入力端子における値を格納するレジスタ（６０）；
前記レジスタ（６０）の前記出力端子に結合された第１入力端子，前記パイプライン・バスの前記アドレス部分に結合された第２入力端子，およびページ・ヒット信号を供給する出力端子を有する比較器（６２）；および
前記ページ・ヒット信号を受信する第１入力端子，アクティブの場合、第１アクセスの完了前に、前記パイプライン・バスの前記アドレス部分上において次のアドレスが有効であることを示す第２制御信号を受信する第２入力端子，および外部バスの制御部分に結合された出力端子を有する状態機械（５６）であって、少なくとも１つの外部制御信号を活性化し、続いて前記第１アクセスの間の前記第２制御信号の不活性化に応答して、または前記第２制御信号がアクティブの場合に前記ページ・ヒット信号の不活性化に応答して、前記第１アクセスの間に前記少なくとも一つの外部制御信号を不活性化することにより、前記外部バス上でプリチャージを開始することによって、前記外部バス上の前記第１アクセスを制御する状態機械（５６）；
から成ることを特徴とするメモリ・コントローラ（４２）。 - メモリ（４３）にアクセスする方法であって：
パイプライン内部バスからの第１内部アクセスの第１アドレスを受信する段階；
少なくとも１つの外部制御信号を活性化することによって、外部バス上の前記第１内部アクセスに対応する第１外部アクセスを制御する段階；ならびに
前記第１外部アクセスの完了前に、前記パイプライン内部バスから第２内部アクセスの第２アドレスが受信された場合：
前記第２アドレスを前記第１アドレスと比較する段階；および
前記第２アドレスが前記第１アドレスに等しくない場合、前記第１外部アクセスの間に前記少なくとも一つの外部制御信号を不活性化することにより、前記メモリ（４３）のプリチャージを開始する段階；を実行する段階；
から成ることを特徴とする方法。 - メモリ（４３）にアクセスする方法であって：
パイプライン内部バスからの第１内部アクセスの第１アドレスを受信する段階；
少なくとも１つの外部制御信号を活性化することによって、外部バス上の前記メモリ（４３）に対する前記第１内部アクセスに対応する第１外部アクセスを制御する段階；
前記第１内部アクセスの完了前に、選択的に前記パイプライン内部バスから第２内部アクセスの第２アドレスを受信する段階；および
前記第１内部アクセスの前記完了前に前記パイプライン内部バスから前記第２アドレスを受信していない場合、前記第１外部アクセスの間に前記少なくとも一つの外部制御信号を不活性化することにより、前記メモリ（４３）のプリチャージを開始する段階；
から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/010,976 US6128716A (en) | 1998-01-23 | 1998-01-23 | Memory controller with continuous page mode and method therefor |
| US010976 | 1998-01-23 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11328007A JPH11328007A (ja) | 1999-11-30 |
| JPH11328007A5 true JPH11328007A5 (ja) | 2005-02-03 |
| JP3795689B2 JP3795689B2 (ja) | 2006-07-12 |
Family
ID=21748322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01376299A Expired - Lifetime JP3795689B2 (ja) | 1998-01-23 | 1999-01-22 | 連続ページ・モードを有するメモリ・コントローラおよびその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6128716A (ja) |
| EP (1) | EP0932102A1 (ja) |
| JP (1) | JP3795689B2 (ja) |
| KR (1) | KR100623892B1 (ja) |
| CN (1) | CN1122922C (ja) |
| TW (1) | TW411411B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002063069A (ja) | 2000-08-21 | 2002-02-28 | Hitachi Ltd | メモリ制御装置、データ処理システム及び半導体装置 |
| US7290117B2 (en) * | 2001-12-20 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Memory having increased data-transfer speed and related systems and methods |
| KR100510491B1 (ko) * | 2002-10-07 | 2005-08-26 | 삼성전자주식회사 | 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법 |
| US7469316B2 (en) * | 2003-02-10 | 2008-12-23 | Intel Corporation | Buffered writes and memory page control |
| US7082514B2 (en) * | 2003-09-18 | 2006-07-25 | International Business Machines Corporation | Method and memory controller for adaptive row management within a memory subsystem |
| JP4085983B2 (ja) * | 2004-01-27 | 2008-05-14 | セイコーエプソン株式会社 | 情報処理装置およびメモリアクセス方法 |
| KR20050112973A (ko) * | 2004-05-28 | 2005-12-01 | 삼성전자주식회사 | 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법 |
| US7315928B2 (en) * | 2005-02-03 | 2008-01-01 | Mediatek Incorporation | Apparatus and related method for accessing page mode flash memory |
| CN100370436C (zh) * | 2005-09-07 | 2008-02-20 | 深圳市海思半导体有限公司 | 一种提高存储器访问效率的方法及存储器控制器 |
| JP2007249837A (ja) * | 2006-03-17 | 2007-09-27 | Nec Electronics Corp | メモリ制御装置、メモリ制御方法及び携帯機器 |
| JP5321189B2 (ja) * | 2009-03-27 | 2013-10-23 | ソニー株式会社 | メモリ制御装置 |
| JP6170363B2 (ja) * | 2013-07-17 | 2017-07-26 | キヤノン株式会社 | 制御装置、コンピュータシステム、制御方法、及びプログラム |
| US10152262B2 (en) | 2016-05-03 | 2018-12-11 | Micron Technology, Inc. | Memory access techniques in memory devices with multiple partitions |
| KR102701812B1 (ko) | 2016-07-27 | 2024-09-03 | 에스케이하이닉스 주식회사 | 휘발성 메모리를 캐쉬로 사용하는 비휘발성 메모리 시스템 |
| KR20220007403A (ko) * | 2020-07-10 | 2022-01-18 | 한국전자기술연구원 | 프로세싱인메모리의 메모리 관리 방법 및 장치 |
| CN119479720B (zh) * | 2025-01-15 | 2025-05-16 | 北京微核芯科技有限公司 | 页面调度策略的确定方法、装置和设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4799199A (en) * | 1986-09-18 | 1989-01-17 | Motorola, Inc. | Bus master having burst transfer mode |
| US5335336A (en) * | 1988-03-28 | 1994-08-02 | Hitachi, Ltd. | Memory device having refresh mode returning previous page address for resumed page mode |
| US5301299A (en) * | 1990-06-07 | 1994-04-05 | Intel Corporation | Optimized write protocol for memory accesses utilizing row and column strobes |
| US5241503A (en) * | 1991-02-25 | 1993-08-31 | Motorola, Inc. | Dynamic random access memory with improved page-mode performance and method therefor having isolator between memory cells and sense amplifiers |
| US5581513A (en) * | 1995-04-19 | 1996-12-03 | Cirrus Logic, Inc. | Continuous page random access memory and systems and methods using the same |
-
1998
- 1998-01-23 US US09/010,976 patent/US6128716A/en not_active Expired - Lifetime
- 1998-12-24 CN CN98126047A patent/CN1122922C/zh not_active Expired - Lifetime
-
1999
- 1999-01-05 TW TW088100072A patent/TW411411B/zh not_active IP Right Cessation
- 1999-01-11 EP EP99100433A patent/EP0932102A1/en not_active Withdrawn
- 1999-01-22 KR KR1019990001943A patent/KR100623892B1/ko not_active Expired - Lifetime
- 1999-01-22 JP JP01376299A patent/JP3795689B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11328007A5 (ja) | ||
| US5848025A (en) | Method and apparatus for controlling a memory device in a page mode | |
| JP2571067B2 (ja) | バスマスタ | |
| EP0547769B1 (en) | Write overlap with overwrite prevention | |
| US5875452A (en) | DRAM/SRAM with uniform access time using buffers, write back, address decode, read/write and refresh controllers | |
| US5761708A (en) | Apparatus and method to speculatively initiate primary memory accesses | |
| JPH11501751A (ja) | トグル・モード・インクリメント論理回路を使用した線形およびトグル・モードのバースト・アクセス・シーケンスを制御する方法および装置 | |
| JP3795689B2 (ja) | 連続ページ・モードを有するメモリ・コントローラおよびその方法 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| US6243768B1 (en) | Method and apparatus for controlling data transfer between a synchronous DRAM-type memory and a system bus | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| US5893917A (en) | Memory controller and method of closing a page of system memory | |
| US5926828A (en) | Method and apparatus for controlling data transfer between a synchronous DRAM-type memory and a system bus | |
| US7003638B2 (en) | Memory bus interface for use in a peripheral device | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| JPH06222994A (ja) | キャッシュメモリシステム | |
| JP2002288117A (ja) | 同期型メモリに対するフライバイ転送を可能にするｄｍａ制御システム | |
| JP3701045B2 (ja) | 処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JPH07334476A (ja) | プログラム転送装置 | |
| JP3202272B2 (ja) | Ｄｍａコントローラ | |
| JPH04199208A (ja) | メモリリセット制御方式 | |
| JPH08202650A (ja) | Ｄｍａ転送制御装置 | |
| JPS6217780B2 (ja) | ||
| JPH0537312Y2 (ja) |