JPH114362A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH114362A JPH114362A JP9156318A JP15631897A JPH114362A JP H114362 A JPH114362 A JP H114362A JP 9156318 A JP9156318 A JP 9156318A JP 15631897 A JP15631897 A JP 15631897A JP H114362 A JPH114362 A JP H114362A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- circuit
- edge
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 映像信号をＡ／Ｄ変換している映像装置にお
いて、映像原信号に対して自動的に最適な位相でのサン
プリングクロックを発生させる。 【解決手段】 映像原信号のエッジを検出する手段２１
と、この検出信号とサンプリングクロックとの位相比較
手段２２と、同期信号からサンプリングクロックを発生
させるクロック発生回路３を備え、位相比較手段２２で
の比較結果によりクロック回路３の発振周波数を変化さ
せる。
いて、映像原信号に対して自動的に最適な位相でのサン
プリングクロックを発生させる。 【解決手段】 映像原信号のエッジを検出する手段２１
と、この検出信号とサンプリングクロックとの位相比較
手段２２と、同期信号からサンプリングクロックを発生
させるクロック発生回路３を備え、位相比較手段２２で
の比較結果によりクロック回路３の発振周波数を変化さ
せる。
Description
【０００１】
【発明の属する技術分野】本発明は映像信号をＡ／Ｄ変
換している映像装置に関するものである。
換している映像装置に関するものである。
【０００２】
【従来の技術】従来、クロック再生回路は特開平７−２
１２６１６号公報に記載されたものが知られている。
１２６１６号公報に記載されたものが知られている。
【０００３】図３は従来のクロック再生回路の構成を示
すものである。図３において、符号１はＡ／Ｄ変換回
路、３はクロック発生回路でこの構成要素として位相比
較回路１０、ＬＰＦ１１、電圧制御発振回路１２、分周
回路１３がある。また４はＭＰＵ、５は不揮発性メモ
リ、６はパルス幅計測回路である。
すものである。図３において、符号１はＡ／Ｄ変換回
路、３はクロック発生回路でこの構成要素として位相比
較回路１０、ＬＰＦ１１、電圧制御発振回路１２、分周
回路１３がある。また４はＭＰＵ、５は不揮発性メモ
リ、６はパルス幅計測回路である。
【０００４】パルス幅計測回路６で映像原信号のパルス
幅を計測してＭＰＵ４で分周情報Ｎを算出し、分周回路
１３を制御することにより、映像原信号に最適な周波数
のサンプリングクロックを発生する。
幅を計測してＭＰＵ４で分周情報Ｎを算出し、分周回路
１３を制御することにより、映像原信号に最適な周波数
のサンプリングクロックを発生する。
【０００５】
【発明が解決しようとする課題】このクロック再生回路
においては、水平同期信号との位相比較のみでクロック
を発生させるので、クロックと映像原信号との位相が最
適ではなく、位相ずれによりＡ／Ｄ変換回路１で本来の
サンプリング位置とは異なる位置でサンプリングしてし
まう可能性があり、そのために外部から位相を調整する
手段を設けることが要求される。
においては、水平同期信号との位相比較のみでクロック
を発生させるので、クロックと映像原信号との位相が最
適ではなく、位相ずれによりＡ／Ｄ変換回路１で本来の
サンプリング位置とは異なる位置でサンプリングしてし
まう可能性があり、そのために外部から位相を調整する
手段を設けることが要求される。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明は、映像原信号のエッジを検出する手段と、こ
の検出信号とサンプリングクロックとの位相比較手段
と、前記クロック発生回路を備え、位相比較手段での比
較結果によりクロック回路の発振周波数を変化させるよ
うに構成したものである。これにより、クロックの位相
は映像原信号のエッジに合わせられ、自動的に最適な位
置でのサンプリングができる。
に本発明は、映像原信号のエッジを検出する手段と、こ
の検出信号とサンプリングクロックとの位相比較手段
と、前記クロック発生回路を備え、位相比較手段での比
較結果によりクロック回路の発振周波数を変化させるよ
うに構成したものである。これにより、クロックの位相
は映像原信号のエッジに合わせられ、自動的に最適な位
置でのサンプリングができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、映像原信号のエッジとサンプリングクロックとの位
相差によって発振周波数を変化させることを特徴とした
ものであり、クロックの位相を映像原信号のエッジに合
わせることが可能となり、自動的に最適な位置でのサン
プリングができるという作用を有する。
は、映像原信号のエッジとサンプリングクロックとの位
相差によって発振周波数を変化させることを特徴とした
ものであり、クロックの位相を映像原信号のエッジに合
わせることが可能となり、自動的に最適な位置でのサン
プリングができるという作用を有する。
【０００８】請求項２に記載の発明は、映像原信号のエ
ッジを検出する手段と、この検出信号とサンプリングク
ロックとの位相比較手段と、同期信号からサンプリング
クロックを発生させるクロック発生回路を備え、位相比
較手段での比較結果によりクロック回路の発振周波数を
変化させることを特徴としたものであり、クロックの位
相は映像原信号のエッジに合わせられ、自動的に最適な
位置でのサンプリングができるという作用を有する。
ッジを検出する手段と、この検出信号とサンプリングク
ロックとの位相比較手段と、同期信号からサンプリング
クロックを発生させるクロック発生回路を備え、位相比
較手段での比較結果によりクロック回路の発振周波数を
変化させることを特徴としたものであり、クロックの位
相は映像原信号のエッジに合わせられ、自動的に最適な
位置でのサンプリングができるという作用を有する。
【０００９】請求項３に記載の発明は、前記エッジ検出
手段が、複数の映像原信号成分に対しそれぞれ独立に設
けられ、これらの論理和をとった検出信号から位相比較
を行うことを特徴としたものであり、映像原信号各成分
のエッジを検出することで、請求項２に記載の発明に対
してより有効なエッジ検出が可能となるという作用を有
する。
手段が、複数の映像原信号成分に対しそれぞれ独立に設
けられ、これらの論理和をとった検出信号から位相比較
を行うことを特徴としたものであり、映像原信号各成分
のエッジを検出することで、請求項２に記載の発明に対
してより有効なエッジ検出が可能となるという作用を有
する。
【００１０】（実施の形態１）以下に、本発明の実施の
形態１におけるクロック再生回路について図１を用いて
説明する。
形態１におけるクロック再生回路について図１を用いて
説明する。
【００１１】図１は本発明の実施の形態１におけるクロ
ック再生回路の主要ブロック構成図を示す。図１におい
て、符号２１は映像原信号のエッジを検出する手段、２
２はエッジ検出信号とサンプリングクロックとの位相比
較手段である。
ック再生回路の主要ブロック構成図を示す。図１におい
て、符号２１は映像原信号のエッジを検出する手段、２
２はエッジ検出信号とサンプリングクロックとの位相比
較手段である。
【００１２】この構成によれば、エッジ検出手段２１で
検出された信号とクロック発生回路３の出力クロックと
の位相差を位相比較手段２２で検出して位相差に応じた
電圧を発生させ、これを電圧制御発振回路１２における
制御電圧に加えることで、クロックの位相が映像原信号
のエッジに合わせられ、自動的に最適な位置でのサンプ
リングを行うことができる。
検出された信号とクロック発生回路３の出力クロックと
の位相差を位相比較手段２２で検出して位相差に応じた
電圧を発生させ、これを電圧制御発振回路１２における
制御電圧に加えることで、クロックの位相が映像原信号
のエッジに合わせられ、自動的に最適な位置でのサンプ
リングを行うことができる。
【００１３】（実施の形態２）つぎに、本発明の実施の
形態２におけるクロック再生回路について図２を用いて
説明する。
形態２におけるクロック再生回路について図２を用いて
説明する。
【００１４】図２は本発明の実施の形態２におけるクロ
ック再生回路の主要ブロック構成図を示し、エッジ検出
手段２１は映像原信号のＲ、Ｇ、Ｂ各成分に対して独立
に設けられ、各検出手段の出力について論理和されたも
のが位相比較回路２２に入力される構成である。
ック再生回路の主要ブロック構成図を示し、エッジ検出
手段２１は映像原信号のＲ、Ｇ、Ｂ各成分に対して独立
に設けられ、各検出手段の出力について論理和されたも
のが位相比較回路２２に入力される構成である。
【００１５】この構成によれば、 Ｒ、Ｇ、Ｂ各成分に
対して独立に設けられたエッジ検出手段２１で検出され
た各信号の論理和したものとクロック発生回路３の出力
クロックとの位相差を位相比較手段２２で検出して位相
差に応じた電圧を発生させ、これを電圧制御発振回路１
２における制御電圧に加えることで、クロックの位相が
映像原信号のＲ、Ｇ、Ｂ各成分のエッジの１つに合わせ
られ、自動的に最適な位置でのサンプリングを行うこと
ができる。
対して独立に設けられたエッジ検出手段２１で検出され
た各信号の論理和したものとクロック発生回路３の出力
クロックとの位相差を位相比較手段２２で検出して位相
差に応じた電圧を発生させ、これを電圧制御発振回路１
２における制御電圧に加えることで、クロックの位相が
映像原信号のＲ、Ｇ、Ｂ各成分のエッジの１つに合わせ
られ、自動的に最適な位置でのサンプリングを行うこと
ができる。
【００１６】
【発明の効果】以上のように本発明によれば、映像原信
号のエッジとサンプリングクロックとの位相比較手段に
おける比較結果によりクロック発生回路の発振周波数を
変化させることにより、映像原信号に対する位相補正を
行って、自動的に最適な位相でのサンプリングクロック
が出力されるという有利な効果が得られる。
号のエッジとサンプリングクロックとの位相比較手段に
おける比較結果によりクロック発生回路の発振周波数を
変化させることにより、映像原信号に対する位相補正を
行って、自動的に最適な位相でのサンプリングクロック
が出力されるという有利な効果が得られる。
【図１】本発明の実施の形態１におけるクロック再生回
路のブロック構成図
路のブロック構成図
【図２】本発明の実施の形態２におけるクロック再生回
路のブロック構成図
路のブロック構成図
【図３】従来のクロック再生回路のブロック構成図
１０ 位相比較回路 １１ ＬＰＦ １２ 電圧制御発振回路 １３ 分周回路 ２１ エッジ検出手段 ２２ 位相比較手段
Claims (3)
- 【請求項１】 映像原信号のエッジとサンプリングクロ
ックとの位相差によってクロック発生回路の発振周波数
を変化するように構成したクロック再生回路。 - 【請求項２】 映像原信号のエッジを検出する手段と、
この検出信号とサンプリングクロックとの位相比較手段
と、同期信号からサンプリングクロックを発生させるク
ロック発生回路を備え、位相比較手段での比較結果によ
りクロック回路の発振周波数を変化させることを特徴と
するクロック再生回路。 - 【請求項３】 前記エッジ検出手段が、複数の映像原信
号成分に対しそれぞれ独立に設けられ、これらの論理和
をとった検出信号から位相比較を行うことを特徴とする
請求項２記載のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156318A JPH114362A (ja) | 1997-06-13 | 1997-06-13 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156318A JPH114362A (ja) | 1997-06-13 | 1997-06-13 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114362A true JPH114362A (ja) | 1999-01-06 |
Family
ID=15625185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156318A Pending JPH114362A (ja) | 1997-06-13 | 1997-06-13 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001038B1 (ko) | 2008-07-21 | 2010-12-14 | 한양대학교 산학협력단 | 샘플 패턴 기반 주파수 오류 검출을 이용한 클록 복원 루프 |
| JP2011259507A (ja) * | 2004-04-29 | 2011-12-22 | Analog Devices Inc | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
-
1997
- 1997-06-13 JP JP9156318A patent/JPH114362A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011259507A (ja) * | 2004-04-29 | 2011-12-22 | Analog Devices Inc | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
| KR101001038B1 (ko) | 2008-07-21 | 2010-12-14 | 한양대학교 산학협력단 | 샘플 패턴 기반 주파수 오류 검출을 이용한 클록 복원 루프 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172711B1 (en) | Sychronize processing circuit for multiscan display devices | |
| JPH114362A (ja) | クロック再生回路 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JP3248403B2 (ja) | ディジタルコンバーゼンス装置 | |
| JPH11154940A (ja) | クロック発生回路 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPS6236944A (ja) | 搬送波再生方式 | |
| JPH114359A (ja) | テレビジョン受像機 | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP2968754B2 (ja) | クロック位相同期回路 | |
| KR0150119B1 (ko) | 자유발진 주파수의 드리프트 보정장치 | |
| JPH11298754A (ja) | 水平画面位置調整回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2000047644A (ja) | 液晶表示装置 | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JPH0851359A (ja) | デジタル位相比較器 | |
| KR200245562Y1 (ko) | 중첩된영상신호의수평동기보정장치 | |
| JP2000175069A (ja) | 歪み補正回路 | |
| JPS61203793A (ja) | 位相検波回路及びこれを用いた時間軸変動補正装置 | |
| JPH01180118A (ja) | ディジタルｐｌｌ回路 | |
| JPH0964859A (ja) | 適時位相比較回路 | |
| JPH1127247A (ja) | 系切替方式 | |
| JPH04242386A (ja) | イメージセンサ |