JPH1167698A - 半導体チップおよび半導体チップの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体ウエハから半導体チップを破損させる
ことなく分離することができ、かつ、製造工程において
流動性材料が流出しにくい半導体チップの製造方法等を
提供する。 【解決手段】 ＲＩＥ工程において、チップ分離用領域
３４の層間膜４２を点状に除去し、小さい切断補助用穴
９０を多数形成する。したがって、後に塗布されるレジ
スト（図示せず）が切断補助用穴９０に流れ込むことは
あまりない。また、小さい切断補助用穴９０の上に形成
された第１ＵＳＧ層４４の上面に生じた凹部も小さい点
状になっている。したがって、第１ＵＳＧ層４４の上面
に塗布したＳＯＧ層４６が、当該凹部に大量に流れ込ん
でしまうことはない。一方、半導体ウエハを切断する
際、クラック等が生じたとしても、生じたクラック等の
進行を、切断補助用穴９０、９２、９４、９６のいずれ
かにおいて食止めることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体チップに
関し、特に、半導体ウエハの所定のチップ分離用領域に
おいて半導体ウエハから半導体チップを分離するチップ
分離工程を有する半導体チップの製造方法等に関する。

【０００２】

【従来の技術】半導体素子を多数形成した１枚のウエハ
をダイシングソー等により切り分けることにより、複数
のダイ（半導体チップ）を得る技術が知られている。シ
リコンウエハからダイを切出す作業のようす（フルカッ
トの場合）を、図８に示す。まず図８Ａに示すように、
ウエハ２を、表面に粘着材を塗布したプラスチックフィ
ルム４に貼りつける。つぎに、図８Ｂに示すように、貼
りつけたウエハ２をダイシングソー６により完全に切断
する。

【０００３】ウエハ２からダイ８を切出す際、ダイシン
グソー６により、ダイ８の一部（特に上部）が破損する
のを防止するために、ウエハ２の切断線１０、１２（図
９参照）に沿って、図８Ａに示すような切断補助用溝１
８が設けられている。この切断補助用溝１８は、ウエハ
２の絶縁層２４（図１０Ａ参照）をエッチングする際
に、同時にエッチングにより形成される。

【０００４】このように、切断補助用溝１８を設けるこ
とにより、ウエハ２から多数のダイ８を、破損させるこ
となく切出すことができる（図９参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法には、次のような問題点があった。切
断補助溝１８は、ウエハ２の絶縁層２４のエッチング工
程において同時にエッチングにより形成される。したが
って、このエッチング工程の後にアルミ配線等の形成工
程がある場合には、アルミ配線２０をパタニングするた
めに図１０Ａに示すように形成したレジスト２２の一部
が、図１０Ｂに示すように、切断補助用溝１８により生
じた凹みに流れ込んでしまう。

【０００６】このため、このようなレジスト２２をマス
クとして、アルミ配線２０をエッチングすると、図１０
Ｃに示すように、切断補助用溝１８近傍のアルミ配線２
０の形状が、所望の形状と異なった形状になってしま
う。これでは、得られたダイ８の機能を阻害するおそれ
がある。

【０００７】また、アルミ配線２０の下地となる絶縁層
２４を平坦化するために、ＳＯＧ（Spin On Glass）法
を用いることがある。ＳＯＧ法は、絶縁層２４の上面の
凹部（図示せず）を埋めるように、流動性を有する絶縁
材料を塗布する手法であるが、このとき、塗布した絶縁
材料が切断補助用溝１８に流れ込んでしまうため、絶縁
層２４の平坦化を所期のように行なうことができないこ
とがある。

【０００８】この発明は、このような問題点を解決し、
半導体ウエハから半導体チップ（ダイ）を破損させるこ
となく分離（切断）することができ、かつ、レジストや
ＳＯＧ用の絶縁材料等の流動性材料が流れ込みにくい分
離補助用凹部（切断補助用溝）を有する半導体チップお
よび半導体チップの製造方法を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】請求項１の半導体チップ
の製造方法は、半導体ウエハに形成された絶縁層をエッ
チングする絶縁層エッチング工程と、半導体ウエハの所
定のチップ分離用領域において半導体ウエハから半導体
チップを分離するチップ分離工程と、を有する半導体チ
ップの製造方法であって、チップ分離工程に先立つ少な
くとも一つの絶縁層エッチング工程において、前記チッ
プ分離用領域における当該絶縁層に、複数の分離補助用
凹部をエッチングにより形成すること、を特徴とする。

【００１０】請求項２の半導体チップの製造方法は、請
求項１の半導体チップの製造方法において、前記複数の
分離補助用凹部を、複数の線状凹部としたこと、を特徴
とする。

【００１１】請求項３の半導体チップの製造方法は、請
求項１の半導体チップの製造方法において、前記複数の
分離補助用凹部を、複数の点状凹部としたこと、を特徴
とする。

【００１２】請求項４の半導体チップの製造方法は、請
求項１ないし請求項３のいずれかの半導体チップの製造
方法において、２以上の絶縁層エッチング工程におい
て、２層以上の当該絶縁層に前記複数の分離補助用凹部
をそれぞれ形成すること、を特徴とする。

【００１３】請求項５の半導体チップの製造方法は、請
求項４の半導体チップの製造方法において、前記チップ
分離用領域において上下に接する２つの絶縁層にそれぞ
れ前記複数の分離補助用凹部を形成する際、それぞれの
絶縁層に形成される複数の分離補助用凹部が上下に重な
らない位置に形成すること、を特徴とする。

【００１４】請求項６の半導体チップは、半導体ウエハ
の所定のチップ分離用領域において半導体ウエハから分
離された半導体チップであって、エッチングにより所定
形状に形成された１層以上の絶縁層を有する半導体チッ
プにおいて、チップ分離用領域における当該絶縁層に、
エッチングにより形成された複数の分離補助用凹部を設
けたこと、を特徴とする。

【００１５】

【発明の作用および効果】請求項１の半導体チップの製
造方法は、チップ分離工程に先立つ少なくとも一つの絶
縁層エッチング工程において、チップ分離用領域におけ
る当該絶縁層に、複数の分離補助用凹部をエッチングに
より形成することを特徴とする。

【００１６】したがって、半導体ウエハから半導体チッ
プを分離する場合、複数の分離補助用凹部のいずれかに
おいて破損の進行を食止めることができる。また、チッ
プ分離用領域に複数の分離補助用凹部を設けたので、チ
ップ分離用領域に一つの分離補助用凹部を設ける場合に
比し、一つひとつの分離補助用凹部の開口面積を小さく
することができる。このため、レジストやＳＯＧ用の絶
縁材料等の流動性材料が、分離補助用凹部に流れ込みに
くい。

【００１７】すなわち、半導体ウエハから半導体チップ
を破損させることなく分離することができ、かつ、レジ
ストやＳＯＧ用の絶縁材料等の流動性材料が流れ込みに
くい分離補助用凹部を有する半導体チップの製造方法を
実現することができる。

【００１８】請求項２の半導体チップの製造方法は、複
数の分離補助用凹部を、複数の線状凹部としたことを特
徴とする。したがって、半導体ウエハから半導体チップ
を分離する際の破損の進行を、より確実に食止めること
ができる。このため、半導体ウエハから半導体チップを
破損させることなく、より確実に分離することができ
る。

【００１９】請求項３の半導体チップの製造方法は、複
数の分離補助用凹部を、複数の点状凹部としたことを特
徴とする。したがって、一つひとつの分離補助用凹部の
開口面積を、さらに小さくすることができる。このた
め、流動性材料が分離補助用凹部に、より流れ込みにく
い。

【００２０】請求項４の半導体チップの製造方法は、２
以上の絶縁層エッチング工程において、２層以上の当該
絶縁層に複数の分離補助用凹部をそれぞれ形成すること
を特徴とする。したがって、半導体ウエハから半導体チ
ップを分離する際の破損の進行を、より確実に食止める
ことができる。このため、半導体ウエハから半導体チッ
プを破損させることなく、より確実に分離することがで
きる。

【００２１】請求項５の半導体チップの製造方法は、チ
ップ分離用領域において上下に接する２つの絶縁層にそ
れぞれ複数の分離補助用凹部を形成する際、それぞれの
絶縁層に形成される複数の分離補助用凹部が上下に重な
らない位置に形成することを特徴とする。

【００２２】したがって、上層の分離補助用凹部を形成
するに際し、下層に形成された分離補助用凹部と同じ部
分がエッチングにより再度除去されることはない。この
ため、同じ部分を再度除去する場合のように過度のエッ
チングによって半導体チップに悪影響をおよぼすことが
ない。

【００２３】請求項６の半導体チップは、チップ分離用
領域における絶縁層に、エッチングにより形成された複
数の分離補助用凹部を設けたことを特徴とする。

【００２４】したがって、半導体ウエハから半導体チッ
プを分離する場合、複数の分離補助用凹部のいずれかに
おいて破損の進行を食止めることができる。また、チッ
プ分離用領域に複数の分離補助用凹部を設けたので、チ
ップ分離用領域に一つの分離補助用凹部を設ける場合に
比し、一つひとつの分離補助用凹部の開口面積を小さく
することができる。このため、レジストやＳＯＧ用の絶
縁材料等の流動性材料が、分離補助用凹部に流れ込みに
くい。

【００２５】すなわち、半導体ウエハから半導体チップ
を破損させることなく分離することができ、かつ、レジ
ストやＳＯＧ用の絶縁材料等の流動性材料が流れ込みに
くい分離補助用凹部を有する半導体チップを実現するこ
とができる。

【００２６】

【発明の実施の形態】図１は、この発明の一実施形態に
よる半導体チップであるダイ３２を切出す前の半導体ウ
エハであるウエハ３０の平面構成の一部を示す図面であ
る。図２は、図１における断面II−IIを示す図面であ
る。この実施形態においては、ダイ３２がＭＯＳ−ＦＥ
Ｔ（Metal Oxide Semiconductor − Field Effect Tran
sistor）である場合を例に説明する。

【００２７】図１に示すように、ウエハ３０には、縦横
に配置されたチップ分離用領域３４によって区画された
多数のダイ３２が配置されている。チップ分離用領域３
４には、多数の点状凹部（分離補助用凹部）である切断
補助用穴９６（９４）が形成されている。

【００２８】図１においては、縦横に配置されたチップ
分離用領域３４それぞれについて、切断補助用穴９６
（９４）を３列に配置した例を示したが、切断補助用穴
９６（９４）の列数はこれに限定されるものではない。
なお、実際にはもっと多い列数の切断補助用穴９６（９
４）が配置される場合が多い。

【００２９】図２に断面を示すように、ウエハ３０のチ
ップ分離用領域３４は、大略、シリコン基板４０の上
に、絶縁層である層間膜４２、４９、５５およびパッシ
ベーション膜５６を積み上げた構成を有している。な
お、図中の破線４１は、シリコン基板４０と層間膜４２
との境界を表わす。

【００３０】層間膜４２には、シリコン基板４０に達す
る点状凹部である切断補助用穴９０が多数形成されてい
る。

【００３１】この切断補助用穴９０を埋めるように、層
間膜４９が形成されている。層間膜４９には、層間膜４
２に達する点状凹部である切断補助用穴９２が多数形成
されている。この切断補助用穴９２は、下層の層間膜４
２に形成された切断補助用穴９０と重ならない位置に設
けられる。

【００３２】切断補助用穴９２を埋めるように、層間膜
５５が形成されている。層間膜５５には、層間膜４９に
達する点状凹部である切断補助用穴９４が多数形成され
ている。この切断補助用穴９４は、下層の層間膜４９に
形成された切断補助用穴９２と重ならない位置に設けら
れる。

【００３３】最上部に設けられたパッシベーション膜５
６には、切断補助用穴９４に連続する点状凹部である切
断補助用穴９６が多数設けられる。したがって、切断補
助用穴９４と切断補助用穴９６とは、上下に重なる位置
に設けられていることになる。

【００３４】つぎに、図３Ａ〜図５Ｂおよび図２に基づ
いて、このようなウエハ３０を製造する方法を説明す
る。まず、図３Ａに示すシリコン基板４０の上部であっ
てダイ３２（図１参照）の所定部分にゲート（図示せ
ず）を形成し、これを覆うように層間膜４２を形成す
る。層間膜４２は、ＣＶＤ法（化学反応を伴う気相成長
法）等によりＢＰＳＧ（ホウ素−リン−ケイ酸ガラス）
を堆積させることにより形成する。

【００３５】その後、ダイ３２の所定部分におけるシリ
コン基板４０とのコンタクト（図示せず）をとるための
絶縁層エッチング工程であるＲＩＥ（反応性イオンエッ
チング）工程において、チップ分離用領域３４の層間膜
４２を点状に除去し、切断補助用穴９０を形成する。エ
ッチングは、切断補助用穴９０の底部が、シリコン基板
４０にやや食込む程度になるまで行なう。

【００３６】その後、ダイ３２（図１参照）の所定部分
に、第１のアルミ配線（図示せず）を形成する。上述の
ように、チップ分離用領域３４の切断補助用穴９０が、
細かい点状に形成されているので、第１のアルミ配線を
形成する際のレジスト（図示せず）が切断補助用穴９０
に流れ込むことはあまりない。このため、従来のように
（図１０Ｃ参照）、第１のアルミ配線の形状が所望の形
状と異なった形状になってしまうことはない。

【００３７】つぎに、上述の第１のアルミ配線を覆うよ
うに、図３Ｂに示す層間膜４９を形成する。層間膜４９
を形成することにより、前に開けた切断補助用穴９０は
埋め戻される。層間膜４９は、第１ＵＳＧ層４４、ＳＯ
Ｇ層４６、第２ＵＳＧ層４８をこの順に形成することに
より得られる。

【００３８】すなわち、まず、第１ＵＳＧ層４４を形成
する。第１ＵＳＧ層４４は、ＣＶＤ法等によりＵＳＧ
（非ドープケイ酸ガラス）を堆積させることにより形成
する。つぎに、ＳＯＧ（Spin On Glass）法を用いて、
第１ＵＳＧ層４４の上面の凹部を埋めるように、絶縁物
で構成されたＳＯＧ層４６を塗布する。これにより、実
質的に第１ＵＳＧ層４４の上面を平坦化することができ
る。つぎに、実質的に平坦化された第１ＵＳＧ層４４の
上面に、第２ＵＳＧ層４８を形成する。このようにし
て、平坦な上面を有する層間膜４９を得ることができ
る。

【００３９】上述のように、チップ分離用領域３４の切
断補助用穴９０が、細かい点状に形成されているので、
この上に形成された第１ＵＳＧ層４４の上面に生じた凹
部も細かい点状になっている。したがって、第１ＵＳＧ
層４４の上面に塗布したＳＯＧ層４６が、当該凹部に大
量に流れ込んでしまうことはない。このため、従来のよ
うに、層間膜４９の平坦化が損われることはない。

【００４０】つぎに、上述の第１のアルミ配線とのコン
タクトをとるための絶縁層エッチング工程であるＲＩＥ
（反応性イオンエッチング）工程において、図４Ａに示
すように、チップ分離用領域３４の層間膜４９を点状に
除去し、切断補助用穴９２を形成する。エッチングは、
切断補助用穴９２の底部が、層間膜４２に達する程度に
なるまで行なう。

【００４１】この切断補助用穴９２は、下層の層間膜４
２に形成されて埋め戻された切断補助用穴９０と重なら
ない位置に設けられる。したがって、上層の切断補助用
穴９２を形成するに際し、下層の層間膜４２に形成され
て埋め戻された切断補助用穴９０がエッチングにより再
度除去されることはない。このため、埋め戻された切断
補助用穴９０が再度エッチングされる場合のように、シ
リコン基板４０が過度にエッチングされることはない。

【００４２】その後、ダイ３２（図１参照）の所定部分
に、第２のアルミ配線（図示せず）を形成する。第１の
アルミ配線の場合（上述）と同様に、チップ分離用領域
３４の切断補助用穴９２が、細かい点状に形成されてい
るので、第２のアルミ配線を形成する際のレジスト（図
示せず）が切断補助用穴９２に流れ込むことはあまりな
い。このため、従来のように、第２のアルミ配線の形状
が所望の形状と異なった形状になってしまうことはな
い。

【００４３】つぎに、上述の第２のアルミ配線を覆うよ
うに、図４Ｂに示す層間膜５５を形成する。層間膜５５
を形成することにより、前に開けた切断補助用穴９２は
埋め戻される。層間膜５５も、前述の層間膜４９と同様
に、第１ＵＳＧ層５０、ＳＯＧ層５２、第２ＵＳＧ層５
４をこの順に形成することにより得られる。

【００４４】すなわち、まず、第１ＵＳＧ層５０を形成
する。第１ＵＳＧ層５０は、ＣＶＤ法等によりＵＳＧを
堆積させることにより形成する。つぎに、ＳＯＧ法を用
いて、第１ＵＳＧ層５０の上面の凹部を埋めるように、
絶縁物で構成されたＳＯＧ層５２を形成する。つぎに、
この上に、第２ＵＳＧ層５を形成する。このようにし
て、平坦な上面を有する層間膜５５を得ることができ
る。

【００４５】上述の層間膜４９の場合と同様に、チップ
分離用領域３４の切断補助用穴９２が、細かい点状に形
成されているので、この上に形成された第１ＵＳＧ層５
０の上面に生じた凹部も細かい点状になっている。した
がって、第１ＵＳＧ層５０の上面に塗布したＳＯＧ層５
２が、当該凹部に大量に流れ込んでしまうことはない。
このため、従来のように、層間膜５５の平坦化が損われ
ることはない。

【００４６】つぎに、上述の第２のアルミ配線とのコン
タクトをとるための絶縁層エッチング工程であるＲＩＥ
（反応性イオンエッチング）工程において、図５Ａに示
すように、チップ分離用領域３４の層間膜５５を点状に
除去し、切断補助用穴９４を形成する。エッチングは、
切断補助用穴９４の底部が、層間膜４９に達する程度に
なるまで行なう。

【００４７】この切断補助用穴９４は、下層の層間膜４
９に形成されて埋め戻された切断補助用穴９２と重なら
ない位置に設けられる。したがって、上層の切断補助用
穴９４を形成するに際し、下層の層間膜４９に形成され
て埋め戻された切断補助用穴９２がエッチングにより再
度除去されることはない。このため、埋め戻された切断
補助用穴９２が再度エッチングされる場合のように、層
間膜４９が過度にエッチングされることはない。

【００４８】その後、ダイ３２（図１参照）の所定部分
に、第３のアルミ配線（図示せず）を形成する。第１の
アルミ配線の場合（上述）と同様に、チップ分離用領域
３４の切断補助用穴９４が、細かい点状に形成されてい
るので、第３のアルミ配線を形成する際のレジスト（図
示せず）が切断補助用穴９４に流れ込むことはあまりな
い。このため、従来のように、第３のアルミ配線の形状
が所望の形状と異なった形状になってしまうことはな
い。

【００４９】つぎに、図５Ｂに示すように、基板全体を
覆うようにパッシベーション膜５６を形成する。パッシ
ベーション膜５６を形成することにより、前に開けた切
断補助用穴９４は埋め戻される。パッシベーション膜５
６は、ＣＶＤ法等によりＰＳＧ（リン−ケイ酸ガラス）
等を堆積させることにより形成する。

【００５０】つぎに、上述の第３のアルミ配線とのコン
タクトをとるための絶縁層エッチング工程であるＲＩＥ
（反応性イオンエッチング）工程において、図２に示す
ように、チップ分離用領域３４のパッシベーション膜５
６を点状に除去し、切断補助用穴９６を形成する。この
切断補助用穴９６は、下層の層間膜４９に形成されて埋
め戻された切断補助用穴９４と重なる位置に設けられ
る。また、エッチングは、穴の底部が、層間膜４９に達
する程度になるまで行なう。したがって、このエッチン
グにより、前の工程で埋め戻された切断補助用穴９４が
再び掘返されることになる。すなわち、結果として、切
断補助用穴９６と切断補助用穴９４とが上下に連続した
穴となっている。このようにして、ウエハ３０が形成さ
れる。

【００５１】つぎに、形成されたウエハ３０（図１参
照）からダイ３２を切出すチップ切断工程（チップ分離
工程）について説明する。チップ切断工程の手順は、図
８Ａ、図８Ｂに示す手順と同様である。すなわち、ウエ
ハ３０を、表面に粘着材を塗布したプラスチックフィル
ム（図示せず）に貼りつけ、貼りつけたウエハ３０をダ
イシングソー（図示せず）により切断する。

【００５２】図１に示すチップ分離用領域３４の幅より
も狭い幅のダイシングソーを用い、該チップ分離用領域
３４において、ウエハ３０を切断する。図２に、ウエハ
３０のチップ分離用領域３４のうちダイシングソーによ
り除去される部分３６を示す。ウエハ３０を切断する
際、ダイシングソーにより除去される部分３６の近傍か
らクラック（ひび割れ）等が生じたとしても、生じたク
ラック等の進行を、切断補助用穴９０、９２、９４、９
６のいずれかにおいて食止めることができる。このた
め、ウエハ３０から、ダイ３２を破損させることなく切
出すことができる。

【００５３】なお、上述の実施形態においては、図２に
示すように、チップ分離用領域３４のパッシベーション
膜５６を点状に除去して切断補助用穴９６を形成するよ
う構成したが、たとえば図６に示すように、チップ分離
用領域３４のパッシベーション膜５６を全面的に除去し
て、チップ分離用領域３４全域に及ぶひとつの切断補助
用凹部９８を形成するよう構成してもよい。

【００５４】また、上述の実施形態においては、複数の
分離補助用凹部を、複数の切断補助用穴（複数の点状凹
部）とした場合（ウエハ３０）を例に説明したが、図７
に示すように、複数の分離補助用凹部を、複数の切断補
助用溝１０２（複数の線状凹部）とすることもできる
（ウエハ１００）。

【００５５】図７は、ダイ３２を切出す前のウエハ１０
０の平面構成の一部を示す図面である。ウエハ１００の
チップ分離用領域３４の断面構造は、大略、図２または
図６と同様である。また、図７に示すように、ウエハ１
００には、縦横に配置されたチップ分離用領域３４によ
って区画された多数のダイ３２が配置されており、チッ
プ分離用領域３４には、多数の線状凹部（分離補助用凹
部）である切断補助用溝１０２が形成されている。

【００５６】図７においては、縦横に配置されたチップ
分離用領域３４それぞれについて、切断補助用溝１０２
を３列に配置した例を示したが、切断補助用溝１０２の
列数はこれに限定されるものではない。なお、実際には
もっと多い列数の切断補助用溝１０２が配置される場合
が多いのは、上述のウエハ３０（図１参照）の場合と同
様である。

【００５７】なお、上述の各実施形態においては、４層
の絶縁層を持つ半導体チップを例に説明したが、この発
明はこれに限定されるものではない。５層以上の絶縁層
を持つ半導体チップや、１層〜３層の絶縁層を持つ半導
体チップにも適用することができる。

【００５８】また、上述の各実施形態においては、全て
の絶縁層に、複数の分離補助用凹部をそれぞれ形成する
場合を例に説明したが、この発明はこれに限定されるも
のではない。たとえば、複数の絶縁層のうち１層おき
に、当該複数の分離補助用凹部をそれぞれ形成するよう
構成することもできる。また、複数の絶縁層のうち特定
の１層のみに、当該複数の分離補助用凹部を形成するよ
う構成することもできる。

【００５９】また、上述の各実施形態においては、ひと
つの半導体ウエハにおける各層の分離補助用凹部を全て
点状凹部とする場合と、ひとつの半導体ウエハにおける
各層の分離補助用凹部を全て線状凹部とする場合につい
て説明したが、この発明はこれに限定されるものではな
い。たとえば、ひとつの半導体ウエハにおいて、ある層
の分離補助用凹部を点状凹部とするとともに他の層の分
離補助用凹部を線状凹部とするよう構成することもでき
る。また、ひとつの層の分離補助用凹部として、点状凹
部と線状凹部とが混在するよう構成することもできる。
さらに、流動性材料が流れ込みにくい形状であれば、点
状凹部や線状凹部以外の分離補助用凹部を用いることも
できる。

【００６０】なお、上述の実施形態においては、ＭＯＳ
−ＦＥＴにこの発明を適用した場合を例に説明したが、
この発明はこれに限定されるものではない。この発明
は、ＭＯＳ−ＦＥＴ以外のトランジスタや、ＩＣ、ＬＳ
Ｉ等、半導体チップ一般に適用することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による半導体チップであ
るダイ３２を切出す前のウエハ３０の平面構成の一部を
示す図面である。

【図２】図１に示すウエハ３０の断面II−IIを示す図面
である。

【図３】図３Ａおよび図３Ｂは、ウエハ３０を製造する
方法を説明するための断面図である。

【図４】図４Ａおよび図４Ｂは、ウエハ３０を製造する
方法を説明するための断面図である。

【図５】図５Ａおよび図５Ｂは、ウエハ３０を製造する
方法を説明するための断面図である。

【図６】チップ分離用領域３４のパッシベーション膜５
６を全面的に除去する例を示した断面図である。

【図７】この発明の他の実施形態によるウエハ１００の
平面構成の一部を示す図面である。

【図８】図８Ａおよび図８Ｂは、従来のシリコンウエハ
からダイを切出す作業の様子を示す図面（断面図）であ
る。

【図９】従来のシリコンウエハからダイを切出す作業の
様子を示す図面（平面図）である。

【図１０】図１０Ａ、図１０Ｂおよび図１０Ｃは、従来
のシリコンウエハの製造工程の一部を示す断面図であ
る。

【符号の説明】

３４・・・・・チップ分離用領域 ４２・・・・・層間膜 ４４・・・・・第１ＵＳＧ層 ４６・・・・・ＳＯＧ層 ９０・・・・・切断補助用穴 ９２・・・・・切断補助用穴 ９４・・・・・切断補助用穴 ９６・・・・・切断補助用穴

Claims (6)

【特許請求の範囲】
1. 【請求項１】半導体ウエハに形成された絶縁層をエッチ
   ングする絶縁層エッチング工程と、半導体ウエハの所定
   のチップ分離用領域において半導体ウエハから半導体チ
   ップを分離するチップ分離工程と、を有する半導体チッ
   プの製造方法であって、 チップ分離工程に先立つ少なくとも一つの絶縁層エッチ
   ング工程において、前記チップ分離用領域における当該
   絶縁層に、複数の分離補助用凹部をエッチングにより形
   成すること、 を特徴とする半導体チップの製造方法。
2. 【請求項２】請求項１の半導体チップの製造方法におい
   て、 前記複数の分離補助用凹部を、複数の線状凹部としたこ
   と、 を特徴とするもの。
3. 【請求項３】請求項１の半導体チップの製造方法におい
   て、 前記複数の分離補助用凹部を、複数の点状凹部としたこ
   と、 を特徴とするもの。
4. 【請求項４】請求項１ないし請求項３のいずれかの半導
   体チップの製造方法において、 ２以上の絶縁層エッチング工程において、２層以上の当
   該絶縁層に前記複数の分離補助用凹部をそれぞれ形成す
   ること、 を特徴とするもの。
5. 【請求項５】請求項４の半導体チップの製造方法におい
   て、 前記チップ分離用領域において上下に接する２つの絶縁
   層にそれぞれ前記複数の分離補助用凹部を形成する際、
   それぞれの絶縁層に形成される複数の分離補助用凹部が
   上下に重ならない位置に形成すること、 を特徴とするもの。
6. 【請求項６】半導体ウエハの所定のチップ分離用領域に
   おいて半導体ウエハから分離された半導体チップであっ
   て、エッチングにより所定形状に形成された１層以上の
   絶縁層を有する半導体チップにおいて、 チップ分離用領域における当該絶縁層に、エッチングに
   より形成された複数の分離補助用凹部を設けたこと、 を特徴とする半導体チップ。