JPH021917A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH021917A
JPH021917A JP63142975A JP14297588A JPH021917A JP H021917 A JPH021917 A JP H021917A JP 63142975 A JP63142975 A JP 63142975A JP 14297588 A JP14297588 A JP 14297588A JP H021917 A JPH021917 A JP H021917A
Authority
JP
Japan
Prior art keywords
metal wiring
semiconductor integrated
integrated circuit
wiring
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63142975A
Other languages
English (en)
Inventor
Takashi Kusakari
草刈　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63142975A priority Critical patent/JPH021917A/ja
Publication of JPH021917A publication Critical patent/JPH021917A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に間し、特に金属配線の形状
に関する。
〔従来の技術〕
従来、半導体集積回路の金属配線の断面形状は、第４図
に示すように、長方形もしくはそれに近い形状であるた
め、配線幅及び配線間隔は金属配線の上部と下部でほぼ
等しかった。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は金属配線の断面の形状
が長方形となっているので、微細化が進むと、それに比
例して最大配線幅も微小化され、ストレスマイグレーシ
ョンが発生し易いという欠点がある。
〔課題を解決するための手段〕
本発明の半導体集積回路は、メサ状の第１の金属配線と
逆メサ状の第２の金属配線が隣接して配置されていると
いうものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す断面図である。
この実施例は、アルミニウム膜からなるメサ状の第１の
金属配線３−１．・・・と逆メサ状の第２の金属配線４
−１．・・・が交互に隣接して配置されているというも
のである。実際には、この上から眉間絶縁膜又はパッシ
ベーション膜で被覆されているのはいうまでもない。こ
れらの金属配線のく上辺＋底辺）／２に等しい幅の長方
形に比較すると、より幅の大きい部分を有しているので
、ストレスマイグレーションが発生し難い。
次に、この実施例の製造方法について説明する。
第２図（ａ）〜（Ｃ）は一実施例の製造方法を説明する
ための工程順に配置した断面図である。
まず、第２図（ａ）に示すように、半導体チップ１上に
アルミニウム膜を被着し、ホトレジストマスク５を用い
て等方性エツチングを行い、メサ状の第１の金属配線３
−１．・・・を形成する。
次に、第２図（ｂ）に示すように、ＣＶＤ法で酸化シリ
コン膜６で全面を覆う。
次に、第２図（ｃ）に示すように、第１の金属配線間の
酸化シリコン膜を等方性エツチングにより除去し、アル
ミニウム膜４′を被着したのち、適宜シリカ膜などを設
けて表面を平坦にしたのちエッチバックを行ない、第１
の金属配線の表面を露出させる。
次いで、次工程へ進めてもよいし、間に残った酸化シリ
コン膜を除去して第１図のようにしてから次工程へ進め
てもよいのである。
第３図（ａ）〜（ｄ）は本発明の一実施例の他の製造方
法を説明するための工程順に配置した半導体チップの断
面図である。
まず、第３図（ａ）に示すように、半導体チップ１上に
アルミニウム膜を被着し、ホトレジストマスク５を用い
て、アルミニウム膜の厚さの半分程度まで等方性エツチ
ングを行ない、次いで最後まで異方性エツチングを行な
いメサ状の第１の金属配線３−１．３−２・・・を形成
する。以後の工程は前述の製造方法と同様であり、改め
て説明しない。
この例では、第３図（ｄ）に示した状態から、層間絶縁
膜もしくはパッシベーション膜を被覆する場合、第１．
第２の金属配線の間の充填がより良く行える。又、第１
の金属配線３−１．・・・の方が第２の金属配線４−１
．・・・より断面積が大きくなるので、ＭＯＳトランジ
スタのソース・ドレイン配線のように比較的大電流を要
する配線に使用し、第２の金属配線４−１．・・・の方
はゲート配線に使用すればよい。
〔発明の効果〕
以上説明したように、本発明は、金属配線をメサ状もし
くは逆メサ状にして互いに隣接して配置することにより
、配線幅が断面長方形の金属配線に比べ、広くなる部分
があるため、配線幅が微小になることによって起こる問
題（例えばストレスマイグレーション）が解決される効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図（ａ）
〜（ｃ）及び第３図（ａ）〜（ｄ）はそれぞれ一実施例
の製造方法及び他の製缶方法を説明するための工程順に
配置した半導体チップの断面図、第４図は従来例を示す
断面図である。 １・・・半導体チップ、２・・・金属配線、３−１゜３
−２・・・第１の金属配線、４′・・・アルミニウム膜
、４−１．４−２・・・第２の金属配線、５・・・ホト
第　２　図 藁 因 箱 図

Claims (1)

    【特許請求の範囲】
  1. メサ状の第１の金属配線と逆メサ状の第２の金属配線が
    隣接して配置されていることを特徴とする半導体集積回
    路。
JP63142975A 1988-06-09 1988-06-09 半導体集積回路 Pending JPH021917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142975A JPH021917A (ja) 1988-06-09 1988-06-09 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142975A JPH021917A (ja) 1988-06-09 1988-06-09 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH021917A true JPH021917A (ja) 1990-01-08

Family

ID=15328009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142975A Pending JPH021917A (ja) 1988-06-09 1988-06-09 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH021917A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112924B2 (ja) * 1990-08-21 1995-12-06 ステアリング カナダ、インコーポレイテッド 塩素酸からの二酸化塩素の生成
US5612572A (en) * 1993-12-28 1997-03-18 Lg Semicon Co., Ltd. Semiconductor device with an insulation groove
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
WO2002054493A1 (en) * 2000-12-28 2002-07-11 Infineon Technologies North America Corp. Conductive lines with reduced pitch
US6992394B2 (en) 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
US7170182B2 (en) 2003-05-19 2007-01-30 Oki Electric Industry Co., Ltd. Semiconductor device with reduced interconnect capacitance

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112924B2 (ja) * 1990-08-21 1995-12-06 ステアリング カナダ、インコーポレイテッド 塩素酸からの二酸化塩素の生成
US5612572A (en) * 1993-12-28 1997-03-18 Lg Semicon Co., Ltd. Semiconductor device with an insulation groove
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
WO2002054493A1 (en) * 2000-12-28 2002-07-11 Infineon Technologies North America Corp. Conductive lines with reduced pitch
US6992394B2 (en) 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
DE10245179B4 (de) * 2001-09-26 2012-12-06 Qimonda Ag Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung
US7170182B2 (en) 2003-05-19 2007-01-30 Oki Electric Industry Co., Ltd. Semiconductor device with reduced interconnect capacitance

Similar Documents

Publication Publication Date Title
JPS61198780A (ja) 半導体装置の製造方法
JPH021917A (ja) 半導体集積回路
EP0111651A2 (en) Semiconductor device comprising dielectric isolation regions
JP2689004B2 (ja) 半導体装置
JPH02113548A (ja) 半導体装置
JPS61172346A (ja) 半導体集積回路装置
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JP2709200B2 (ja) 半導体装置の製造方法
EP0471376A2 (en) Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same
JPS58194356A (ja) 半導体集積回路装置
JPH07147391A (ja) 半導体集積回路装置およびその製造方法
JPH03136351A (ja) 半導体集積回路
JPH01235246A (ja) 半導体装置
JPH07106325A (ja) 半導体装置の製造方法
JPS62237746A (ja) 半導体集積回路
JPS6216547B2 (ja)
JPH04188836A (ja) 半導体装置のバンプ構造
JPH06132244A (ja) 半導体装置の電極形成方法
JPH0393232A (ja) 半導体装置
JPS62219543A (ja) 配線形成方法
JPH02251144A (ja) 半導体装置の製造方法
JPH05109644A (ja) 半導体装置の製造方法
JPH0621209A (ja) 半導体装置
JPH10270550A (ja) 半導体装置の製造方法
JPS62281328A (ja) 半導体装置の製造方法