JPH118224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH118224A JPH118224A JP9156796A JP15679697A JPH118224A JP H118224 A JPH118224 A JP H118224A JP 9156796 A JP9156796 A JP 9156796A JP 15679697 A JP15679697 A JP 15679697A JP H118224 A JPH118224 A JP H118224A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- damage
- charge
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 230000006378 damage Effects 0.000 abstract description 32
- 239000007789 gas Substances 0.000 abstract description 11
- 238000001312 dry etching Methods 0.000 abstract description 10
- 239000000523 sample Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 5
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000012790 confirmation Methods 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 プラズマ均一性をモニタする手法としてのラ
ングミュアプローブ法を用いてプラズマ量を調節しても
チャージアップダメージが発生するという問題がある。 【解決手段】 半導体装置の微細化、ゲート絶縁膜の薄
膜化が進む中、プラズマによるチャージアップダメージ
を抑制するために、ドライエッチング工程、特に金属配
線のドライエッチング工程において、プラズマの電子温
度分布のばらつきを０．５ｅＶ以下に調整したプラズマ
を用いる。
ングミュアプローブ法を用いてプラズマ量を調節しても
チャージアップダメージが発生するという問題がある。 【解決手段】 半導体装置の微細化、ゲート絶縁膜の薄
膜化が進む中、プラズマによるチャージアップダメージ
を抑制するために、ドライエッチング工程、特に金属配
線のドライエッチング工程において、プラズマの電子温
度分布のばらつきを０．５ｅＶ以下に調整したプラズマ
を用いる。
Description
【発明の属する技術分野】本発明は、半導体基板をプラ
ズマエッチング装置を用いて、特に金属配線をエッチン
グする際の半導体装置の製造方法に関するものである。
ズマエッチング装置を用いて、特に金属配線をエッチン
グする際の半導体装置の製造方法に関するものである。
【０００１】
【従来の技術】ＬＳＩの超微細化に伴いゲート酸化膜の
薄膜化が進むため、プラズマプロセス、特にプラズマエ
ッチング時のチャージングによるゲート酸化膜破壊は深
刻な問題となっている。特に、トランジスタ形成後の金
属配線エッチング時にチャージングダメージは顕著にな
る傾向がある。そのため、チャージングダメージの少な
いエッチング装置の開発やチャージングダメージを避け
るための指標となるものを見出すことが必要である。そ
んな装置の一例が特開平８−２５５７８７にて提案され
ている。このエッチング装置は、エッチングが行われる
基板バイアス電極側に１３．５６ＭＨｚの高周波信号を
デューティ比５０／５０％を有する周波数６００〜８０
０ｋＨｚのパルス信号により変調した高周波電力を加え
る（以後パルスバイアス法と称する）ことにより、プラ
ズマに曝される半導体基板の表面の電位差を小さく抑え
チャージアップ低減を図ることを目的とするものであ
る。
薄膜化が進むため、プラズマプロセス、特にプラズマエ
ッチング時のチャージングによるゲート酸化膜破壊は深
刻な問題となっている。特に、トランジスタ形成後の金
属配線エッチング時にチャージングダメージは顕著にな
る傾向がある。そのため、チャージングダメージの少な
いエッチング装置の開発やチャージングダメージを避け
るための指標となるものを見出すことが必要である。そ
んな装置の一例が特開平８−２５５７８７にて提案され
ている。このエッチング装置は、エッチングが行われる
基板バイアス電極側に１３．５６ＭＨｚの高周波信号を
デューティ比５０／５０％を有する周波数６００〜８０
０ｋＨｚのパルス信号により変調した高周波電力を加え
る（以後パルスバイアス法と称する）ことにより、プラ
ズマに曝される半導体基板の表面の電位差を小さく抑え
チャージアップ低減を図ることを目的とするものであ
る。
【０００２】また、チャージアップダメージの少ないプ
ラズマ、すなわち均一なプラズマの指標としてプラズマ
中の正イオン飽和電流密度分布が多用されている。プラ
ズマエッチングを行うに際し、イオン電流密度分布が均
一になるよう放電時の制御パラメータを設定することで
プラズマダメージを避けることができるとしていた。こ
のイオン飽和電流密度分布は、ラングミュアプローブ法
を用いて容易に測定することができる。例えば、Ｇａｂ
ｒｉｅｌ等（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ
１２ ｐ４５４、１９９４）は誘導結合型プラズマ放
電を利用したエッチング装置において、上記プローブ法
を用いてイオン電流密度及びプラズマ電位の均一性を測
定しており、それぞれ５．３％及び３．７％を得てい
る。そしてこのプラズマをエッチングに適用することで
ダメージの少ないエッチングが実現できたと報告してい
る。
ラズマ、すなわち均一なプラズマの指標としてプラズマ
中の正イオン飽和電流密度分布が多用されている。プラ
ズマエッチングを行うに際し、イオン電流密度分布が均
一になるよう放電時の制御パラメータを設定することで
プラズマダメージを避けることができるとしていた。こ
のイオン飽和電流密度分布は、ラングミュアプローブ法
を用いて容易に測定することができる。例えば、Ｇａｂ
ｒｉｅｌ等（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ
１２ ｐ４５４、１９９４）は誘導結合型プラズマ放
電を利用したエッチング装置において、上記プローブ法
を用いてイオン電流密度及びプラズマ電位の均一性を測
定しており、それぞれ５．３％及び３．７％を得てい
る。そしてこのプラズマをエッチングに適用することで
ダメージの少ないエッチングが実現できたと報告してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、特開平
８−２５５７８７で示したパルスバイアス法は、エッチ
ングガスの種類によりデューティ比５０／５０％やパル
ス周波数６００〜８００ｋＨｚは常に最適になり得ると
はいえない。それはガスの種類（Ｈｅ、Ａｒ等の希ガス
やハロゲンガスに代表される負性ガス）によりプラズマ
のインピーダンスが大きく異なるからである。よって、
必ずしもプラズマに曝される半導体基板の表面の電位差
を小さく抑えられる保証はない。また、上記特開平８−
２５５７８７に示された表面電位分布の測定は、プラズ
マの均一性をモニタする手段として有効な方法である
が、測定手段として簡便な方法とは言えない。最も簡便
な方法は前述のラングミュアプローブ法を用いたプラズ
マ諸量の測定である。
８−２５５７８７で示したパルスバイアス法は、エッチ
ングガスの種類によりデューティ比５０／５０％やパル
ス周波数６００〜８００ｋＨｚは常に最適になり得ると
はいえない。それはガスの種類（Ｈｅ、Ａｒ等の希ガス
やハロゲンガスに代表される負性ガス）によりプラズマ
のインピーダンスが大きく異なるからである。よって、
必ずしもプラズマに曝される半導体基板の表面の電位差
を小さく抑えられる保証はない。また、上記特開平８−
２５５７８７に示された表面電位分布の測定は、プラズ
マの均一性をモニタする手段として有効な方法である
が、測定手段として簡便な方法とは言えない。最も簡便
な方法は前述のラングミュアプローブ法を用いたプラズ
マ諸量の測定である。
【０００４】しかしながら、前記に示したイオン飽和電
流密度分布は必ずしも低チャージアップダメージの指標
とはならないことが本発明者の実験で明らかとなった。
その具体例を以下に示す。
流密度分布は必ずしも低チャージアップダメージの指標
とはならないことが本発明者の実験で明らかとなった。
その具体例を以下に示す。
【０００５】図３は、１５０ｍｍ径の半導体基板上にお
けるイオン飽和電流密度分布を３種類の放電条件に対し
て示したものである。これらの放電条件は、極めて均一
な電流密度分布を与えるものと対照的に極めて不均一な
分布を与えるものとに大別できる（イオン飽和電流密度
分布の均一性が±４．６％の放電条件を条件１、同様に
±７．１％の放電条件を条件２、±４０．４％の放電条
件を条件３とそれぞれ称する）。そこで、従来のイオン
飽和電流密度を用いたプラズマ均一性の判定に従うと条
件１や２は条件３に比べプラズマ均一性が極めて良く、
従ってチャージアップダメージが最も低いと予想され
る。一方、条件３は最もダメージが生じるはずである。
しかしながら、ダメージが生じたのは条件１や２であ
り、条件３が最もダメージが少ないことが明らかとなっ
た。
けるイオン飽和電流密度分布を３種類の放電条件に対し
て示したものである。これらの放電条件は、極めて均一
な電流密度分布を与えるものと対照的に極めて不均一な
分布を与えるものとに大別できる（イオン飽和電流密度
分布の均一性が±４．６％の放電条件を条件１、同様に
±７．１％の放電条件を条件２、±４０．４％の放電条
件を条件３とそれぞれ称する）。そこで、従来のイオン
飽和電流密度を用いたプラズマ均一性の判定に従うと条
件１や２は条件３に比べプラズマ均一性が極めて良く、
従ってチャージアップダメージが最も低いと予想され
る。一方、条件３は最もダメージが生じるはずである。
しかしながら、ダメージが生じたのは条件１や２であ
り、条件３が最もダメージが少ないことが明らかとなっ
た。
【０００６】図４は半導体装置におけるゲート絶縁膜の
耐圧の指標となる、Ｑbd（ゲート絶縁膜に定電流を流し
破壊に至るまでの時間から見積もられた、絶縁破壊に至
るまでの単位面積を通過する電荷量で定義される）のア
ンテナ比依存性（ゲート電極に電気的に接続された配線
が有する面積をゲート電極面積で割った値）を示したも
のである。これは一般的に良く知られたダメージ評価方
法のひとつであり、用いられる半導体装置としてはＭＯ
ＳキャパシタやＭＯＳトランジスタ等がある。さて、チ
ャージアップダメージの影響はゲート絶縁膜の耐圧低下
として現れる。すなわち、アンテナ比の増加に伴いＱbd
は劣化（低下）していく。上記各条件において、Ｑbdの
劣化度合いの激しい順に並べると、条件１、２、３とな
る。すなわち、イオン飽和電流密度の均一性が最も良い
ものほどチャージアップダメージが激しい結果となっ
た。
耐圧の指標となる、Ｑbd（ゲート絶縁膜に定電流を流し
破壊に至るまでの時間から見積もられた、絶縁破壊に至
るまでの単位面積を通過する電荷量で定義される）のア
ンテナ比依存性（ゲート電極に電気的に接続された配線
が有する面積をゲート電極面積で割った値）を示したも
のである。これは一般的に良く知られたダメージ評価方
法のひとつであり、用いられる半導体装置としてはＭＯ
ＳキャパシタやＭＯＳトランジスタ等がある。さて、チ
ャージアップダメージの影響はゲート絶縁膜の耐圧低下
として現れる。すなわち、アンテナ比の増加に伴いＱbd
は劣化（低下）していく。上記各条件において、Ｑbdの
劣化度合いの激しい順に並べると、条件１、２、３とな
る。すなわち、イオン飽和電流密度の均一性が最も良い
ものほどチャージアップダメージが激しい結果となっ
た。
【０００７】よって、イオン飽和電流密度分布をチャー
ジアップダメージの少ないプラズマ均一性の指標として
用いるには必ずしも十分でないことがわかる。
ジアップダメージの少ないプラズマ均一性の指標として
用いるには必ずしも十分でないことがわかる。
【０００８】本発明は、半導体装置の製造方法において
プラズマが引き起こすチャージアップダメージを低減さ
せることを目的とし、高い信頼性及び生産性のもとで且
つ容易に製造することができる方法を提供することであ
る。
プラズマが引き起こすチャージアップダメージを低減さ
せることを目的とし、高い信頼性及び生産性のもとで且
つ容易に製造することができる方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、プラズマエッチングの為のプラズマの電子温
度を半導体基板上で空間的に均一にすることを特徴とす
る。
造方法は、プラズマエッチングの為のプラズマの電子温
度を半導体基板上で空間的に均一にすることを特徴とす
る。
【００１０】また、その電子温度のばらつきが０．５ｅ
Ｖ以下であることを特徴とする。
Ｖ以下であることを特徴とする。
【００１１】本発明の作用について説明する。シリコン
半導体デバイスのドライエッチング工程において、デバ
イスのゲート電極とシリコン基板間に発生する電位差又
は電界をできるだけ抑制する必要がある。その目安とし
て、シリコン酸化膜からなるゲート絶縁膜の真性破壊が
生じる電界強度は８ＭＶ／ｃｍと言われている。シリコ
ン半導体デバイスをドライエッチングする時、シリコン
半導体デバイスのゲート電極は電気的に浮いた状態にな
っている。よって、ゲート電極の電位はドライエッチン
グ装置内で生成されたプラズマが与える浮遊電位（以後
Ｖf と称する）と等しくなる。さらにシリコン基板の電
位もこのＶf によって決定される。理由として、プラズ
マに照射されたシリコン半導体基板（以後シリコン基板
と称する）の端もプラズマに直接曝される。加えて、シ
リコン基板はバイアス電極に設置されるとともに、直流
的に浮いた状態にある。よって、ゲート電極の電位と同
様、Ｖf と等しくなる。一般に、Ｖf はバイアス電極に
ＲＦ高周波を印加した際に生じる直流の自己バイアス電
圧（以後Ｖdcと称する）とプラズマの基準電位となるプ
ラズマ電位（以後Ｖp と称する）とで決定される。また
Ｖdcは、プラズマの電子温度（以下Ｔe と称する）、プ
ロセスガス元素の質量（Ｍ）、電子質量（ｍ）、バイア
ス電極に印加したＲＦ高周波の電圧（Ｖrf）で決定され
る。ボルツマン定数をｋ、素電荷をｅとすると、関係式
は以下の通りである。
半導体デバイスのドライエッチング工程において、デバ
イスのゲート電極とシリコン基板間に発生する電位差又
は電界をできるだけ抑制する必要がある。その目安とし
て、シリコン酸化膜からなるゲート絶縁膜の真性破壊が
生じる電界強度は８ＭＶ／ｃｍと言われている。シリコ
ン半導体デバイスをドライエッチングする時、シリコン
半導体デバイスのゲート電極は電気的に浮いた状態にな
っている。よって、ゲート電極の電位はドライエッチン
グ装置内で生成されたプラズマが与える浮遊電位（以後
Ｖf と称する）と等しくなる。さらにシリコン基板の電
位もこのＶf によって決定される。理由として、プラズ
マに照射されたシリコン半導体基板（以後シリコン基板
と称する）の端もプラズマに直接曝される。加えて、シ
リコン基板はバイアス電極に設置されるとともに、直流
的に浮いた状態にある。よって、ゲート電極の電位と同
様、Ｖf と等しくなる。一般に、Ｖf はバイアス電極に
ＲＦ高周波を印加した際に生じる直流の自己バイアス電
圧（以後Ｖdcと称する）とプラズマの基準電位となるプ
ラズマ電位（以後Ｖp と称する）とで決定される。また
Ｖdcは、プラズマの電子温度（以下Ｔe と称する）、プ
ロセスガス元素の質量（Ｍ）、電子質量（ｍ）、バイア
ス電極に印加したＲＦ高周波の電圧（Ｖrf）で決定され
る。ボルツマン定数をｋ、素電荷をｅとすると、関係式
は以下の通りである。
【００１２】Ｖdc＝Ｖrf＋（１／２）（ｋＴe ／ｅ）
｛ｌｎ（Ｍ／２πｍ）−ｌｎ（２πｅＶrf／ｋＴe ）｝ Ｖf −Ｖp ＝Ｖdc また、Ｖp とＴe は Ｖp ＝Ｔe ／２ よって、Ｔe が空間的に均一であればＶf も空間的に均
一となることが、上の二式から明らかである。例えば、
塩素ガスを用いたドライエッチングにおいて、Ｔe のば
らつきが０．５ｅＶとし、真性破壊に至る電界強度を前
述の８ＭＶ／ｃｍとすると、原理的に、２.９nmのゲー
ト絶縁膜までチャージアップダメージに耐えうることと
なる。
｛ｌｎ（Ｍ／２πｍ）−ｌｎ（２πｅＶrf／ｋＴe ）｝ Ｖf −Ｖp ＝Ｖdc また、Ｖp とＴe は Ｖp ＝Ｔe ／２ よって、Ｔe が空間的に均一であればＶf も空間的に均
一となることが、上の二式から明らかである。例えば、
塩素ガスを用いたドライエッチングにおいて、Ｔe のば
らつきが０．５ｅＶとし、真性破壊に至る電界強度を前
述の８ＭＶ／ｃｍとすると、原理的に、２.９nmのゲー
ト絶縁膜までチャージアップダメージに耐えうることと
なる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態１につ
いて詳細に説明する。図１は本発明の実施例で用いたド
ライエッチング装置の構成図である。１はプラズマを発
生させる真空装置であり、口径３５７ｍｍ、高さ１２５
ｍｍの金属製容器２と高さ６０ｍｍ、口径１００ｍｍの
石英製ベルジャ３で構成されている。エッチング時の真
空装置は１０ｍＴｏｒｒ程度に保たれる。エッチングに
用いられるプラズマは、プラズマ中に励起されるヘリコ
ン波により生成される。ヘリコン波は、１３．５６ＭＨ
ｚの高周波が印加されるＲＦアンテナ４と二対のソレノ
イドコイル５から発生する静磁場により励起される。内
側と外側のソレノイドコイルから発生する磁場の向きは
互いに逆向きであり、内側が下向き、外側が上向きにな
っている。６はバイアス電極であり、半導体基板７はこ
のバイアス電極６上に設置される。バイアス電極６には
１３．５６ＭＨｚの高周波が印加され、プラズマ中のイ
オンが半導体基板７へ入射する際のエネルギーを制御す
る役割をもつ。
いて詳細に説明する。図１は本発明の実施例で用いたド
ライエッチング装置の構成図である。１はプラズマを発
生させる真空装置であり、口径３５７ｍｍ、高さ１２５
ｍｍの金属製容器２と高さ６０ｍｍ、口径１００ｍｍの
石英製ベルジャ３で構成されている。エッチング時の真
空装置は１０ｍＴｏｒｒ程度に保たれる。エッチングに
用いられるプラズマは、プラズマ中に励起されるヘリコ
ン波により生成される。ヘリコン波は、１３．５６ＭＨ
ｚの高周波が印加されるＲＦアンテナ４と二対のソレノ
イドコイル５から発生する静磁場により励起される。内
側と外側のソレノイドコイルから発生する磁場の向きは
互いに逆向きであり、内側が下向き、外側が上向きにな
っている。６はバイアス電極であり、半導体基板７はこ
のバイアス電極６上に設置される。バイアス電極６には
１３．５６ＭＨｚの高周波が印加され、プラズマ中のイ
オンが半導体基板７へ入射する際のエネルギーを制御す
る役割をもつ。
【００１４】プラズマ測定は、ラングミュアプローブ８
を用いて行われた。プローブ８は、半導体基板７の２５
ｍｍ上に位置するようになっている。プローブ８の先端
はタングステンからなる円筒状の針になっており、その
表面積は０．０５ｃｍ2 である。プローブ先端８のタン
グステンには直流電圧が−５０Ｖから７０Ｖまで掃引さ
れ、それに伴いプラズマ中の荷電粒子を取り込み、その
電流−電圧特性により、電子温度、プラズマ電位、フロ
ーティング電位、イオン飽和電流密度等のプラズマ諸量
を見積もることができる。
を用いて行われた。プローブ８は、半導体基板７の２５
ｍｍ上に位置するようになっている。プローブ８の先端
はタングステンからなる円筒状の針になっており、その
表面積は０．０５ｃｍ2 である。プローブ先端８のタン
グステンには直流電圧が−５０Ｖから７０Ｖまで掃引さ
れ、それに伴いプラズマ中の荷電粒子を取り込み、その
電流−電圧特性により、電子温度、プラズマ電位、フロ
ーティング電位、イオン飽和電流密度等のプラズマ諸量
を見積もることができる。
【００１５】次に本発明に関わるダメージ測定に用いた
半導体装置およびドライエッチング条件について述べ
る。ダメージ測定用半導体装置は１５０ｍｍ径のＰ型シ
リコン基板上に形成したＮチャネルＭＯＳＦＥＴ群から
なる。トランジスタの設計ルールは、ゲート絶縁膜は
６.０nm、ゲート長は０．３５μｍ、ゲート幅は１０μ
ｍである。ゲート電極はアルミ合金からなる金属配線
（アンテナ）と電気的に接続されており、アンテナ比は
５３倍から２６０００倍で変化させた。エッチングガス
は、塩素と三塩化ホウ素の混合ガスを用いた。ガス総流
量は１００ｓｃｃｍ、ヘリコン波を励起させるための高
周波パワーは１０００Ｗ、イオン入射エネルギーを制御
するための基板バイアスパワーは１４０Ｗとした。
半導体装置およびドライエッチング条件について述べ
る。ダメージ測定用半導体装置は１５０ｍｍ径のＰ型シ
リコン基板上に形成したＮチャネルＭＯＳＦＥＴ群から
なる。トランジスタの設計ルールは、ゲート絶縁膜は
６.０nm、ゲート長は０．３５μｍ、ゲート幅は１０μ
ｍである。ゲート電極はアルミ合金からなる金属配線
（アンテナ）と電気的に接続されており、アンテナ比は
５３倍から２６０００倍で変化させた。エッチングガス
は、塩素と三塩化ホウ素の混合ガスを用いた。ガス総流
量は１００ｓｃｃｍ、ヘリコン波を励起させるための高
周波パワーは１０００Ｗ、イオン入射エネルギーを制御
するための基板バイアスパワーは１４０Ｗとした。
【００１６】ダメージ測定に至るまでの手順を述べる。
二対のソレノイドコイル電流値を変えることで所望のプ
ラズマ状態を生成する。プラズマ状態は、ラングミュア
プローブで診断する。プラズマ状態を確認した後に、ダ
メージ測定用半導体装置のアルミ合金をレジストマスク
に従ってドライエッチングすることにより金属配線が形
成される。不要になったレジストマスクは酸素と水の混
合ガスプラズマにより灰化除去される。その後、トラン
ジスタ特性測定器にて電気特性を調べることにより、チ
ャージアップダメージ量を見積もる。
二対のソレノイドコイル電流値を変えることで所望のプ
ラズマ状態を生成する。プラズマ状態は、ラングミュア
プローブで診断する。プラズマ状態を確認した後に、ダ
メージ測定用半導体装置のアルミ合金をレジストマスク
に従ってドライエッチングすることにより金属配線が形
成される。不要になったレジストマスクは酸素と水の混
合ガスプラズマにより灰化除去される。その後、トラン
ジスタ特性測定器にて電気特性を調べることにより、チ
ャージアップダメージ量を見積もる。
【００１７】図２は、半導体基板上の電子温度分布を示
す図面である。内側ソレノイドコイル電流値を５０Ａ、
外側電流値を３０Ａとすると、１５０ｍｍ径のダメージ
測定用半導体装置で山形の分布になり、最大６ｅＶの温
度ばらつきが生じる。次に、内側コイル電流値を４０
Ａ、外側電流値を２５Ａとすると、温度ばらつきは３ｅ
Ｖとなった。さらに、内側コイル電流値を１０Ａ、外側
電流値を１０Ａとすると、その温度ばらつきは０．５ｅ
Ｖへ抑制された。このように、コイル電流値を変えるこ
とでプラズマ状態を任意に変えることができることがわ
かる。さて、前述の〔発明が解決しようとする課題〕で
も示したが、図４に示される条件１、２及び３は、上記
の内外ソレノイド電流値５０Ａ／３０Ａ、４０Ａ／２５
Ａ、１０Ａ／１０Ａにそれぞれ対応する。すなわち、電
子温度のばらつきが最小なプラズマ状態（本実施例で
は、内外のソレノイド電流値が１０Ａ／１０Ａで放電し
たプラズマ）でエッチングしたほうがダメージが最も少
ないことが結論付けられる。一方、電子温度のばらつき
が大きくなるに従いダメージの度合いも大きくなる。
す図面である。内側ソレノイドコイル電流値を５０Ａ、
外側電流値を３０Ａとすると、１５０ｍｍ径のダメージ
測定用半導体装置で山形の分布になり、最大６ｅＶの温
度ばらつきが生じる。次に、内側コイル電流値を４０
Ａ、外側電流値を２５Ａとすると、温度ばらつきは３ｅ
Ｖとなった。さらに、内側コイル電流値を１０Ａ、外側
電流値を１０Ａとすると、その温度ばらつきは０．５ｅ
Ｖへ抑制された。このように、コイル電流値を変えるこ
とでプラズマ状態を任意に変えることができることがわ
かる。さて、前述の〔発明が解決しようとする課題〕で
も示したが、図４に示される条件１、２及び３は、上記
の内外ソレノイド電流値５０Ａ／３０Ａ、４０Ａ／２５
Ａ、１０Ａ／１０Ａにそれぞれ対応する。すなわち、電
子温度のばらつきが最小なプラズマ状態（本実施例で
は、内外のソレノイド電流値が１０Ａ／１０Ａで放電し
たプラズマ）でエッチングしたほうがダメージが最も少
ないことが結論付けられる。一方、電子温度のばらつき
が大きくなるに従いダメージの度合いも大きくなる。
【００１８】なお、上記実施例では、ヘリコン波プラズ
マエッチャに関して例を述べたが、本発明はエレクトロ
ンサイクロトロンレゾナンスプラズマ（ＥＣＲプラズ
マ）装置や、誘導結合型プラズマ装置、容量型結合型プ
ラズマ装置などを用いても、電子温度分布が均一になる
プラズマを用いればチャージアップダメージを抑制でき
ることは言うまでもない。
マエッチャに関して例を述べたが、本発明はエレクトロ
ンサイクロトロンレゾナンスプラズマ（ＥＣＲプラズ
マ）装置や、誘導結合型プラズマ装置、容量型結合型プ
ラズマ装置などを用いても、電子温度分布が均一になる
プラズマを用いればチャージアップダメージを抑制でき
ることは言うまでもない。
【００１９】
【発明の効果】効果は、チャージアップダメージを抑制
できることにある。これにより、生産歩留まりが飛躍的
に向上する。それは、プラズマの電子温度ばらつきを最
小限にしたプラズマでドライエッチングする方法を選択
したため、ゲート電極と半導体基板間に生じる電界強度
を抑制したからである。
できることにある。これにより、生産歩留まりが飛躍的
に向上する。それは、プラズマの電子温度ばらつきを最
小限にしたプラズマでドライエッチングする方法を選択
したため、ゲート電極と半導体基板間に生じる電界強度
を抑制したからである。
【図１】本発明の実施例で用いたドライエッチング装置
である。
である。
【図２】本発明の実施例で得られた電子温度分布を示し
たものである。
たものである。
【図３】発明が解決しようとする課題を説明するため
の、イオン飽和電流密度分布を示したものである。
の、イオン飽和電流密度分布を示したものである。
【図４】本発明の実施例で得られた半導体装置のゲート
絶縁膜耐圧の指標となるＱbdを示したものである。ま
た、本発明の実施例の結果も兼ねている。
絶縁膜耐圧の指標となるＱbdを示したものである。ま
た、本発明の実施例の結果も兼ねている。
１ 真空装置 ２ 金属製容器 ３ 石英製ベルジャ ４ ＲＦアンテナ ５ ソレノイドコイル ６ バイアス電極 ７ 半導体基板 ８ ラングミュアプローブ
Claims (2)
- 【請求項１】 プラズマエッチングの為のプラズマの電
子温度を半導体基板上で空間的に均一にすることを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記電子温度のばらつきが０．５ｅＶ以
下であることを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09156796A JP3082711B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09156796A JP3082711B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118224A true JPH118224A (ja) | 1999-01-12 |
| JP3082711B2 JP3082711B2 (ja) | 2000-08-28 |
Family
ID=15635512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09156796A Expired - Fee Related JP3082711B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082711B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372654B1 (en) | 1999-04-07 | 2002-04-16 | Nec Corporation | Apparatus for fabricating a semiconductor device and method of doing the same |
| US7135722B2 (en) | 2003-09-08 | 2006-11-14 | Kabushiki Kaisha Toshiba | Wiring layout of semiconductor device and design method of the same |
-
1997
- 1997-06-13 JP JP09156796A patent/JP3082711B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372654B1 (en) | 1999-04-07 | 2002-04-16 | Nec Corporation | Apparatus for fabricating a semiconductor device and method of doing the same |
| US7135722B2 (en) | 2003-09-08 | 2006-11-14 | Kabushiki Kaisha Toshiba | Wiring layout of semiconductor device and design method of the same |
| USRE43945E1 (en) | 2003-09-08 | 2013-01-29 | Kabushiki Kaisha Toshiba | Wiring layout of semiconductor device and design method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082711B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767838B1 (en) | Method and apparatus for treating surface of semiconductor | |
| EP0145015B1 (en) | Dry etching method and apparatus | |
| US5846885A (en) | Plasma treatment method | |
| JP3689732B2 (ja) | プラズマ処理装置の監視装置 | |
| JP3533105B2 (ja) | 半導体装置の製造方法と製造装置 | |
| JPH11224796A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPH1079372A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US8236701B2 (en) | Plasma processing apparatus and plasma processing method | |
| JPH09120957A (ja) | プラズマ装置及びプラズマ処理方法 | |
| JP3559429B2 (ja) | プラズマ処理方法 | |
| JPH11219938A (ja) | プラズマエッチング方法 | |
| JPH11297679A (ja) | 試料の表面処理方法および装置 | |
| JPH08255782A (ja) | プラズマ表面処理装置 | |
| JPH03170666A (ja) | プラズマ処理装置 | |
| Nojiri et al. | Study of gate oxide breakdown caused by charge buildup during dry etching | |
| US6506687B1 (en) | Dry etching device and method of producing semiconductor devices | |
| JP2000150478A (ja) | プラズマ発生方法及びプラズマ発生装置 | |
| JP3082711B2 (ja) | 半導体装置の製造方法 | |
| JPH10312899A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP2000208496A (ja) | ドライエッチング装置および半導体装置の製造方法 | |
| JP3599670B2 (ja) | プラズマ処理方法および装置 | |
| JPH1167725A (ja) | プラズマエッチング装置 | |
| JP3976480B2 (ja) | プラズマ処理装置 | |
| JP4167768B2 (ja) | 表面処理方法 | |
| JP3278732B2 (ja) | エッチング装置及びエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |