JPS58100423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58100423A JPS58100423A JP57200958A JP20095882A JPS58100423A JP S58100423 A JPS58100423 A JP S58100423A JP 57200958 A JP57200958 A JP 57200958A JP 20095882 A JP20095882 A JP 20095882A JP S58100423 A JPS58100423 A JP S58100423A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon
- semiconductor
- film
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は酸化物により素子または素子の一部を分離する
構造をもつ半導体装置の製造方法に関しとくにこのよう
な酸化物に少くとも二つのPN接合を終端させて設ける
方法に関する。
構造をもつ半導体装置の製造方法に関しとくにこのよう
な酸化物に少くとも二つのPN接合を終端させて設ける
方法に関する。
半導体素子の小屋化のために厚い酸化物によって素子間
または素子内の領域間を分離した構造の半導体装置が最
近使われ始めている。このような半導体装置においては
PN接合を一つだけ厚い酸化物に#!端させて設けるこ
とは比較的容易なために実用化されているが、二つまた
はそれ以上のPN接合を互に比較的近接させて厚い酸化
物の同一の側に終端させることは非常に困難であった。
または素子内の領域間を分離した構造の半導体装置が最
近使われ始めている。このような半導体装置においては
PN接合を一つだけ厚い酸化物に#!端させて設けるこ
とは比較的容易なために実用化されているが、二つまた
はそれ以上のPN接合を互に比較的近接させて厚い酸化
物の同一の側に終端させることは非常に困難であった。
これは、従来の技術では近接したPN接合のとくに酸化
物に終端する部分においた間隔が充分にコントロールで
きず、所定の特性が得られなかったりPN接合同士が短
絡して素子が形成できなかったりするためである。
物に終端する部分においた間隔が充分にコントロールで
きず、所定の特性が得られなかったりPN接合同士が短
絡して素子が形成できなかったりするためである。
従って本発明の目的は、半導体主面に選択的に設けられ
た比較的厚い酸化物の同一の側に終端するようなPN接
合を二つまたはそれ以上高い信頼度で形成することので
きる方法を提供するととKある。
た比較的厚い酸化物の同一の側に終端するようなPN接
合を二つまたはそれ以上高い信頼度で形成することので
きる方法を提供するととKある。
本発明は従来技術におげろPN接合間隔の制御不能の原
因が、PN接合を形成しようとする領域の表面の絶縁膜
の除去にあるという知見に基ずくものである。厚い酸化
物を選択的に設けた半導体装置にあっては半導体領域表
面の絶縁膜除去の際に厚い酸化物の表面も除去するよう
なバタンか使われ、る。このため厚い酸化物の界面の表
面が除去されて半導体領域の表面のみならず屑の部分が
露出され、ここからも不純物が導入されるため形成され
たPN接合は酸化物に終端する部分で特に深く屈折する
。二つ以上のPN接合を作るために再び半導体領域表頁
を露出すると肩の部分がよりはげしく露出されて、二つ
目のPN接合は酸化物で終端する部分がさらKはげしく
屈折して先のPN接合との間隔をきわめて小またはゼp
Kしてしまうのである。
因が、PN接合を形成しようとする領域の表面の絶縁膜
の除去にあるという知見に基ずくものである。厚い酸化
物を選択的に設けた半導体装置にあっては半導体領域表
面の絶縁膜除去の際に厚い酸化物の表面も除去するよう
なバタンか使われ、る。このため厚い酸化物の界面の表
面が除去されて半導体領域の表面のみならず屑の部分が
露出され、ここからも不純物が導入されるため形成され
たPN接合は酸化物に終端する部分で特に深く屈折する
。二つ以上のPN接合を作るために再び半導体領域表頁
を露出すると肩の部分がよりはげしく露出されて、二つ
目のPN接合は酸化物で終端する部分がさらKはげしく
屈折して先のPN接合との間隔をきわめて小またはゼp
Kしてしまうのである。
本発明の特徴は半導体材料の一生面に選択的に埋設され
た比較的厚い酸化物で囲まれた半導体領域内の少なくと
も2つのPNm合が′、前記厚い酸化物の同一側面で終
端する構造を有する半導体装置の製造方法において、前
記PN接合のうち少なくとも1つを前記半導体領域の表
面を露出することな(イオン注入によって形成し、他の
1つを前記半導体領域の表面を露出しないように覆う絶
縁層の薄い領域をガラス層にその底部まで変換し、咳ガ
ラス層より半導体領域内に不純物を拡散して形成するこ
と半導体装置の製造方法にある。
た比較的厚い酸化物で囲まれた半導体領域内の少なくと
も2つのPNm合が′、前記厚い酸化物の同一側面で終
端する構造を有する半導体装置の製造方法において、前
記PN接合のうち少なくとも1つを前記半導体領域の表
面を露出することな(イオン注入によって形成し、他の
1つを前記半導体領域の表面を露出しないように覆う絶
縁層の薄い領域をガラス層にその底部まで変換し、咳ガ
ラス層より半導体領域内に不純物を拡散して形成するこ
と半導体装置の製造方法にある。
又、上記半導体装置の製造方法において、前記PN接合
をイオン注入によって形成する工程が、前記酸化物によ
り囲まれた半導体領域の表面を覆う均一な厚さの絶縁層
を通して不純物を通して不純物をイオン注入法により注
入し、前記半導体領域の当初の導電型と異なる導電蓋の
第1の領域を形成する工程を含み、前記PNi1合を不
純物を拡散して形成する工程が、前記半導体領域の表面
に厚さの異なる絶縁層を形成する工程と、不純物の熱拡
散により少なくとも半導体領域表面の相対的に薄い絶縁
層をガラス層に変換し、該ガラス層より前記第1領域中
に不純物を拡散して前記第1領域と異なる導電型の第2
領域を形成する工程とを含むことができる。
をイオン注入によって形成する工程が、前記酸化物によ
り囲まれた半導体領域の表面を覆う均一な厚さの絶縁層
を通して不純物を通して不純物をイオン注入法により注
入し、前記半導体領域の当初の導電型と異なる導電蓋の
第1の領域を形成する工程を含み、前記PNi1合を不
純物を拡散して形成する工程が、前記半導体領域の表面
に厚さの異なる絶縁層を形成する工程と、不純物の熱拡
散により少なくとも半導体領域表面の相対的に薄い絶縁
層をガラス層に変換し、該ガラス層より前記第1領域中
に不純物を拡散して前記第1領域と異なる導電型の第2
領域を形成する工程とを含むことができる。
又、上記半導体装置の製造方法において、前記PN接合
をイオン注入、Kよって形成す本工程が、前記酸化物に
より囲まれた半導体領域の表面を覆う均一な厚さの絶縁
層を通して不純物をイオン注入法により注入し、前記半
導体領域の当初の導電型と異なる導電型の第1領域を形
成する工程を含み、前記PN接合を不純物を拡散して形
成する工程が、前記絶縁層の膜厚の一部を選択的に除去
し、薄い絶縁層を選択的に残す工程と、不純物の熱拡散
によ6少なくとも該薄い絶縁膜をガラス層に変換し皺ガ
ラス層より前記第1領域中に不純物を拡散して前記第1
領域と異なる導電型の第2領斌を形成する工程とを含む
ことができる。
をイオン注入、Kよって形成す本工程が、前記酸化物に
より囲まれた半導体領域の表面を覆う均一な厚さの絶縁
層を通して不純物をイオン注入法により注入し、前記半
導体領域の当初の導電型と異なる導電型の第1領域を形
成する工程を含み、前記PN接合を不純物を拡散して形
成する工程が、前記絶縁層の膜厚の一部を選択的に除去
し、薄い絶縁層を選択的に残す工程と、不純物の熱拡散
によ6少なくとも該薄い絶縁膜をガラス層に変換し皺ガ
ラス層より前記第1領域中に不純物を拡散して前記第1
領域と異なる導電型の第2領斌を形成する工程とを含む
ことができる。
このよ5にすればPN接合の終端の間隔は他の部分の間
隔とit x同じに保たれ、より完全な信頼性が得られ
る。
隔とit x同じに保たれ、より完全な信頼性が得られ
る。
以下本発明の原理、目的、特徴がより明確になるように
本発明につき図面を用いて詳細に説明する; まずta1図を参照して従来の方法ならびKその欠点を
説明する。第1図In示午ようK、まず半導体基板或い
はエピタキシャル層1の表面を酸化して、500〜10
00人程度の薄い酸化物2を形成し、8i、N、膜3を
1000〜2000人程度の膜厚で設ける。この8im
N、膜3をさらKその上に設けた酸化シリコン膜4をマ
スクにして熱リン酸にて選択的に除去する。次にこの8
i、N<膜3をマスクにして比較的低温での長時間酸化
により1〜2μ程度の比較的厚い分離酸化物5を形成し
、島状の半導体領域1′を残す。この場合、酸化後の表
面を平担にするために予め酸化すべき部分の半導体材料
lを所定の深さまで除去しておく事が行なわれる。次に
第1図BK示すように酸化シリコン膜4と8 il N
a II 3 ヲ除去した後、3000〜4000A程
度の酸化シリコン膜6を活性領域1′の表面に形成する
。そして第1のPN接合を形成するためのフォトレジス
トアが設けられ、酸化膜6が選択的に除去される。この
時、位置合せ余裕度を大きくとるためk、かつセル7ア
ラインの利点を生かすためにフォトレジスト7のエツジ
は分離酸化物領域50部分Kまで拡がって位置する。こ
のため活性領域1′の表面の酸化膜6が除去された時に
、fIE1図CK8で示した様に厚い酸化物5の一部が
同時に除去されるため活性領域l′のrlNJの部分S
が露出する。こρ状態で第1図In示すように活性領域
1′の露出表両から不純物を拡散し第1の接合9を形成
する。この結果活性領穢内に形成された第1のPN接合
9のうち厚い酸化物5に終端する部分9′は余分に拡散
が進むため下方に屈曲する。このような変形は第1図C
で酸化シリコン膜6を選択的に除去する際、島状活性−
領域1′と埋設酸化膜5との間での自己整合を利用する
為に起こるものである。即ち島状領域1′の表面の酸化
シリコンl16を7オトレジスト7をマスクにして除去
する際、島状領域1′の肩Sに沿って埋設酸化膜5が余
分に除去される結果によるものである。これは島状領域
1′の表面の酸化シリコン膜6を完全に取り去る為に必
ず発生する現象である。次に島状活性領域1′の表面に
再び3000〜4000A程度の酸化膜10を形成する
。この時分離酸化物5は既に充分膜厚があるため僅かし
か膜厚が増加しない。
本発明につき図面を用いて詳細に説明する; まずta1図を参照して従来の方法ならびKその欠点を
説明する。第1図In示午ようK、まず半導体基板或い
はエピタキシャル層1の表面を酸化して、500〜10
00人程度の薄い酸化物2を形成し、8i、N、膜3を
1000〜2000人程度の膜厚で設ける。この8im
N、膜3をさらKその上に設けた酸化シリコン膜4をマ
スクにして熱リン酸にて選択的に除去する。次にこの8
i、N<膜3をマスクにして比較的低温での長時間酸化
により1〜2μ程度の比較的厚い分離酸化物5を形成し
、島状の半導体領域1′を残す。この場合、酸化後の表
面を平担にするために予め酸化すべき部分の半導体材料
lを所定の深さまで除去しておく事が行なわれる。次に
第1図BK示すように酸化シリコン膜4と8 il N
a II 3 ヲ除去した後、3000〜4000A程
度の酸化シリコン膜6を活性領域1′の表面に形成する
。そして第1のPN接合を形成するためのフォトレジス
トアが設けられ、酸化膜6が選択的に除去される。この
時、位置合せ余裕度を大きくとるためk、かつセル7ア
ラインの利点を生かすためにフォトレジスト7のエツジ
は分離酸化物領域50部分Kまで拡がって位置する。こ
のため活性領域1′の表面の酸化膜6が除去された時に
、fIE1図CK8で示した様に厚い酸化物5の一部が
同時に除去されるため活性領域l′のrlNJの部分S
が露出する。こρ状態で第1図In示すように活性領域
1′の露出表両から不純物を拡散し第1の接合9を形成
する。この結果活性領穢内に形成された第1のPN接合
9のうち厚い酸化物5に終端する部分9′は余分に拡散
が進むため下方に屈曲する。このような変形は第1図C
で酸化シリコン膜6を選択的に除去する際、島状活性−
領域1′と埋設酸化膜5との間での自己整合を利用する
為に起こるものである。即ち島状領域1′の表面の酸化
シリコンl16を7オトレジスト7をマスクにして除去
する際、島状領域1′の肩Sに沿って埋設酸化膜5が余
分に除去される結果によるものである。これは島状領域
1′の表面の酸化シリコン膜6を完全に取り去る為に必
ず発生する現象である。次に島状活性領域1′の表面に
再び3000〜4000A程度の酸化膜10を形成する
。この時分離酸化物5は既に充分膜厚があるため僅かし
か膜厚が増加しない。
続いて第1図BK示すように第2のPN接合を設けるた
めのフォトレジスト11を酸化物5、lO上に設け、活
性領域l′衣表面酸化膜lOを選択的に除去する。この
時フォトレジスト11のエツジの少なくとも一辺は再び
位置合せの余裕度を大きくとるために分離酸化物5の上
に位置する。従って再び酸化Jll!10を除去すると
12に示す様に分離酸化物5も除去され島状領域のJi
ISが再び露出する。しかも今回はその程度が前に比べ
て大きくなる。これは分離酸化物5に近接する部分は前
工程で1p4Sが露出した部分が表面と同じ酸化膜厚で
、かつすぐその下部も殆んど酸化膜厚が同じなので深く
酸化物が除去されるからである。この様にして開けられ
た酸化膜5.10の開口部12かも第2の接合を形成す
るために拡散を行なうと、第1図Fに示すように第2の
PN接合13は分離酸化物5に終端する部分13′でさ
らに大きく屈曲し、嬉1のPN接合9と交叉してしまい
、所望の特性が得られない。
めのフォトレジスト11を酸化物5、lO上に設け、活
性領域l′衣表面酸化膜lOを選択的に除去する。この
時フォトレジスト11のエツジの少なくとも一辺は再び
位置合せの余裕度を大きくとるために分離酸化物5の上
に位置する。従って再び酸化Jll!10を除去すると
12に示す様に分離酸化物5も除去され島状領域のJi
ISが再び露出する。しかも今回はその程度が前に比べ
て大きくなる。これは分離酸化物5に近接する部分は前
工程で1p4Sが露出した部分が表面と同じ酸化膜厚で
、かつすぐその下部も殆んど酸化膜厚が同じなので深く
酸化物が除去されるからである。この様にして開けられ
た酸化膜5.10の開口部12かも第2の接合を形成す
るために拡散を行なうと、第1図Fに示すように第2の
PN接合13は分離酸化物5に終端する部分13′でさ
らに大きく屈曲し、嬉1のPN接合9と交叉してしまい
、所望の特性が得られない。
上記の様に、従来法の欠点は写真蝕刻工程に於いて分離
用埋設酸化膜が余分に除去されるところKある。それ故
、本発明は埋設酸化膜が余分に除去されないようKする
ところIICIF#黴がある。即ち埋設酸化膜の余分な
除去は島状半導体領域の表面の酸化膜の除去を行なえば
必ず発生する現象であるので、島状半導体領fiKPN
接合を形成する際に表面の酸化膜を除去しないことを特
徴とする。
用埋設酸化膜が余分に除去されるところKある。それ故
、本発明は埋設酸化膜が余分に除去されないようKする
ところIICIF#黴がある。即ち埋設酸化膜の余分な
除去は島状半導体領域の表面の酸化膜の除去を行なえば
必ず発生する現象であるので、島状半導体領fiKPN
接合を形成する際に表面の酸化膜を除去しないことを特
徴とする。
このよ5にすれば、常に島状半導体領域表面が酸化膜で
覆われた状態のままであるためこの領域の「肩」の露出
がなく、従りてセルファラインの利点をそのまま生かせ
るマスク寸法の設計が可能でかつPNm合の短絡不良が
起らず、分離酸化物でPN接合が終端する半導体装置な
高収率でしかも所望の特性をもつように得られる。本発
明では二つ以上のPN接合の形成において常に表面を露
出しないのが望ましいが、・これらPN接合のうち一つ
のPN接合の形成の際に表面を露出しても実質的に所望
特性のものを得ることができる。
覆われた状態のままであるためこの領域の「肩」の露出
がなく、従りてセルファラインの利点をそのまま生かせ
るマスク寸法の設計が可能でかつPNm合の短絡不良が
起らず、分離酸化物でPN接合が終端する半導体装置な
高収率でしかも所望の特性をもつように得られる。本発
明では二つ以上のPN接合の形成において常に表面を露
出しないのが望ましいが、・これらPN接合のうち一つ
のPN接合の形成の際に表面を露出しても実質的に所望
特性のものを得ることができる。
次に本発明の詳細な説明する。
まず第2図Am示すよjKN型シリコン基板300の一
生面にシリコン酸化113oz、3o2’(元来は同じ
もの)−を設け、さらKその上にシリコン窒化膜を被着
させ、これを選択的に除去して得た残余シリフ/窒化膜
303,303’をマスクにしてシリコン基板300の
熱酸化を行ない、シリコン基板300に埋設されたシリ
コン酸化膜301゜301’、301を形成してシリコ
ン基板3000表面を島状の二つの領域300′・30
0”K分離する。この時、シリコン窒化膜はモノシラン
と7ンモニ7の780℃での熱反応により、1200A
の厚さに成長させ、又該シリコン窒化膜の下の薄いシリ
コン酸化膜302.302’は熱酸化により500Aの
厚さに成長させる。次に第2図Bに示すようにシリコン
窒化膜303.303’をフレオン雰囲気中でプラズマ
エツチングにより除去した後、再びシリコン基板の熱酸
化を行ない、各島状領域300’、300″表面の50
0人の厚さであったシリコン酸化膜302.302’を
3000への厚さのシリコン酸化膜320.320’に
する。その後、写真蝕刻法により片方の島状シリコン基
板領域300′以外の表面を約0.5μ(ミクロン)以
上のホトレジスト膜305で覆い、このホトレジスト膜
305及び埋設酸化膜301.301をマスクにして島
状シリコン基板領域300″にイオン注入法により硼素
原子を注入してペース領域307を形成する。この時の
イオン注入の条件はエネルギーを100KeV、 ドー
ズ量を2 X 10” 7cm”にするのが適当である
。次に第2図CK示すように前記のホトレジスト膜30
5を除去し;高温処理により、アニールしたあと再びホ
トレジストH3O8を選択的に形成する。次に第2図D
K示すようにホトレジスト膜308をマスクにして島状
シリコン基板領域300’、300”表面のシリコン酸
化膜320.320’と埋設シリコン酸化膜301.3
01とを部分的に除去し、島状シリコン基板領域300
′・300′表面の酸化膜厚を部分的に500Akする
。
生面にシリコン酸化113oz、3o2’(元来は同じ
もの)−を設け、さらKその上にシリコン窒化膜を被着
させ、これを選択的に除去して得た残余シリフ/窒化膜
303,303’をマスクにしてシリコン基板300の
熱酸化を行ない、シリコン基板300に埋設されたシリ
コン酸化膜301゜301’、301を形成してシリコ
ン基板3000表面を島状の二つの領域300′・30
0”K分離する。この時、シリコン窒化膜はモノシラン
と7ンモニ7の780℃での熱反応により、1200A
の厚さに成長させ、又該シリコン窒化膜の下の薄いシリ
コン酸化膜302.302’は熱酸化により500Aの
厚さに成長させる。次に第2図Bに示すようにシリコン
窒化膜303.303’をフレオン雰囲気中でプラズマ
エツチングにより除去した後、再びシリコン基板の熱酸
化を行ない、各島状領域300’、300″表面の50
0人の厚さであったシリコン酸化膜302.302’を
3000への厚さのシリコン酸化膜320.320’に
する。その後、写真蝕刻法により片方の島状シリコン基
板領域300′以外の表面を約0.5μ(ミクロン)以
上のホトレジスト膜305で覆い、このホトレジスト膜
305及び埋設酸化膜301.301をマスクにして島
状シリコン基板領域300″にイオン注入法により硼素
原子を注入してペース領域307を形成する。この時の
イオン注入の条件はエネルギーを100KeV、 ドー
ズ量を2 X 10” 7cm”にするのが適当である
。次に第2図CK示すように前記のホトレジスト膜30
5を除去し;高温処理により、アニールしたあと再びホ
トレジストH3O8を選択的に形成する。次に第2図D
K示すようにホトレジスト膜308をマスクにして島状
シリコン基板領域300’、300”表面のシリコン酸
化膜320.320’と埋設シリコン酸化膜301.3
01とを部分的に除去し、島状シリコン基板領域300
′・300′表面の酸化膜厚を部分的に500Akする
。
この状曹でリンの熱拡散をすると表面のシリコン酸化膜
はリンガラス層330に変換する。この際、薄くされた
500A厚のシリコン酸化膜は全てリンガラス層330
に変換するが、その他の部分はシリコン酸化膜が厚い為
シリコン酸化膜の全てがリンガラス層330に変換しな
い。さらにこのリンガラス層330がシリコン基板と接
している所では、シリコン基板中へリンの拡散が行なわ
れ、これにより、ペース領域307中にエミッタ領域3
10が、又他方の島状シリコン基板領域300”中にフ
レフタ電極取り出し用高濃度N聾領域311が形成され
る。次に表面に形成されたリンガラス層330を除去し
、再び熱酸化をして、シリコン基板表面をシリコン酸化
膜331で覆う(第2図F)。
はリンガラス層330に変換する。この際、薄くされた
500A厚のシリコン酸化膜は全てリンガラス層330
に変換するが、その他の部分はシリコン酸化膜が厚い為
シリコン酸化膜の全てがリンガラス層330に変換しな
い。さらにこのリンガラス層330がシリコン基板と接
している所では、シリコン基板中へリンの拡散が行なわ
れ、これにより、ペース領域307中にエミッタ領域3
10が、又他方の島状シリコン基板領域300”中にフ
レフタ電極取り出し用高濃度N聾領域311が形成され
る。次に表面に形成されたリンガラス層330を除去し
、再び熱酸化をして、シリコン基板表面をシリコン酸化
膜331で覆う(第2図F)。
シリコン基板表面を覆っているシリコン酸化膜331に
選択的にシリコン基板に達する開孔部を設け、コレクタ
、エミッタ、ペース6領fi311・310.307の
外部取り出し電極用の開孔部とする(第2図G)。次K
、これら開孔部を覆って金属薄膜な被着させ、ペース領
域307、エミッタ領域310及びフレフタ領域311
の外部取り出し電極340,341.342を形成する
(第2図H)。
選択的にシリコン基板に達する開孔部を設け、コレクタ
、エミッタ、ペース6領fi311・310.307の
外部取り出し電極用の開孔部とする(第2図G)。次K
、これら開孔部を覆って金属薄膜な被着させ、ペース領
域307、エミッタ領域310及びフレフタ領域311
の外部取り出し電極340,341.342を形成する
(第2図H)。
第2図の実施例は、シリコン酸化膜を部分的に除去して
薄(する(第2図D)という技術的にやや困難な製造方
法を用いるものであるが、第3図、第4図の実施例はこ
れを解消した容易な製造方法である。
薄(する(第2図D)という技術的にやや困難な製造方
法を用いるものであるが、第3図、第4図の実施例はこ
れを解消した容易な製造方法である。
第3図に挙げた実施例を説明する。
まず、PIlシリコン基板(図示しない)上に形成され
たN型シリコンエピタキシャル層400の一生面にシリ
フン酸化膜402,402′を設け、さらにその上にシ
リコン窒化膜を被着させ、これを選択的に除去して得た
残余シリコン窒化膜403、403′をマスクにしてエ
ピタキシャル層400の熱酸化を行ないシリコン層40
0に埋設されたシリコン酸化膜401,401’、40
1″を形成し、シリコン層400の表面を島状領域40
0′、400”に分離する(第3図A)。この時のシリ
コン窒化膜はモノシランとアンモニアの780℃での熱
反応により1200人成長させ、又、該シリコン窒jヒ
膜の下のシリコン酸化膜は熱酸化により50OAの厚さ
に成長させる。次に写真食刻法により一部の島状シリコ
ン領M 400’以外の表面を約0.5μ以上のホトレ
ジスト膜405で覆い、このホトレジスト膜405及び
埋設酸化膜401,401’をマスクにしてシリコン窒
化膜403及びシリコン酸化膜402を通してイオン注
入法により硼素原子を島状領JiiR400’内に注入
し、そこにベース領域407を形成する(第3図B)。
たN型シリコンエピタキシャル層400の一生面にシリ
フン酸化膜402,402′を設け、さらにその上にシ
リコン窒化膜を被着させ、これを選択的に除去して得た
残余シリコン窒化膜403、403′をマスクにしてエ
ピタキシャル層400の熱酸化を行ないシリコン層40
0に埋設されたシリコン酸化膜401,401’、40
1″を形成し、シリコン層400の表面を島状領域40
0′、400”に分離する(第3図A)。この時のシリ
コン窒化膜はモノシランとアンモニアの780℃での熱
反応により1200人成長させ、又、該シリコン窒jヒ
膜の下のシリコン酸化膜は熱酸化により50OAの厚さ
に成長させる。次に写真食刻法により一部の島状シリコ
ン領M 400’以外の表面を約0.5μ以上のホトレ
ジスト膜405で覆い、このホトレジスト膜405及び
埋設酸化膜401,401’をマスクにしてシリコン窒
化膜403及びシリコン酸化膜402を通してイオン注
入法により硼素原子を島状領JiiR400’内に注入
し、そこにベース領域407を形成する(第3図B)。
この時のイオン注入の条件はエネルギーを100 Ke
y、 ドーズ量を2 x 10” /cm’ 4Cす
るのが適当である。次にホトレジスト膜405を除去し
、高温処理により7二−ルしたあと、再びホトレジスト
膜408を選択的に形成する。このホトレジスト膜40
8をマスクにしてフンオン雰囲気中でプラズマエツチン
グを行ないエツチング速度の差を利用して、ホトレジス
ト膜408で覆われていないシリコン窒化膜を除去しそ
の下のシリコン酸化膜402゜402′を露わす(第3
図C)。゛この露出したシリコン酸化膜402.402
′は500Aという薄さであるためホトレジスト膜40
8を除去した後、リンの熱拡散をすると、これら500
人の露出したシリコン−化膜402,402’は全てリ
ンガラス層430に変換し、このリンガラス膜430よ
り島状シリコン領域400′、400”中にリン原子が
拡散され、これにより、ベース領域407中にエミッタ
領域410が、又、ベース領域407に隣接する島状シ
リコン領域400”中K、コレクタ電極取り出し用高濃
度N!l領域411.が形成される(第3図D)。しか
るに、埋設シリコン酸化膜401.401′、401“
で覆われた領域はその膜厚が厚い為、表面の一部にのみ
リンガラス層に変換するだけでシリコン中には拡散され
ないしシリコン窒化膜403で覆われた領域はシリコン
窒化膜がシリコン酸化膜に比し、リンガラス層に変換さ
れにくい為、シリコン窒化膜の表面のわずかのみがリン
ガラス層に変換するだけで、リンはシリコン中に拡散さ
れない。リンガラス@430を除去し、再び島状シリコ
ン領域表面をシリコン酸化膜431で覆った後、残余シ
リコン窒化膜403をフレオンのプラズマエツチングに
より除去する(第3図E)。次に島状シリコン領域表面
を覆っているシリコン酸化膜に選択的にシリコンに達す
る開孔部を設け、ベース、エミッタ、コレクタの各領域
407.410.411の外部取り出し電極用の開孔部
とする(第3図F)。次にこれら開孔部を覆って金属薄
膜な被着させ、ベース、エミッタ、及びコレクタ各領域
407.410.411の外部取り出し用電極440.
441.442を形成する(第3図G)。
y、 ドーズ量を2 x 10” /cm’ 4Cす
るのが適当である。次にホトレジスト膜405を除去し
、高温処理により7二−ルしたあと、再びホトレジスト
膜408を選択的に形成する。このホトレジスト膜40
8をマスクにしてフンオン雰囲気中でプラズマエツチン
グを行ないエツチング速度の差を利用して、ホトレジス
ト膜408で覆われていないシリコン窒化膜を除去しそ
の下のシリコン酸化膜402゜402′を露わす(第3
図C)。゛この露出したシリコン酸化膜402.402
′は500Aという薄さであるためホトレジスト膜40
8を除去した後、リンの熱拡散をすると、これら500
人の露出したシリコン−化膜402,402’は全てリ
ンガラス層430に変換し、このリンガラス膜430よ
り島状シリコン領域400′、400”中にリン原子が
拡散され、これにより、ベース領域407中にエミッタ
領域410が、又、ベース領域407に隣接する島状シ
リコン領域400”中K、コレクタ電極取り出し用高濃
度N!l領域411.が形成される(第3図D)。しか
るに、埋設シリコン酸化膜401.401′、401“
で覆われた領域はその膜厚が厚い為、表面の一部にのみ
リンガラス層に変換するだけでシリコン中には拡散され
ないしシリコン窒化膜403で覆われた領域はシリコン
窒化膜がシリコン酸化膜に比し、リンガラス層に変換さ
れにくい為、シリコン窒化膜の表面のわずかのみがリン
ガラス層に変換するだけで、リンはシリコン中に拡散さ
れない。リンガラス@430を除去し、再び島状シリコ
ン領域表面をシリコン酸化膜431で覆った後、残余シ
リコン窒化膜403をフレオンのプラズマエツチングに
より除去する(第3図E)。次に島状シリコン領域表面
を覆っているシリコン酸化膜に選択的にシリコンに達す
る開孔部を設け、ベース、エミッタ、コレクタの各領域
407.410.411の外部取り出し電極用の開孔部
とする(第3図F)。次にこれら開孔部を覆って金属薄
膜な被着させ、ベース、エミッタ、及びコレクタ各領域
407.410.411の外部取り出し用電極440.
441.442を形成する(第3図G)。
次に第4図に挙げた実施例を説明する。
まずN型シリコン基板500の一生面にシリコン酸化膜
502.502′さらKその上にシリコン窒化膜を被着
させ、選択的に除去して得た残余シリコン窒化JiI5
03.503′をマスクにして、熱酸化を行ないシリコ
ン基板に埋設された、シリコン酸化膜501.501′
、501″を形成し、シリコン基板500の表面を島状
領域500.500に分離する(第4図A)。この時の
シリコン窒化膜はモノシランと7ンモニ7の780℃で
の熱反応により1200A成長させ、又、シリコン窒化
膜の下のシリコン酸化膜は熱酸化により500人の厚さ
に成長させる。次に写真食刻法により、一部の島状シリ
コン基板500′以外の表面を約0.5μ以上のホトレ
ジスト膜505で覆いこのホトレジスト膜505及び埋
設酸化膜501,501をマスクにして、島状領域50
0′表面をおおうシリコン窒化膜503及びシリコン酸
化膜502を通してイオン注入法により硼素原子を島状
領域500に注入し、そこにベース領域507を形成す
る(第4図B)。この時のイオン注入の条件はエネルギ
ーを100 KeV、ドーズ量を2 X 10′’/d
VCするのが適当である。次に1ホトレジスト膜50
5を除去し、高潟処浬により、アニールしたあと、再び
ホトレジスト膜508を選択的に形成する。このホトレ
ジスト膜508をマスクにして、フレオン雰囲気中でプ
ラズマエツチングを行ない、エツチング速度の差を利用
して、ホトレジスト膜508で覆われていないシリコン
窒化膜502を除去しその下のシリコン酸化膜502を
露わす(第4図C)。再び表面のホトレジス)1150
8を除去したあと残余シリコン窒化膜503.503′
をマスクにして、熱酸化することKより、前段階で露わ
れた500人の薄い酸化膜502を約3000Aの厚さ
のシリコン酸化膜520に成長させる(第4図D)。残
余シリコン窒化膜5゛03.503′を除去することK
より、その下のシリコン酸化膜502.502′を表面
に出す、(第4図F、)。露出したシリコン酸化膜は5
00人と薄い為、リンの熱拡散をすると、これらシリコ
ン酸化膜は全てリンガラス層53(HC変換し、このリ
ンガラス層530からシリコン島状領域中にリン原子が
拡散され、これKより、ペース領域507中にエミッタ
領域510が、他方の島状シリコン基板500″中にコ
レクタ電極取り出し用N型高濃度領域511が形成され
る(第4図F)。しかるK、その他のシリコン基板領域
は表面のシリコン酸化膜が厚い為シリコン酸化膜表面の
一部のみがリンガラス層に変換するだけで該領域には拡
散されない。リンガラス層530を除去し、再びシリコ
ン基板表面をシリコン酸化膜521で覆う(第4図G)
。次に、シリコン基板表面を覆っているシリコン酸化膜
に選択的にシリコン基板に達する開孔部を設はペース、
エミッタ、コレクタの各領域507.510.511の
外部取り出し電極用の開孔部とし、これら開孔部を覆っ
て金属薄膜を被着させ、ペース、エミッタ、及びフレフ
タ各領域の外部取り出し電極540.541.542を
形成する(第4図H)。
502.502′さらKその上にシリコン窒化膜を被着
させ、選択的に除去して得た残余シリコン窒化JiI5
03.503′をマスクにして、熱酸化を行ないシリコ
ン基板に埋設された、シリコン酸化膜501.501′
、501″を形成し、シリコン基板500の表面を島状
領域500.500に分離する(第4図A)。この時の
シリコン窒化膜はモノシランと7ンモニ7の780℃で
の熱反応により1200A成長させ、又、シリコン窒化
膜の下のシリコン酸化膜は熱酸化により500人の厚さ
に成長させる。次に写真食刻法により、一部の島状シリ
コン基板500′以外の表面を約0.5μ以上のホトレ
ジスト膜505で覆いこのホトレジスト膜505及び埋
設酸化膜501,501をマスクにして、島状領域50
0′表面をおおうシリコン窒化膜503及びシリコン酸
化膜502を通してイオン注入法により硼素原子を島状
領域500に注入し、そこにベース領域507を形成す
る(第4図B)。この時のイオン注入の条件はエネルギ
ーを100 KeV、ドーズ量を2 X 10′’/d
VCするのが適当である。次に1ホトレジスト膜50
5を除去し、高潟処浬により、アニールしたあと、再び
ホトレジスト膜508を選択的に形成する。このホトレ
ジスト膜508をマスクにして、フレオン雰囲気中でプ
ラズマエツチングを行ない、エツチング速度の差を利用
して、ホトレジスト膜508で覆われていないシリコン
窒化膜502を除去しその下のシリコン酸化膜502を
露わす(第4図C)。再び表面のホトレジス)1150
8を除去したあと残余シリコン窒化膜503.503′
をマスクにして、熱酸化することKより、前段階で露わ
れた500人の薄い酸化膜502を約3000Aの厚さ
のシリコン酸化膜520に成長させる(第4図D)。残
余シリコン窒化膜5゛03.503′を除去することK
より、その下のシリコン酸化膜502.502′を表面
に出す、(第4図F、)。露出したシリコン酸化膜は5
00人と薄い為、リンの熱拡散をすると、これらシリコ
ン酸化膜は全てリンガラス層53(HC変換し、このリ
ンガラス層530からシリコン島状領域中にリン原子が
拡散され、これKより、ペース領域507中にエミッタ
領域510が、他方の島状シリコン基板500″中にコ
レクタ電極取り出し用N型高濃度領域511が形成され
る(第4図F)。しかるK、その他のシリコン基板領域
は表面のシリコン酸化膜が厚い為シリコン酸化膜表面の
一部のみがリンガラス層に変換するだけで該領域には拡
散されない。リンガラス層530を除去し、再びシリコ
ン基板表面をシリコン酸化膜521で覆う(第4図G)
。次に、シリコン基板表面を覆っているシリコン酸化膜
に選択的にシリコン基板に達する開孔部を設はペース、
エミッタ、コレクタの各領域507.510.511の
外部取り出し電極用の開孔部とし、これら開孔部を覆っ
て金属薄膜を被着させ、ペース、エミッタ、及びフレフ
タ各領域の外部取り出し電極540.541.542を
形成する(第4図H)。
上記の実施例ではNPN型トランジスタを形成する方法
について説明したが、導電型を逆にすれば同様の方法で
PNP型トランジスタを形成できることは勿論である。
について説明したが、導電型を逆にすれば同様の方法で
PNP型トランジスタを形成できることは勿論である。
又、高速トランジスタに使われているウオツシユド・エ
ミッタ(Washed emitter)構造のトラン
ジスタにも適用で縁る。又、トランジスタのみならず、
ダイオード、及びこれらを使った集積回路装置にも適用
できることはいうまでもない。
ミッタ(Washed emitter)構造のトラン
ジスタにも適用で縁る。又、トランジスタのみならず、
ダイオード、及びこれらを使った集積回路装置にも適用
できることはいうまでもない。
第1図A−Fは従来法の欠点を説明するための従来の製
造法の主な製造工程の断面図、第2図A〜1(、第3図
A−G、第4図A〜Ifはそれぞれ本発明の実施例の半
導体装置の製造方法の主な製造工程の断面図である。 300.400,500・・・・・・ N型シリコン基
板、307.407.507・・・・・・ P型領域、
310.410.510・・・・・・ N型領域、30
1%401..501・・・・・・ 酸化膜。 早 / 図 第38 第4 ′@
造法の主な製造工程の断面図、第2図A〜1(、第3図
A−G、第4図A〜Ifはそれぞれ本発明の実施例の半
導体装置の製造方法の主な製造工程の断面図である。 300.400,500・・・・・・ N型シリコン基
板、307.407.507・・・・・・ P型領域、
310.410.510・・・・・・ N型領域、30
1%401..501・・・・・・ 酸化膜。 早 / 図 第38 第4 ′@
Claims (1)
- 【特許請求の範囲】 1、半導体材料の一主面に選択的に埋設された比較的厚
い酸化物で囲まれた半導体領域内の少なくとも2つのP
H10合が、前記厚い酸化物の同一側面で終端する構造
を有する半導体装置の製造方法において、前記PN接合
のうち少なくとも1つを前記半導体領域の表面を露出す
ることなくイオン注入によって形成し、他の1つを前記
半導体領域の表面を露出しないように覆う絶縁層の薄い
領域をガラス層にその底部まで変換し、該ガラス層より
半導体領域内に不−細物を拡散して形成することを特徴
とする半導体装置の製造方法。 2 前記PN接合をイオン注入によって形成する工程が
、前記酸化物により囲まれた半導体領域の表面を覆う均
一な厚さの絶縁層を通して不純物を通し工、不純物をイ
オン注入法により注入し、前記半導体領域の当初の導電
型と異なる導電型の第1領域を形成する工程を含み、前
記PN接合を不純物を拡散して形成する工程が、前記半
導体領域の表面に厚さの異なる絶縁層を形成する工程と
、不純物の熱拡散により少なくとも半導体領域表両の″
相対的に薄い絶縁層をガラス層に変換し、該ガラス層よ
り前記第1領域中に不純物を拡散して前記第1領域と異
なる導電型の第2領域を形成する工1とを含むことを特
徴とする特許請求の範囲第1項に記載の半導体装置の製
造方法。 3、 前記PNm合をイオン注入によって形成する工程
が、前記酸化物により囲まれた半導体領域の表面を覆う
均一な厚さの絶縁層を通して不純物をイオン注入法によ
り注入し、前記半導体領域の当初の導電型と異なる導電
型の第1領域を形成する工程を含み、前記PN接合を不
純物を拡散して形成する工程が、前記絶縁層の膜厚の一
部を選択的に除去し、薄い絶縁層を選択的に残す工程と
、不純物の熱拡散により少なくとも該薄い絶縁膜をガラ
ス−*−y変換し該ガラス層より前記第1領域中に不純
物を拡散して前記第1領域と異なる導電型の第2領域を
形成する工程とを含むことを特徴とする特許請求の範囲
第1項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200958A JPS58100423A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200958A JPS58100423A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51114052A Division JPS6035818B2 (ja) | 1976-09-22 | 1976-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100423A true JPS58100423A (ja) | 1983-06-15 |
| JPS6229890B2 JPS6229890B2 (ja) | 1987-06-29 |
Family
ID=16433132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57200958A Granted JPS58100423A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100423A (ja) |
-
1982
- 1982-11-15 JP JP57200958A patent/JPS58100423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6229890B2 (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JPS6361777B2 (ja) | ||
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPS6229890B2 (ja) | ||
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JPS6330787B2 (ja) | ||
| JP2571449B2 (ja) | バイポーラicの製造方法 | |
| JPS59107572A (ja) | 半導体装置の製造方法 | |
| JPS6229891B2 (ja) | ||
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPS59100521A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS6211504B2 (ja) | ||
| JPS59231833A (ja) | 半導体装置及びその製造法 | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPH08298284A (ja) | 半導体装置の製造方法 | |
| JPS6164161A (ja) | 半導体装置及びその製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS60153139A (ja) | 半導体装置の製造方法 |