JPS6035818B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6035818B2 JPS6035818B2 JP51114052A JP11405276A JPS6035818B2 JP S6035818 B2 JPS6035818 B2 JP S6035818B2 JP 51114052 A JP51114052 A JP 51114052A JP 11405276 A JP11405276 A JP 11405276A JP S6035818 B2 JPS6035818 B2 JP S6035818B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- oxide
- oxide film
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/20—Diffusion for doping of insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は酸化物により素子または素子の一部を分離する
構造をもつ半導体装置の製造方法に関しとくにこのよう
な酸化物に少なくとも二つのＰＮ接合を終端させて設け
る方法に関する。
構造をもつ半導体装置の製造方法に関しとくにこのよう
な酸化物に少なくとも二つのＰＮ接合を終端させて設け
る方法に関する。
・半導体素子の小型化のために厚い酸化物によって素子
間または素子内の領域間を分離した構造の半導体装置が
最近使われ始めている。
間または素子内の領域間を分離した構造の半導体装置が
最近使われ始めている。
このような半導体装置においてはＰＮ接合を一つだけ厚
い酸化物に終燃させて設けることは比較的容易なために
実用化されているが、二つまたはそれ以上のＰＮ接合を
互に比較的近接させて厚い酸化物の同一の側に終端させ
ることは非常に困難であった。．これは、従来の技術で
は近接したＰＮ穣合のとくに酸化物に終端する部分にお
いて間隔が充分にコントロールできず、所定の特性が得
られなかったりＰＮ接合同士が短絡して素子が形成でき
なかったりするためである。従って本発明の目的は、半
導体主面に選択的に設けられた比較的厚い酸化物の同一
の側に終端するようなＰＮ接合を二つまたはそれ以上高
い信頼度で形成することのできる方法を提供することに
ある。
い酸化物に終燃させて設けることは比較的容易なために
実用化されているが、二つまたはそれ以上のＰＮ接合を
互に比較的近接させて厚い酸化物の同一の側に終端させ
ることは非常に困難であった。．これは、従来の技術で
は近接したＰＮ穣合のとくに酸化物に終端する部分にお
いて間隔が充分にコントロールできず、所定の特性が得
られなかったりＰＮ接合同士が短絡して素子が形成でき
なかったりするためである。従って本発明の目的は、半
導体主面に選択的に設けられた比較的厚い酸化物の同一
の側に終端するようなＰＮ接合を二つまたはそれ以上高
い信頼度で形成することのできる方法を提供することに
ある。
本発明は従来技術におけるＰＮ接合間隔の制御不能の原
因が、ＰＮ接合を形成しようとする領域の表面の絶縁膜
の除去にあるという知見に基づくものである。
因が、ＰＮ接合を形成しようとする領域の表面の絶縁膜
の除去にあるという知見に基づくものである。
厚い酸化物を選択的に設けた半導体装置にあっては半導
体領域表面の絶縁膜除去の際に厚い酸化物の表面を除去
するようなパタンが使われる。このため厚い酸化物の界
面の表面が除去されて半導体領域の表面のみならず肩の
部分が露出され、ここからも不純物が導入されるため形
成されたＰＮ接合は酸化物に終総する部分で特に深く屈
折する。二つ以上のＰＮ接合を作るために再び半導体領
域表面を露出すると肩の部分がよりはげしく露出されて
、二つ目のＰＮ接合は酸化物で終端する部分がさらには
げしく屈折して先のＰＮ接合との間隔をきわめて小また
はゼロにしてしまうのである。この点に鑑み本発明では
ＰＮ接合を厚い酸化物に終端するように形成しようとす
る半導体領域の表面を一度も蕗出せずＰＮ接合に外部か
らイオン注入で不純物導入により形成することを特徴と
する。
体領域表面の絶縁膜除去の際に厚い酸化物の表面を除去
するようなパタンが使われる。このため厚い酸化物の界
面の表面が除去されて半導体領域の表面のみならず肩の
部分が露出され、ここからも不純物が導入されるため形
成されたＰＮ接合は酸化物に終総する部分で特に深く屈
折する。二つ以上のＰＮ接合を作るために再び半導体領
域表面を露出すると肩の部分がよりはげしく露出されて
、二つ目のＰＮ接合は酸化物で終端する部分がさらには
げしく屈折して先のＰＮ接合との間隔をきわめて小また
はゼロにしてしまうのである。この点に鑑み本発明では
ＰＮ接合を厚い酸化物に終端するように形成しようとす
る半導体領域の表面を一度も蕗出せずＰＮ接合に外部か
らイオン注入で不純物導入により形成することを特徴と
する。
このようにすれば厚い酸化物への終端部分におけるＰＮ
接合の屈曲の煩向が緩和されて、ＰＮ接合間を所定の間
隔に制御することができる。このようにすればＰＮ接合
の終端の間隔は他の部分の間隔とほぼ同じに保たれ、完
全な信頼性が得られる。すなわち本発明の特徴は、半導
体材料の一主面に選択的に埋設されて比較的厚い酸化物
で囲まれた半導体領域内の少なくとも二つのＰＮ接合が
、前記厚い酸化物の同一側面で終端する構造を有する半
導体装置の製造方法であって、前記厚い酸化物で囲まれ
た半導体領域の表面を露出することなく不純物をイオン
注入することによって前許ＰＮ接合を形成する工程を有
する半導体装置の製造方法にある。以下本発明の原理、
目的、特徴がより明確にな・ るように本発明につき図
面を用いて詳細に説明する。
接合の屈曲の煩向が緩和されて、ＰＮ接合間を所定の間
隔に制御することができる。このようにすればＰＮ接合
の終端の間隔は他の部分の間隔とほぼ同じに保たれ、完
全な信頼性が得られる。すなわち本発明の特徴は、半導
体材料の一主面に選択的に埋設されて比較的厚い酸化物
で囲まれた半導体領域内の少なくとも二つのＰＮ接合が
、前記厚い酸化物の同一側面で終端する構造を有する半
導体装置の製造方法であって、前記厚い酸化物で囲まれ
た半導体領域の表面を露出することなく不純物をイオン
注入することによって前許ＰＮ接合を形成する工程を有
する半導体装置の製造方法にある。以下本発明の原理、
目的、特徴がより明確にな・ るように本発明につき図
面を用いて詳細に説明する。
まず第１図を参照して従来の方法ならびにその欠点を説
明する。
明する。
第１図Ａに示すように、まず半導体基板或いはェピタキ
シャル層１の表面を酸化して、５００〜１０００Ａ程度
の薄い酸化物２を形成し、続いてＳｉが４膜３を１００
０〜２０００Ａ程度の膜厚で設ける。このＳｉ３Ｎ４膜
３をさらにその上に設けた酸化シリコン膜４をマスクに
して熱リン酸にて選択的に除去する。次にこのＳｉ３Ｎ
４膜３をマスクにして比較的低温での長時間酸化により
１〜２ム程度の比較的厚い分離酸化物５を形成し、島状
の半導体領域１′を残す。この場合、酸化後の表面を平
担にするために酸化すべき部分の半導体材料１を所定の
深さまで除去しておく事が行なわれる。次に第１図Ｂに
示すように酸化シリコン膜４とＳｉ３Ｎ４膜３を除去し
た後、３０００〜４０００Ａ程度の酸化シリコン膜６を
活性領域１′の表面に形成する。そして第１のＰＮ接合
を形成するためのフオトレジスト７が設けられ、酸化膜
６が選択的に除去される。この時、位置合せ余裕度を大
きくとるために、かつセルフアラィンの利点を生かすた
めにフオトレジスト７のエッジは分離酸化物領域５の部
分にまで拡がって位置する。このため活性領域１′の表
面の酸化膜６が除去された時に、第１図Ｃに８で示した
様に厚い酸イ臼物５の一部が同時に除去されるため活性
領域１′の「肩」の部分Ｓが露出する。この状態で第１
図Ｄに示すように活性領域１′の露出表面から不純物を
拡散し第１の接合９を形成する。この結果活性領域内に
形成された第１のＰＮ接合９のうち厚い酸化物５に終端
する部分９′は余分に拡散が進むため下方に屈曲する。
このような変形は第１図Ｃで酸化シリコン膜６を選択的
に除去する際、島状活性領域１′と埋設酸化膜５との間
での自己整合を利用する為に起こるものである。即ち島
状領域１′の表面の酸化シリコン膜６をフオトレジスト
７をマスクにして除去する際、島状領域１′の肩Ｓに沿
って埋設酸化膜６が余分に除去される結果によるもので
ある。これは島状領域１′の表面の酸化シリコン膜６を
完全に取り去る為に必ず発生する現象である。次に島状
活性領域１′の表面に再び３０００〜４０００Ａ程度の
酸化膜１０を形成する。この時分離酸化物５は既に充分
膜厚があるため僅かしか膜厚が増加しない。続いて第１
図Ｅに示すように第２のＰＮ接合を設けるためのフオト
レジスト１ １を酸化物５，１０上に設け、活性領域１
′表面の酸化膜１０を選択的に除去する。この時フオト
レジスト１１のエッジの少なくとも一辺‘ま再び位置合
せの余裕度を大きくとるために分離酸化物５の上に位置
する。従って再び酸化膜１０を除去すると１２に示す様
に分離酸化物５も除去され島状領域の肩Ｓが再び露出す
る。しかも今回はその程度が前に比べて大きくなる。こ
れは分離酸化物５に近接する部分は前工程で肩Ｓが露出
した部分が表面と同じ酸化膜厚で、かつすぐその下部も
猪んど酸化膜厚が同じなので深く酸化物が除去されるか
らである。このようにして開けられた酸化膜５，１０の
開口部１２から第２の接合を形成するために拡散を行な
うと、第１図Ｆに示すように第２のＰＮ接合１３は分離
酸化物５に終端する部分１３′でさらに大きく屈曲し、
第１のＰＮ接合９と交叉してしまい所望の特性が得られ
ない。上記の様に、従来法の欠点は写真蝕刻工程に於い
て分離用埋設酸化綾が余分に除去されるところにある。
シャル層１の表面を酸化して、５００〜１０００Ａ程度
の薄い酸化物２を形成し、続いてＳｉが４膜３を１００
０〜２０００Ａ程度の膜厚で設ける。このＳｉ３Ｎ４膜
３をさらにその上に設けた酸化シリコン膜４をマスクに
して熱リン酸にて選択的に除去する。次にこのＳｉ３Ｎ
４膜３をマスクにして比較的低温での長時間酸化により
１〜２ム程度の比較的厚い分離酸化物５を形成し、島状
の半導体領域１′を残す。この場合、酸化後の表面を平
担にするために酸化すべき部分の半導体材料１を所定の
深さまで除去しておく事が行なわれる。次に第１図Ｂに
示すように酸化シリコン膜４とＳｉ３Ｎ４膜３を除去し
た後、３０００〜４０００Ａ程度の酸化シリコン膜６を
活性領域１′の表面に形成する。そして第１のＰＮ接合
を形成するためのフオトレジスト７が設けられ、酸化膜
６が選択的に除去される。この時、位置合せ余裕度を大
きくとるために、かつセルフアラィンの利点を生かすた
めにフオトレジスト７のエッジは分離酸化物領域５の部
分にまで拡がって位置する。このため活性領域１′の表
面の酸化膜６が除去された時に、第１図Ｃに８で示した
様に厚い酸イ臼物５の一部が同時に除去されるため活性
領域１′の「肩」の部分Ｓが露出する。この状態で第１
図Ｄに示すように活性領域１′の露出表面から不純物を
拡散し第１の接合９を形成する。この結果活性領域内に
形成された第１のＰＮ接合９のうち厚い酸化物５に終端
する部分９′は余分に拡散が進むため下方に屈曲する。
このような変形は第１図Ｃで酸化シリコン膜６を選択的
に除去する際、島状活性領域１′と埋設酸化膜５との間
での自己整合を利用する為に起こるものである。即ち島
状領域１′の表面の酸化シリコン膜６をフオトレジスト
７をマスクにして除去する際、島状領域１′の肩Ｓに沿
って埋設酸化膜６が余分に除去される結果によるもので
ある。これは島状領域１′の表面の酸化シリコン膜６を
完全に取り去る為に必ず発生する現象である。次に島状
活性領域１′の表面に再び３０００〜４０００Ａ程度の
酸化膜１０を形成する。この時分離酸化物５は既に充分
膜厚があるため僅かしか膜厚が増加しない。続いて第１
図Ｅに示すように第２のＰＮ接合を設けるためのフオト
レジスト１ １を酸化物５，１０上に設け、活性領域１
′表面の酸化膜１０を選択的に除去する。この時フオト
レジスト１１のエッジの少なくとも一辺‘ま再び位置合
せの余裕度を大きくとるために分離酸化物５の上に位置
する。従って再び酸化膜１０を除去すると１２に示す様
に分離酸化物５も除去され島状領域の肩Ｓが再び露出す
る。しかも今回はその程度が前に比べて大きくなる。こ
れは分離酸化物５に近接する部分は前工程で肩Ｓが露出
した部分が表面と同じ酸化膜厚で、かつすぐその下部も
猪んど酸化膜厚が同じなので深く酸化物が除去されるか
らである。このようにして開けられた酸化膜５，１０の
開口部１２から第２の接合を形成するために拡散を行な
うと、第１図Ｆに示すように第２のＰＮ接合１３は分離
酸化物５に終端する部分１３′でさらに大きく屈曲し、
第１のＰＮ接合９と交叉してしまい所望の特性が得られ
ない。上記の様に、従来法の欠点は写真蝕刻工程に於い
て分離用埋設酸化綾が余分に除去されるところにある。
それ故、本発明は埋設酸化膜が余分に除去されないよう
にするところに特徴がある。即ち埋設酸化膜の余分な除
去は島状半導体領域の表面の酸化膜の除去を行なえば必
ず発生する現象であるので、島状半導体領域にＰＮ接合
を形成する際に表面の酸化膜を除去しないことを特徴と
する。このようにすれば、常に島状半導体領域表面が酸
化膜で覆われた状態のままであるためこの領域の「肩」
の露出がなく、従ってセルフアラインの利点をそのまま
生かせるマスク寸法の設計が可能でかつＰＮ接合の短絡
不良が起らず、分離酸化物でＰＮ接合が終端する半導体
装置を高収率でしかも所望の特性をもつように得られる
。本発明では二つ以上のＰＮ接合の形成において常に表
面を露出しないのが望ましいが、これらＰＮ接合のうち
一つのＰＮ接合の形成の際に表面を露出しても実質的に
所望特性のものを得ることができる。第２図を参照して
本発明の第一の実施例を説明する。
にするところに特徴がある。即ち埋設酸化膜の余分な除
去は島状半導体領域の表面の酸化膜の除去を行なえば必
ず発生する現象であるので、島状半導体領域にＰＮ接合
を形成する際に表面の酸化膜を除去しないことを特徴と
する。このようにすれば、常に島状半導体領域表面が酸
化膜で覆われた状態のままであるためこの領域の「肩」
の露出がなく、従ってセルフアラインの利点をそのまま
生かせるマスク寸法の設計が可能でかつＰＮ接合の短絡
不良が起らず、分離酸化物でＰＮ接合が終端する半導体
装置を高収率でしかも所望の特性をもつように得られる
。本発明では二つ以上のＰＮ接合の形成において常に表
面を露出しないのが望ましいが、これらＰＮ接合のうち
一つのＰＮ接合の形成の際に表面を露出しても実質的に
所望特性のものを得ることができる。第２図を参照して
本発明の第一の実施例を説明する。
まず第２図Ａに示すようにＮ型のシリコン基板（Ｎ型ェ
ピタキシヤル層であってもよい）１００の表面を酸化し
て５００〜１０００Ａのシリコン酸化膜１０２を形成し
、その上に１０００〜２０００Ａの窒化シリコン膜１０
３を設け、その表面に選択的に設けた酸化膜１０４をマ
スクとしてプラズマ・エッチングによって窒化シリコン
膜１０３を予定活性領域１００′上に残し、この膜１０
３をマスクとして厚いシリコン酸化膜１０１を形成する
。次に第２図Ｂに示すように、実質的に同じ膜厚の薄い
第１の膜（１０２，１０３，１０４から構成）を被着し
た状態で第１のＰＮ接合を形成するためのフオトレジス
ト１０５を選択的に形成し、このフオトレジスト１０５
をマスクとして棚素をイオン注入し、活性領域１００′
内に埋設酸化物１０１で終端する第１のＰＮ接合１０６
で区画されたＰ型領域１０７を形成する。次にこのフオ
ト・レジスト１０５を除去し、第２図Ｃに示すように第
２のＰＮ懐合を形成するためのフオトレジスト１０８を
選択的に形成する。次に第２図Ｄに示すようにこのフオ
トレジスト１０８をマスクとして露出している酸化膜１
０４と窒化シリコン膜１０３とを選択的に除去する。こ
こでＰ型領域１０７表面のシリコン酸化膜１０２は残し
ておく。この残った部分が表面の一部に被着せ実質的に
同一の膜厚の第２の膜となる。そしてこのフオト・レジ
スト１０８を除去し、残存している窒化シリコン膿１０
３と厚い埋設酸化膜１０１とをマスクとして砥素をイオ
ン注入し、Ｐ型領域１０７内に片側が厚い酸化物１０１
で終端する第２のＰＮ接合１０９で区画されたＮ型領域
１ １０をセルフアラィンで形成する。この実施例では
二つのＰＮ接合１０６，１０９の形成にイオン注入法を
用いることによって接合深さ、不純物量等の正確な制御
が可能であり、しかも島状活性領域１００′の表面が一
度も露出されないため二つのＰＮ接合１０６，１０９は
埋設酸化物１０１を終端する部分においても他の平行部
分とはゞ同一の間隔を保って形成される。次に第３図を
参照して本発明の第二の実施例を説明する。
ピタキシヤル層であってもよい）１００の表面を酸化し
て５００〜１０００Ａのシリコン酸化膜１０２を形成し
、その上に１０００〜２０００Ａの窒化シリコン膜１０
３を設け、その表面に選択的に設けた酸化膜１０４をマ
スクとしてプラズマ・エッチングによって窒化シリコン
膜１０３を予定活性領域１００′上に残し、この膜１０
３をマスクとして厚いシリコン酸化膜１０１を形成する
。次に第２図Ｂに示すように、実質的に同じ膜厚の薄い
第１の膜（１０２，１０３，１０４から構成）を被着し
た状態で第１のＰＮ接合を形成するためのフオトレジス
ト１０５を選択的に形成し、このフオトレジスト１０５
をマスクとして棚素をイオン注入し、活性領域１００′
内に埋設酸化物１０１で終端する第１のＰＮ接合１０６
で区画されたＰ型領域１０７を形成する。次にこのフオ
ト・レジスト１０５を除去し、第２図Ｃに示すように第
２のＰＮ懐合を形成するためのフオトレジスト１０８を
選択的に形成する。次に第２図Ｄに示すようにこのフオ
トレジスト１０８をマスクとして露出している酸化膜１
０４と窒化シリコン膜１０３とを選択的に除去する。こ
こでＰ型領域１０７表面のシリコン酸化膜１０２は残し
ておく。この残った部分が表面の一部に被着せ実質的に
同一の膜厚の第２の膜となる。そしてこのフオト・レジ
スト１０８を除去し、残存している窒化シリコン膿１０
３と厚い埋設酸化膜１０１とをマスクとして砥素をイオ
ン注入し、Ｐ型領域１０７内に片側が厚い酸化物１０１
で終端する第２のＰＮ接合１０９で区画されたＮ型領域
１ １０をセルフアラィンで形成する。この実施例では
二つのＰＮ接合１０６，１０９の形成にイオン注入法を
用いることによって接合深さ、不純物量等の正確な制御
が可能であり、しかも島状活性領域１００′の表面が一
度も露出されないため二つのＰＮ接合１０６，１０９は
埋設酸化物１０１を終端する部分においても他の平行部
分とはゞ同一の間隔を保って形成される。次に第３図を
参照して本発明の第二の実施例を説明する。
まず第３図Ａに示すように第一の実施例と同一の方法で
第２図Ａと同じ構造を作る。次に第３図Ｂに示すように
マスク酸化物膜１０４と窒化シリコン膜１０３とを除去
し、第１のＰＮ接合形成のためのフオトレジスト工程に
よってフオトレジスト２０５を選択的に形成する。この
フオトレジスト２０５をマスクとして、活性領域１００
′表面を覆っている酸化物１０２を通してイオン注入法
によって棚素をＮ型活性領域１００′内に導入し、埋設
酸化物１０１で終機する第１のＰＮ接合２０６によって
区画されたＰ型領域２０７を形成する。次にフオトレジ
スト２０５を除去し、第３図Ｃに示すように酸化膜１０
１，１０２の表面に窒化シリコン膜２１１およびマスク
酸化物膜２１２を形成し、その上に第２のＰＮ接合を形
成するためのフオトレジスト２０８を選択的に設ける。
次いでこのフオト・レジスト２０８をマスクとしてその
開口部のマスク酸化膜２１２をエッチング除去し、この
マスク酸化膜２１２を用いて窒化シリコン膜２１１を除
去する。第３図Ｄに示すようにこうして選択的に残され
た窒化シリコン２１１をマスクとして、Ｐ型領域２０７
の表面を依然として覆っている酸化膜１０２を通して机
素をイオン注入し、端部の大部分が埋設酸化膜１０１で
終端する第２のＰＮ接合２０９で区画されたＮ型領域２
１０をＰ型領域２０７の内部に形成する。この実施例に
おいても島状半導体領域１００′の表面は露出されない
ので二つのＰＮ接合２０６，２０９の埋設酸化膜での終
端部は平行部とほ）、同じ間隔に形成されることができ
る。以上説明したように、本発明によれば埋設シリコン
酸化膜が余分に除去されない為、製造が容易であり、か
つ素子の性能を落さずに歩轡の向上が望めるなど半導体
装置の分野における効果は大きい。
第２図Ａと同じ構造を作る。次に第３図Ｂに示すように
マスク酸化物膜１０４と窒化シリコン膜１０３とを除去
し、第１のＰＮ接合形成のためのフオトレジスト工程に
よってフオトレジスト２０５を選択的に形成する。この
フオトレジスト２０５をマスクとして、活性領域１００
′表面を覆っている酸化物１０２を通してイオン注入法
によって棚素をＮ型活性領域１００′内に導入し、埋設
酸化物１０１で終機する第１のＰＮ接合２０６によって
区画されたＰ型領域２０７を形成する。次にフオトレジ
スト２０５を除去し、第３図Ｃに示すように酸化膜１０
１，１０２の表面に窒化シリコン膜２１１およびマスク
酸化物膜２１２を形成し、その上に第２のＰＮ接合を形
成するためのフオトレジスト２０８を選択的に設ける。
次いでこのフオト・レジスト２０８をマスクとしてその
開口部のマスク酸化膜２１２をエッチング除去し、この
マスク酸化膜２１２を用いて窒化シリコン膜２１１を除
去する。第３図Ｄに示すようにこうして選択的に残され
た窒化シリコン２１１をマスクとして、Ｐ型領域２０７
の表面を依然として覆っている酸化膜１０２を通して机
素をイオン注入し、端部の大部分が埋設酸化膜１０１で
終端する第２のＰＮ接合２０９で区画されたＮ型領域２
１０をＰ型領域２０７の内部に形成する。この実施例に
おいても島状半導体領域１００′の表面は露出されない
ので二つのＰＮ接合２０６，２０９の埋設酸化膜での終
端部は平行部とほ）、同じ間隔に形成されることができ
る。以上説明したように、本発明によれば埋設シリコン
酸化膜が余分に除去されない為、製造が容易であり、か
つ素子の性能を落さずに歩轡の向上が望めるなど半導体
装置の分野における効果は大きい。
第１図Ａ〜日ま従来法の欠点を説明するための従来の製
造法の主な製造工程の断面図、第２図Ａ〜Ｄ、第３図Ａ
〜Ｄはそれぞれ本発明の実施例の半導体装置の製造方法
の主な製造工程の断面図である。 １００・・・・・・Ｎ型シリコン基板、１０７，２０７
・・・・・・Ｐ型領域、１１０，２１０…・・・Ｎ型領
域、１０１，２１２・・・・・・酸化膜。 第１図 第１図 第２図 第３図
造法の主な製造工程の断面図、第２図Ａ〜Ｄ、第３図Ａ
〜Ｄはそれぞれ本発明の実施例の半導体装置の製造方法
の主な製造工程の断面図である。 １００・・・・・・Ｎ型シリコン基板、１０７，２０７
・・・・・・Ｐ型領域、１１０，２１０…・・・Ｎ型領
域、１０１，２１２・・・・・・酸化膜。 第１図 第１図 第２図 第３図
Claims (1)
- １ 半導体材料の一主面に選択的に埋設された比較的厚
い酸化物で囲まれた半導体領域内に少なくとも２つのＰ
Ｎ接合を有する半導体装置の製造方法において、前記厚
い酸化物で囲まれた半導体表面を露出することなく実質
的に同じ膜厚の薄い膜を該表面に被着した状態でイオン
注入することによつて前記厚い酸化物の一側面に終端す
る第１のＰＮ接合を形成し、しかる後、前記表面を露出
することなくイオン注入をすることによつて前記厚い酸
化物の前記一側面に終端する第２のＰＮ接合を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51114052A JPS6035818B2 (ja) | 1976-09-22 | 1976-09-22 | 半導体装置の製造方法 |
| US05/835,328 US4191595A (en) | 1976-09-22 | 1977-09-21 | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51114052A JPS6035818B2 (ja) | 1976-09-22 | 1976-09-22 | 半導体装置の製造方法 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57200958A Division JPS58100423A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
| JP57200959A Division JPS58108737A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
| JP58161616A Division JPS5986238A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5339061A JPS5339061A (en) | 1978-04-10 |
| JPS6035818B2 true JPS6035818B2 (ja) | 1985-08-16 |
Family
ID=14627820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51114052A Expired JPS6035818B2 (ja) | 1976-09-22 | 1976-09-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4191595A (ja) |
| JP (1) | JPS6035818B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5458368A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Manufacture for semiconductor |
| US4269636A (en) * | 1978-12-29 | 1981-05-26 | Harris Corporation | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking |
| JPS5852339B2 (ja) * | 1979-03-20 | 1983-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS55156366A (en) * | 1979-05-24 | 1980-12-05 | Toshiba Corp | Semiconductor device |
| JPS5633875A (en) * | 1979-08-28 | 1981-04-04 | Sony Corp | Manufacture of transistor |
| US4261763A (en) * | 1979-10-01 | 1981-04-14 | Burroughs Corporation | Fabrication of integrated circuits employing only ion implantation for all dopant layers |
| JPS5796567A (en) * | 1980-12-09 | 1982-06-15 | Nec Corp | Manufacture of semiconductor device |
| JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57176746A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit and manufacture thereof |
| US4435225A (en) | 1981-05-11 | 1984-03-06 | Fairchild Camera & Instrument Corporation | Method of forming self-aligned lateral bipolar transistor |
| JPS5832455A (ja) * | 1981-08-20 | 1983-02-25 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS5835971A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5867060A (ja) * | 1981-10-19 | 1983-04-21 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS61114556A (ja) * | 1984-11-09 | 1986-06-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6333245B1 (en) | 1999-12-21 | 2001-12-25 | International Business Machines Corporation | Method for introducing dopants into semiconductor devices using a germanium oxide sacrificial layer |
| JP6459533B2 (ja) | 2014-04-01 | 2019-01-30 | 東洋紡株式会社 | 熱収縮性ポリエステル系フィルムおよび包装体 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217747B2 (ja) * | 1971-08-09 | 1977-05-17 | ||
| US3798081A (en) * | 1972-02-14 | 1974-03-19 | Ibm | Method for diffusing as into silicon from a solid phase |
| JPS5435470B2 (ja) * | 1973-05-22 | 1979-11-02 | ||
| GB1457139A (en) * | 1973-09-27 | 1976-12-01 | Hitachi Ltd | Method of manufacturing semiconductor device |
| JPS5214594B2 (ja) * | 1973-10-17 | 1977-04-22 | ||
| DE2409910C3 (de) * | 1974-03-01 | 1979-03-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen einer Halbleiteranordnung |
| NL180466C (nl) * | 1974-03-15 | 1987-02-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam voorzien van een in het halfgeleiderlichaam verzonken patroon van isolerend materiaal. |
| US3904450A (en) * | 1974-04-26 | 1975-09-09 | Bell Telephone Labor Inc | Method of fabricating injection logic integrated circuits using oxide isolation |
| GB1492447A (en) * | 1974-07-25 | 1977-11-16 | Siemens Ag | Semiconductor devices |
| US3993513A (en) * | 1974-10-29 | 1976-11-23 | Fairchild Camera And Instrument Corporation | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures |
| US4044454A (en) * | 1975-04-16 | 1977-08-30 | Ibm Corporation | Method for forming integrated circuit regions defined by recessed dielectric isolation |
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
-
1976
- 1976-09-22 JP JP51114052A patent/JPS6035818B2/ja not_active Expired
-
1977
- 1977-09-21 US US05/835,328 patent/US4191595A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5339061A (en) | 1978-04-10 |
| US4191595A (en) | 1980-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6035818B2 (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| JPS60254659A (ja) | 電界効果トランジスタ素子及びその製造方法 | |
| US4290186A (en) | Method of making integrated semiconductor structure having an MOS and a capacitor device | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPS6310896B2 (ja) | ||
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JP2731308B2 (ja) | 半導体装置の製造方法 | |
| JPS6229889B2 (ja) | ||
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| JPS5910274A (ja) | Ｍｉｓ型半導体装置 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6229891B2 (ja) | ||
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS6312380B2 (ja) |