JPS58107724A - ゲ−トタ−ンオフ回路 - Google Patents
ゲ−トタ−ンオフ回路Info
- Publication number
- JPS58107724A JPS58107724A JP56207366A JP20736681A JPS58107724A JP S58107724 A JPS58107724 A JP S58107724A JP 56207366 A JP56207366 A JP 56207366A JP 20736681 A JP20736681 A JP 20736681A JP S58107724 A JPS58107724 A JP S58107724A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- transistor
- diode
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＰＮＰＮスイッチのゲートターンオフ回路に
関する。
関する。
従来、との種のオフ制御回路は、第１図に示すようＫＰ
ＮＰＮスイッチ１のカソードゲートとカソードにそれぞ
れＮＰＮ）ランジスタ２のコレクタとエミッタを接続す
る構成になっていする。この回路のオフ制御は、トラン
ジスタ２のペースを駆動することＫより、トランジスタ
２を動作させ。
ＮＰＮスイッチ１のカソードゲートとカソードにそれぞ
れＮＰＮ）ランジスタ２のコレクタとエミッタを接続す
る構成になっていする。この回路のオフ制御は、トラン
ジスタ２のペースを駆動することＫより、トランジスタ
２を動作させ。
ＰＮＰＮスイッチのカソードゲートから電流を引き抜く
ことＫよってＰＮＰＮスイッチをオフさせている。この
回路では、トランジスタ２を能動領域で動作させるに十
分な電圧がコレクタとエミッタ間に確保されない丸め、
トランジスタ２が飽和し、オフ能力が小さいという欠点
があった。
ことＫよってＰＮＰＮスイッチをオフさせている。この
回路では、トランジスタ２を能動領域で動作させるに十
分な電圧がコレクタとエミッタ間に確保されない丸め、
トランジスタ２が飽和し、オフ能力が小さいという欠点
があった。
本発明の目的は、このような回路の上記欠点を解決し、
オフ制御能力の大なるゲートターンオフ回路を提供する
ことにある。
オフ制御能力の大なるゲートターンオフ回路を提供する
ことにある。
本発明の特徴は、ＰＮＰＮスイッチのカソードと直列に
ダイオードが１段または複数段、願方向に接ａされ、Ｎ
ＰＮ）ランジスタのコレクタが前記ＰＮＰＮスイッチの
カソードゲートに接続され、エミッタが、前記ダイオー
ドのカソードに接続されるか、または、前記ダイオード
のカソードが抵抗素子を介して、前記ＮＰＮ）ランジス
タのエミッタに接続され、＃ＮＰＮ）ランジスタのベー
スを駆動することによりＰＮＰＮスイッチをターンオフ
させるゲートターンオフ回路にある。
ダイオードが１段または複数段、願方向に接ａされ、Ｎ
ＰＮ）ランジスタのコレクタが前記ＰＮＰＮスイッチの
カソードゲートに接続され、エミッタが、前記ダイオー
ドのカソードに接続されるか、または、前記ダイオード
のカソードが抵抗素子を介して、前記ＮＰＮ）ランジス
タのエミッタに接続され、＃ＮＰＮ）ランジスタのベー
スを駆動することによりＰＮＰＮスイッチをターンオフ
させるゲートターンオフ回路にある。
次に本発明の実施例について図面を参照して説明する。
第２図を参照すると、第１の実施例は、ＰＮＰＮスイッ
チ６のカソードゲートとカソードにそれぞれトランジス
タ８のコレクタとダイオード７のアノードが接続され、
トランジスタ８のエミッタとダイオード７のカッ４−ド
が接続される構成である。この回路のＰＮＰＮスイッチ
が導通している状態から、オフさせるには、トランジス
タ８０ベース９に電流を流し、トランジスタ８ｔ−駆動
させ、ＰＮＰＮスイッチのカソードゲートから電流を引
抜くことｋよりてＰＮＰＮスイッチをオフさせることが
できる。この際、ダイオード７の順方向電圧降下分だけ
トランジスタ８のコレクタとエミッタ間の電圧を大きく
とれ、トランジスタ８の飽和を防止している。
チ６のカソードゲートとカソードにそれぞれトランジス
タ８のコレクタとダイオード７のアノードが接続され、
トランジスタ８のエミッタとダイオード７のカッ４−ド
が接続される構成である。この回路のＰＮＰＮスイッチ
が導通している状態から、オフさせるには、トランジス
タ８０ベース９に電流を流し、トランジスタ８ｔ−駆動
させ、ＰＮＰＮスイッチのカソードゲートから電流を引
抜くことｋよりてＰＮＰＮスイッチをオフさせることが
できる。この際、ダイオード７の順方向電圧降下分だけ
トランジスタ８のコレクタとエミッタ間の電圧を大きく
とれ、トランジスタ８の飽和を防止している。
第３図は、本発明の第２の実施例である。この回路はト
ランジスタをダーリントン接続圧し、トランジスタのベ
ース駆動電流の節約と、オフ制御能力の増大を図りたも
のである。
ランジスタをダーリントン接続圧し、トランジスタのベ
ース駆動電流の節約と、オフ制御能力の増大を図りたも
のである。
第４図は、本発明の第３の実施例である。この回路はＰ
ＮＰＮスイッチ１９と直列に２個のダイオード２０．２
１を挿入し、オフ制御能力を増加させたものである。
ＮＰＮスイッチ１９と直列に２個のダイオード２０．２
１を挿入し、オフ制御能力を増加させたものである。
第５図は本発明の第４実施例を示す。この回路のように
ダイオード２７と直列に抵抗素子２８が入りている場合
も上記とｔりたく同様の効果がある。
ダイオード２７と直列に抵抗素子２８が入りている場合
も上記とｔりたく同様の効果がある。
本発明は、以上説明したよう＆Ｃ，ＰＮＰＮスイッチの
カソードと直列にダイオードを挿入することによ〕オフ
駆−電流を増加することなしに、オフ制御能力を増大す
る効果がある。
カソードと直列にダイオードを挿入することによ〕オフ
駆−電流を増加することなしに、オフ制御能力を増大す
る効果がある。
第１図は従来のゲートターンオフ回路の例、第２図乃至
第５図は本発明の実施例のゲートターンオフ回路を示す
回路図である。 なお図において、１，６，１亀１９，２６・旧・・ＰＮ
ＰＮスイッチ、？、１３．２０．！１．２７・旧・・ダ
イオード、ス８，１４，１５，２１，２亀２９・・・・
・・トランジスタ、２８・・・・・・抵抗素子、３，９
，１６．！３．３０・旧・・オフ駆動電流入力端子、で
ある。 竿１図 築Ｚ用 吏３狭Ｉ Ｖ４図 １？ 、、 、７゜第１頁の続き 号 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
第５図は本発明の実施例のゲートターンオフ回路を示す
回路図である。 なお図において、１，６，１亀１９，２６・旧・・ＰＮ
ＰＮスイッチ、？、１３．２０．！１．２７・旧・・ダ
イオード、ス８，１４，１５，２１，２亀２９・・・・
・・トランジスタ、２８・・・・・・抵抗素子、３，９
，１６．！３．３０・旧・・オフ駆動電流入力端子、で
ある。 竿１図 築Ｚ用 吏３狭Ｉ Ｖ４図 １？ 、、 、７゜第１頁の続き 号 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地
Claims (2)
- （１） Ｐ Ｎ Ｐ Ｎスイッチのカソードと直列に
ダイオードを１個ないし複数個順方向に接続し、ＮＰＮ
トランジスタのコレクタを前記ＰＮＰＮスイッチｏ力ｙ
−）’ゲートに接続し、骸ＮＰＮ）ランジスタのエミッ
タを前記ダイオードのカソードに接続し、該ＮＰＮ）ラ
ンジスタのペースを駆動することによりＰＮＰＮスイッ
チをターンオフさせることｔ−特徴とするゲートターン
オフ回路。 - （２） 前記ＰＮＰＮスイッチのカソードに直列に接続
する前記ダイオードのうち、少なくとも１個のダイオー
ドを抵抗素子でおきかえたことを特徴とする特許請求の
範囲第（１）項記載のゲストターンオフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207366A JPS58107724A (ja) | 1981-12-22 | 1981-12-22 | ゲ−トタ−ンオフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207366A JPS58107724A (ja) | 1981-12-22 | 1981-12-22 | ゲ−トタ−ンオフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107724A true JPS58107724A (ja) | 1983-06-27 |
Family
ID=16538535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207366A Pending JPS58107724A (ja) | 1981-12-22 | 1981-12-22 | ゲ−トタ−ンオフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107724A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5032784A (ja) * | 1973-07-05 | 1975-03-29 |
-
1981
- 1981-12-22 JP JP56207366A patent/JPS58107724A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5032784A (ja) * | 1973-07-05 | 1975-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2112598A (en) | Control circuit for switching inductive loads | |
| KR950701469A (ko) | 모오스(mos) 전께효과 트랜지스터의 구동회로(drive circuitry for a mos field effect tranststor) | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US4112315A (en) | Semiconductor switch circuit | |
| US4041332A (en) | Semiconductor switch device | |
| JPH05252006A (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JPS58107724A (ja) | ゲ−トタ−ンオフ回路 | |
| US4220873A (en) | Temperature compensated switching circuit | |
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| JPH0666679B2 (ja) | Ｅｃｌ論理回路 | |
| JPS6031312Y2 (ja) | スイツチング回路 | |
| US4827156A (en) | Non-overlapping switch drive in push-pull transistor circuit | |
| US3226566A (en) | High speed common emitter switch | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| JPS622835Y2 (ja) | ||
| US3178585A (en) | Transistorized trigger circuit | |
| JPS6325775Y2 (ja) | ||
| JPS6255327B2 (ja) | ||
| JPS6349099Y2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| JPS5917861A (ja) | ゲ−トタ−ンオフ制御回路 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPS6017965Y2 (ja) | 垂直偏向出力装置 | |
| JPH0332111Y2 (ja) |