JPS58112143A - プログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は計算機におけるプログラム制御装置に関する。

ノイマン型ディジタル計算機において、命令コードが格
納されている番地の次１）＠地のメモリの内容をオペラ
ンドとする場合がるる。例えば、仁のメモリの内＃８ｔ
１そのままデータとして用いる場合（以下、これ會イミ
ーディエフトアドレフＶングと呼ぶ）と、アドレス情報
として用いる場合（以下、これｔダイレクトアドレッシ
ングと呼ぶ）などがある、一方、ＣＰ　ＩＦ　（Ｃｅｎ
ｔｒａｌ　ＮｒｏｃｅａａｌｎｇＵｎｉｔ）ｒｃ設けら
れたレジスＩｔ用いて、このレジスＩの内Ｓｔ−データ
として用ｉる場合（以下己れをレジメＩアトレフｖング
ｔ！呼Ｊ、：）や、レジスタの内容をアドレス情報とし
て用ｉる場合（以下これｔレジフタ間接アドレフシング
と呼ぶ）もめる。

しかし一般にメモリのリード、フイＦに要する時間は、
レジスタのリード、ライトに必要する時間よりも擾くか
かり従ってイミーデイエフトアドレフＶングやダイレク
トアドレッシングを用いた命令の実行時間は、レジスタ
アドレッシングやレジスタ関緻アドレフシンダを用いた
命令の実行時間よりも長くなる。このことを第１図に示
した例を用−て述べる。今、メモリの内容を読み出し、
ＡＬ　Ｕ　　（４ｒｉｔｈｍｅｔｉｃ　ｌｎｄ　Ｌｏｇ
ｉｃａｌ　Ｕｎｉｔ　）で何らかの演算を施し、その結
果會アキュムレータに格納するとｉう処理を考える。第
１図（−）はレジスタ間倣アドレッＶングを用いてメモ
リの内奏愛読み出す場合を示してｉる。ステイ）８−で
レジスタの内容ｔアドレスとしてメモリがアクセスされ
る。

ステイト８−では、メモリの内容がムＬＵＫ入り、その
結果がアキエムレータに格納される。一方１、．１・： Ｊ１ｇ１図（ｂ）はダイレクトアドレッシングを用−て
メ毫りの内容に＆み出す場合を示している。ステイト８
・でアドレス情報をメモリから取出すために、メモリの
アクセスが行われる。ステイト８ｍテハ、）モリからア
ドレス情報が読み出され、このアドレスｔＩ＆に再びメ
モリがアクセスされる。そしてステイトＢ、ｂでは、先
程述べたステイト８！１における動作と全く同一の動作
が行われる。このように、ダイレクトアドレッシングを
用いた場合は、レジスＩ間接アドレッシングを用いた場
合にくらべてｌステイト余分に時間がかかり、命令実行
速度が落ちる。また単にアドレッシング方法が異るとい
うだけで８５という余分なステイトが必要とな９、これ
は制御装置内の−わゆる制御記憶のワード数が増加する
仁とを意味して−る。また、ワード数の増却會防ぐため
に、仁れらのアドレッシング処理の部分をサブルーチン
として制御記憶に格納しておき、異る命令コードで、こ
のサブルーチンを共用することも行われているが、これ
全実現するためにはサブルーチン処理のためのハードウ
ェア等が必要となる。

以上の説明は主としてダイレクトアドレッシングとレジ
スＩ間接アドレッシングの場合を例にとって説明したが
、イ識−デイエットアドレッシングとレジスタアドレッ
シングの場合も、実行速度及び制−記憶のワード数につ
−て同様のことが言える。何故ならば、イミーデイエフ
トアドレッシングｋＪ＠−た場合も、命令の実行は、メ
モリへのアクセスと−う状態から開始される。そこテＶ
ｔ）スＩアトレフＶンダを用−た場合にくらべてｌステ
イト余分に時間がかかり、命令−行時間の増加を生じる
。また制御記憶のワード＄１２）増加を招く。

本発明の目的は、上に述べたような従来の欠点【なくす
ことにｂす、ダイレクトアドレッシングやイミーディエ
フトアドレッシングを用いた命令の、プログラム全体か
らみた東行速度を向上させるとともに、制御部でデコー
ド石れるワード数を減少させることのできるグロダラム
制御装置を提供することにｈ９、命令上記憶するメモリ
と、前記メモリ°に対して誉蔦ｆＩｉ号を与えるプログ
ラムカランｌと、前記プログラムカランＩで示される番
地の前記メモリの内容１ｍ次一時記憶する−くつかＯＶ
νレジスタなるｑレジスＩ群と、前記プログラムカラン
Ｉ及び前記ＱレジスＩ群の制御ｌ１ｔ−行うｑ制御部と
、前記Ｑｖジスｐｒｏ出力のうち、必要なものを命令コ
ードとして一時記憶するインストラクｙ、ンレジスタと
、命令実行ステイトを示すステイトカランＩと、前記、
インストワクシ１ンレジスタの出力並びに前記ステイト
カウンタの出力及び前記Ｑ制御部から出力されてＱレジ
スタ群の状ａｔ示す信号とを入力とし、これらをデコー
ドるるいはさらにエンコードした各種の側倒信号を、前
記ステイトカウンタ全インクリメントすることにより順
次出、力する制御部と金有せしめたことを特徴とするも
のである。

以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明の一実施例を示す、プログラムメモリ（１）
は命令を格納するために用いられ、プログラムカランＩ
（２）は前記プログラムメモリ（１）に対してアドレス
信号（３）　ｌ与える。ｉ＊み出されたプログラムメモ
リ（１）　Ｏ内容（６）はｑレジスタ（６）に一時記憶
される。ｑレジスタｉｌｌ構成するし開スタの数は、ｌ
ステイトの中で使用するデログフムメモリ（１）の内容
の最大個数に等しい、令弟１＠（１））Ｋ示した場合を
考えると、この＠数はｌとなる。Ｑレジスタｃ番）の内
容（１）はインストックシーンレジスタ（１）に一時記
憶された夛、あるいはバッフ１（８）を通してパス（９
）に出力される。Ｑ制御部員は、デログフムカウン！ハ
）に対しては、カウンタの内容Ｙｒｌだけ増加させるイ
ンクリメント信号１１１１を出力し、Ｑレジスタ（６１
に対しては、書き込み信号（Ｉ２１會与える。この信号
は、ｑレジスタ（５）の内容が使用された時に出力され
、プログラムメモリ（１）から新しいデータｔｃｔレジ
スタ（＆）に書き込むために用いられる。また、この時
インクリメント信号０すも出力され、１０グラムカウン
タ（２）の内容が１だけ増加される。そしてこの新しめ
アドレスでプログラムメモリ（１）がアクセスされる。

すなわち、ｑレジスタ（Ｈの内容は使用された時点で常
に新しいデータに更新されている。ステイ）カウンタＯ
″４はインストックシーンレジスタ（ｎに新しい命令コ
ードが格納される時にリセットされ、その後順次カウン
トアツプされ、制御部軸に対して状［ｌｔ−示す、制御
部ｔ＊ｔｉインストブクシ曹ンＶジスタ（７）、ステイ
トカランＩｌｓ及びｑスティタス信号９４を入力とし、
これらを適当にデコードるるいはさらにエンコードして
各種の制御信号Ｈｋ高出力る。Ｑスティタス信号０＠は
Ｑ　＆１ＩＪ一部（ＬＯから出力される信号でろり、Ｑ
レジスタ（５）の内容が未使用のものでめるかどうかを
示している。Ｑレジスタ（５）の内容が使用さｎた時、
ｑ制御部［相］ｒｃは制御部Ｉからこのことを示す制御
信号ｌｌ力が送られる。ＱｆｌｌＪ御部αＱはこの制御
信号（Ｉ７）を基にしてＱレジスタ＋５１が常に未使用
データで満たされるようにプログラムカウンタ（２）及
びＱレジスタ（５１１１１ｉ−ＩＪ御する。

次に、第２１図に示した回路を用いることにより第１図
のステイトフローが第５図のステイトフローの工うにな
ることｔ説明する。第１図が示している工うに、第１図
（りのレジスタ間接アドレッシングを用いた場合のステ
イトＳ１ａと第１図（ｂ）のダイレクトアドレッシング
を用いた場合のステイト８−とは全く同じ動作を行って
いる。そこで両アドレッシングモードでこれらのステイ
トを共用できるように命令コードをハミング距離が１と
なるように割当てる。そして、ステイト′が共用できる
場合には、ハミング距離が１で弗るビットはデコードし
ないでおく。今例として第３図（−）のフローＫｆＥｊ
う命令コードｔ−（１０１０）、　、第Ｓ図（ｂ）　（
Ｄ　７　ａ　−に治う命令コード管（１０１１）、とし
た時の制御部＃肴のデコードの様子を第１表に示す。ス
テイトカウンタが１となるステイトは共用できるので、
先に述べた１５に命令コードのビット−はデコードされ
て−ない。制御部・４ｒＣｆｉ、　Ｑレジスタ（５１の
内容が未使用のものでるることを示すｑスティタス信号
拳−も入力されているが、ｑレジスタ（６）の内容ヲ用
いない時には、この信号は必要でない、従って第Ｓ図（
麿）に示すレジスタ間接アドレッシングの第１ステイト
Ｖ、及び、共用ステイトＭ１では、第１表に示すようＩ
ＩＬスティタス信号轡はデコード次にダイレクトアドレ
ッシングの場合について述べる。従来は、命令の実行に
際）し、先ずダイレクトアドレスをメモリから読み出す
必要がめるため、第１図（ｂ）　ｖｃ示したθ、と１う
ステイトを必要とした。しかし本発明の場合は、命令の
来社に際し、ダイレクトアドレスは既ＫＱレジヌタ（５
）に格納されて−るＯで、ステイトフローは、第３図（
切に承すように、ダイレクトアドレスｔ−Ｑレジスタ（
ｂ）からバッファ　（８）　１通じてバス（９）に出力
する状態Ｍ・から始めることができる。しかし、Ｑレジ
スタ（５１の内容社こ０時常に未使用データでるるとは
限らないので、ダイレクトアドレッシングの場合ｕｓｊ
Ａｘ表のステイトＭ・に示すように、Ｑスティタス信号
ｅ〜もデコード対象としている。そこで、スティＩスＭ
艷ｑスティＩス信滲がＯならば、制御５１１４ＩＯどの
デコード線もセレクトされない、従１て制−信号線輪は
総て非能動となり、ステイトカラン／Ｑｌもカウントア
ツプされない、この状態でＱｖｔ）スＪｌ　（！１）に
新しいデータが入ると、ｑスティタス信号ｉｌｌはｌと
なってデコードで行われ、スディトは第１１１Ｋ丞すＭ
・となる、そして制御信号拳−ｆｃよりステイトカウン
ト愼場がカウントアツプされると、ステイトはｌｓ１表
に示すζに遷移する。

またステイトＭ、１＋でＱしＳ）スＪ　１５）の内容が
用いられるので、制−１ｌＳ−はこのことを制御信号ｏ
’＊を用いてｔａｉｎ＋ｔｍｓｏｏに知らせる。そこで
ｑ制一部（イ）はｑレジスタ書き込み信ｔｅａｔＱレジ
スタ＋６）に送り、Ｑｖレジスタ（＆）の内容を更新す
るとともに、デログラムカクンタ（り　ｖｃインクリメ
ン）ｍｆｔｉｌｌｔ送り、次の状１ａｖｃ備える。仁の
ようにして、ダイレクトアドレッシングの場合も、ｑレ
ジスタ　（６１にデータが入って−る限り、レジスタ間
接アドレ、！／ングの場合と同じ速度で命令が実行でき
る。また両アドレッシンダモードで、ステイトが共用で
きる。

上記説明は、ダイレクトアドレッシングとレジスタＸＢ
ｋアドレッＶングの場合について行ったが、イよ一ディ
８．トアドｋ　７　ｓ＋”７　ｆと、ジ３．アドレフシ
ングの場合につ−てもｒ４様Ｖことが言える。

行うためには、まずメ屹りにアクセスする必要か、しＶ
スＩアドレッシングの場合にはその必要はない、この関
ｆ＄は、ダイレクトアドレッシングとレジスタ間接アト
レフＶングの関係と同じであり、本発明が適用できる。

以上説明したように、本発明によｎば、メモリの内容を
用いてアドレッシングを行う場合の突行速度ト、レジス
タを用いてアドレッシング１行う場合の実行速度ｔ、ｑ
レジスタにデータが入っていると−う前提の下で等しく
できる。また通常のプログラムでは、総てのステイトで
メモリの内容を用−てアドレッシングを行っていると−
うことはなく、大県の場合ＱレジスタｒｃＦｉデータが
入りているので、プログラム全体としての実行速度を向
上させることができる。また、アドレッシング方法のみ
が異る命令に対しては、その命令コードをハミング距離
が１となるように割当てることによシ、ステイトフロー
を共用化することが可能となシ、制御ｌ１ｌＩ！ｌのメ
コ、−ド線の数を減少させることができるとともに、簡
単な構成で、ニろいろなアドレッシングモードが取シ扱
えるようにな？た。

ｔ　　Ｉ！１ｉｔｏ簡単す説明 １１１図は従来の制御方法によるステイトフローの一例
を示す図、第２図は本発明の一′！ｉ！旅例を示すブロ
ック囚、第Ｓ図は本発明の制御方法によるステイトフロ
ーの一例を示す因である。

（’１）・・・プログラムメモリ、Ｃ２）・・・プログ
ラムカランＩ％（６）−Ｑレジスタ、Ｃη・・・インス
Ｆフクシ廿ンレジスタ、畿・−Ｑ制御部、ａ罎・・・ス
テイトカウンタ、―噌・−ｍ＊部 第３図 （ａ）　しジ゛又５間捧 了ドレッシシ２ （レノ　ディＬクト 了ドレンジ：／７ − Ｉ！Ｉ）ｒ７亡又

Claims (1)

【特許請求の範囲】
1. Ｌ　命令を記憶するメモリと、前記メモリに対して番号
   信号を与えるプログラムカウンタと、前記プログラムカ
   ランＩで示される誉地Ｏ前記メ毫すの内奏を順次一時記
   憶するいくつかのレジスＩからなるＱｖｓｐヌＩ群と、
   前゛記プログラムカウンタ及び前記ｑレジスＩ群の制御
   を行うｑ制御部と、前記ｑしＶスＩ群の出力のうち、必
   要なものを命令コードとして一時記憶するインス（ツク
   Ｖ嘗ンレジスタと、　ｉｂ令寮行ステイトを示すステイ
   トカランＩと、前記インストフクシロンレジスＩＯ出力
   並びに前記ステイトカウンタの出力及び前記ｑ制御部か
   ら出力されて、Ｑ＆／ジスｌ１ＦＯ状Ｗｔ示す信号とを
   入力とし、これらをデコード・るーはさらにエンコード
   して各種の制御信号を、前記ステイトカウンタｔインク
   リメントすることＫよりｌＩ［訳出力する制御部とを有
   し、前記Ｑ＆／ジスＩ群１＊成するレジスＳＯ段数ｔ１
   寮行ステイトて必要とするメモリの内奏の最大個数に等
   しくとり、かつ、前記制御部でデコードされるビット数
   を可ｆＫしたことを特徴とするグログツム制御装置。