JPS5812471A - 画信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ装置等におけるタスク走査型読
取装置によって得られた白、黒２値の両信号を処理する
画信号処理方式に係り、特に再生画像における主走査方
向の罫線から毛羽状の突出部を除去することができる画
信号処理方式に関するものである。

例えば、ファクシミリ装置によって送信される原稿には
、第１図のような罫線の入った原稿が多く見られる。そ
して、前記罫線がファクシＥ　ＩＪ装置の読み取り部で
読み敗られた場合、この読み収り部から出力される画信
号は、それに対応する受信画に変換して表現すると、例
えば第２図のようになり、Ｄ、に、Ｆのような毛羽状の
突出部が生じることが多い（第２図において、斜線を付
された１つのマスが１つの黒画素を示す）。

しかるに従来のファクシミリ装置においては、第４図の
ように、読み取り部１から第２図のことき画信号をその
ｉｔ帯域圧縮部２へ送っていたので、前記毛羽状突出部
がそのま捷受信画に現われ、見た目を悪くするとともに
、前記毛羽状突出部が帯域圧縮部２における画信号の圧
縮率を悪化させる欠点があった。

本発明は、前記従来の欠点を解消するべくなされたもの
で、主走査方向の罫線を読み取った場合の画信号に生ず
る前記毛羽状突出部を例えば第３図のように除去し、画
質の向上および両信号の帯域圧縮率の向上を図ることが
できる画信号処理方式を提供することを目的とする。

本発明による画信号処理方式は、具体的にはタスク走査
型読取装置によって得られた白、黒２値の画信号を処理
する両信号処理方式において、前記画信号の連続する３
ラインを順次数り出し、この３ライン中の最先のライン
捷たは最後のラインにに個以上連続する黒画素が存在し
、かつその３ライン中の真中のラインのうちの前記連続
する黒画素と同一の区間に黒画素が存在し、しかも前記
最先のラインまたは前記最後のラインのうちの前記真中
のラインの前記黒画素と同一番目の画素が白画素である
場合は、前記真中のラインの前記黒画素を白画素に変更
するものである。

以下本発明を図面に示す実施例に基づいて説明する。

第６図において、両信号処理回路３は、読み取り部１か
ら出力される原画信号ｅを入力し、この両信号ｆを作成
し、帯域圧縮部２へ送出する。

第６図は、主走査方向の罫線および副走査方向の罫線を
読み取り部１が読み収ったときの原画信号ｅの一例を、
それに対応する画像に変換して表現したものであり、斜
線を付された１つのマスが１ドツトの黒画素を示してい
る。同図においてＧは主走査方向の２ドツト幅の罫線、
Ｈ、、Ｉ　、　Ｊは副走査方向の罫線、Ｋ、Ｌ［１ドツ
トの毛羽状突出部、Ｍ、Ｎは２ドツトの毛羽状突出部で
ある。

前記副走査方向の罫線Ｈ，Ｉ、Ｊは除去してならないの
は言う捷でもない。また、統計的に見ると、Ｍ、Ｎのよ
うな２ドツト以上の毛羽状突出部は発生する確率が少な
いので、木刀式では、Ｋ。

Ｌのような１ドツトのみの毛羽状突出部を除去する。

第７図ないし第９図は本実施例における前記画信号処理
回路３の構成を示すブロック図および回路構成図である
。第７図において、４け原画信号入力端子であり、前記
読取部１から出力される原画信号ｅを入力する。６は原
画信号ｅの１ライン終了毎に、０→１→２→３→０→・
・・・・・とカウントする４進のラインカクンタ、６は
原画信号入力端子４から入力する原画信号ｅをデータ入
力とし、ラインカクンタ６の出力をセレクト入力とする
デマルチプレクサ、’７ａ　、７ｂ、７ｃ　、７ｄＬＩ
ｉそれぞれラインメモリであり、デマルチプレクサ６の
４つの出力をそれぞれデータ入力とする。Ｓａ。

８ｂ　、８０．８＋５Ｉｒｉ主走査方向の罫線を検出す
るための黒画素カクンタであり、デマルチプレクサ６を
通して各ラインメモリ７ａ〜７ｄにそれぞれ書き込まれ
る１ライン毎の原画信号ｅ中に黒画素が連続して何ドツ
ト出現するかをカウントし、黒画素がＨビット連続した
ならば、それぞれキャリーｇ＋ｈ、ｉ、ｊを出力する。

以下の説明では、仮にＮを８４画面のドツト数２０４８
の半分である１ｏ２４と設定したものとして説明するが
、このＮは適当に選択することができる。９亀、９ｂ。

９ｃ、９６はフリップ・フロップであり、それぞれ黒画
素カクンタ８ａないし８ｄのキャリーｇ〜ｊによりセッ
トされる。１０ｍ、１０ｂ、１０ｃ。

ＩＱｄはレジスタであり、各ライン７ａ〜７ｄに書き込
まれる１ラインの原画信号ｅの中に１０２４以上連続し
て黒画素が存在した場合、その最初の黒画素のアドレス
（ＪＪ、下、スタート、アドレスと記す）をそれぞれ一
時保持する。１１　＆　、　１１　ｂ。

１１Ｑ、１１（５もレジスタであり、各ライン７ａ〜７
ｄに書き込まれる１ラインの原画信号ｅの中に１０２４
以上連続して黒画素が存在する場合、その最後の黒画素
のアドレス（以下エンド・アドレスと記す）をそれぞれ
一時保持する。１２は補正画信号作成回路であり、ライ
ンメモリ７ａ〜７ｄ、フリップ・フロップ９＆〜９（１
，およびレジスタ１ｏａ〜１０ｄ、１１３〜１１（ｉの
出力を入力として、補正画信号ｆを作成し、出力する。

この補正画信号作成回路１２のより具体的な構成は第８
図および第９図に示される。

次に、まず第７図について本実施例の動作を説明する。

ラインカクンタ６が原画信号ｅの１ライン毎にカウント
、アクプすることにより、デマル７　、 チブレクサ６の出力が１ライン毎に順次選択されるので
、原画信号ｅは１ライン毎に順次ラインメモＩＪ　７　
ａ〜７ｄに書き込捷れて行く。そして、７１〜７ｄのう
ちの１つのラインメモリに、あるラインの原画信号ｅが
書き込まれている間、残りの３つのラインメモリから、
前記書き込みが行われているラインより１〜３ライン前
の原画信号ｅが読み出される。

一方、各ラインメモリ７＆〜７ｄに書き込まれる１ライ
ンの原画信号ｅ中に１０００以上連続する黒画素が存在
干る場合には、対応する黒画素カウンタ８ａ〜、８ｄか
らキャリーｇ〜ｊが出力され、対応するフリップフロッ
プ９ａ〜９ｄがセントされるので、原稿に主走査方向の
罫線が存在すれば、この罫線を読み取った原画信号ｅの
ラインを書き込まれたラインメモリ７ａ〜７ｄに対応す
るフリップフロップ９ａ〜９ｄがセットされる。

補正信号作成回ｌｉＦ＋１２は、７１Ｌ〜７ｄのうちの
書き込み中でない３つのラインメモリから読み出される
３ラインの原画信号ｅのうちの真中のラインを、残りの
２つのラインの内容、および９ａ〜９（１，１０ａ　〜
ＩＣ１，１１！Ｌ　〜１１　（１のうちの前記残りの２
つのラインに対応するフリップ、フロップおよびレジス
タの出力を参照して、補正画信号ｆＫ変換する。すなわ
ち、前記真中のラインに１ドツトの毛羽状突出部が存在
すれば、それを除去したものを補正信号ｆとして出力す
る。

前記第８図は、ラインメモリ７ｄに書き込みが行われる
一方、他のラインメモリ７＆〜７ｃから読み出しが行わ
れ、そのうちのラインメモリ７ｂから読み出されるライ
ンが補正画信号ｆに変換される場合の前記補正画信号作
成回路１２と他の回路との接続、関係を示す。次に、こ
の第８図について説明する。

１３はラインメモリ７ａ〜７ｃの読み出しアドレス、カ
ウンタである。１４〜１７けコンパレータである。前記
コンパレータ１４は読み出しアドレス、カウンタ１３か
ら出力されるアドレスとレジスタ１０１Ｌから出力され
るスタート・アドレス９　・−。

とする。前記コンパレータ１５は、読み出しアドレス・
カウンタ１３から出力されるアドレスとレジスタ１１１
Ｌから出力されるエンド、アドレスとを比較し、両者が
一致したときにその出力を１とする。前記コンパレータ
１６は、読み出しアドレス・カウンタ１３から出力され
る読み出しアドレスとレジスタ１ｏｃから出力されるス
タート・アドレスとを比較し、両者が一致したときにそ
の出力を１　とする。前記コンパレータ１７は、読み出
しアドレス・カウンタ１３から出力される読み出しアド
レスとレジスタ１１ｃから出力されるエンド・アドレス
とを比較し、両者が一致したときにその出力を　１　と
する。１８はクリップ・フロップでアリ、コンパレータ
１４の出力が　１　になるとセットされ、コンパレータ
１６の出力が１　になるとリセットされる。１９もフリ
ップ。

フロップであり、コンパレータ１６の出力が　１になる
とセットされ、コンパレータ１７の出力が１　になると
りセントされる。２ＩＯはフリソゲ・フロップ９＆、９
０のＱ出力を入力とする２人力１０　−１ ＯＲゲート、２１ｉｊフリツプ・フロップ９ｂのＱ出力
を入力とするインバータ、２２はＯＲゲート２ｏおよび
インバータ２１の出力を入力とする２人カムｌｉＤゲー
トである。２３はクリップ、フロップ９ａおよび１８の
Ｑ出力を入力とする２人カムＮＤゲート、２４はフリッ
プ、フロップ９Ｃおよび１９のＱ出力を入力とする２人
力ＡＮＤゲート、２６はムＮＤゲート２３および２４の
出力を入力とする２人力ＯＲゲートである。

２６はムＮＤゲート２２の出力およびＯＲゲート２６の
出力を入力とするＡＮＤゲートである。

２７はデマルチプレクサであり、ラインメモリ７ｂから
読み出されるラインの原画信号ｅをデータ入力とし、ム
ＮＤゲート２６の出力をセレクト入力とする。

２８は黒信号を選択的に除去する黒信号除去回路であり
、その具体的構成は第９図に示され、デマルチプレクサ
２７の出力のうちのセレクト入力が“１“のときに選択
される出力に１　をデータ入力とし、ラインメモリ７ａ
、７ｃから読み出される原画信号ｅのラインを制御入力
とする。２９は、デマルチプレクサ２７のうちのセレク
ト入力が“♂の場合に選択される出力ｋＯを一方の入力
とし、黒信号除去回路２８の出力を他方の入力とするＯ
Ｒゲートである。そして、このＯＲゲート２９の出力か
ら補正画信号ｆが得られる。

次に、前記黒信号除去回路２８の具体的な構成を第９図
により説明する。

３０はラインメモリＴ＆、７０から読み出される原画信
号ｅのラインを入力とする２人力ＡＮＤゲートである。

３１はセレクタであり、そのセレクト入力が“１“のと
きに選択される入力１１にはデマルチプレクサ２７の出
力に１が入力される一方、そのセレクト入力が“Ｏ“の
ときに選択される入力ｌ１２には常に“０“が入力され
、さらにセレクト入力にはムＩＩ）ゲート３０の出力が
入力される。

そして、このセレクタ３１の出力が黒白変換回路２８の
出力となる。

次に、ラインメモリ７ｄに原画信号ｅのあるラインが現
在書き込まれており、かつこのときラインメモリ７ａ〜
７Ｃから読み出される３木のラインのビット、パターン
が第１０図ようなものである場合を例として、第８図お
よび第９図の回路の動作を説明する。

第１０図において、ラインメモリ７ａに書き込まれてい
るラインは、主走査方向の罫線を読み取ったラインであ
り、　４　をスタート、アドレスと〜 し、２０４４　　をエンド・アドレスとする１０２４画
素以上連続する黒画素が存在する（Ｐはその最初の黒画
素を示し、Ｑはその最後の黒画素を示す）また、ライン
メモリ７ｂ、７ｃに書き込まれているラインには、１０
２４以上連続する黒画素は存在せず、副走査方向の罫線
を読み取った黒画素Ｒ１Ｓが存在する。

さらに、ラインメモリ７ｂに書き込まれているラインに
は、１ドツトの毛羽状突出部を形成する黒画素Ｔが存在
する。

したがって、ラインメモリ７＆に８６ｆるフリップ、フ
ロップ９ａはセットされている一方、ラインメモ・す７
ｂ、７ｃに対応するフリップ・フロ１３・ ツブ９ｂ’、９０はリセツトされており、このだめ、ム
ＮＤゲート２２のムＮＤがとられている。捷た。

ラインメモリ７ａに対応するし“ジスタ１０１Ｌ。

１１ａＫは、それぞれスタート・アドレス　４、エンド
・アドレス“２ｏ４４“が保持されている。

このような状態において、読み出しアドレス。

カウンタ１３が動き出し、ラインメモリ７ａ〜７Ｃから
それぞれ各ラインの読み出しが行われて行き、カウンタ
１３の出力値が４　になると、コンパレータ１４の出力
か１　となるので、フリップ、フロップ１８がセットさ
れる。また、その後カウンタ１３の出力値が　２０４４
　になると、コンパレータ１５の出力が１　となるので
、前記フリップ、フロップ１８ｔ／ｉリセツトされる。

したがって、カウンタ１３の出力値が４から”２０４４
“壕での間の値をとっているとき、すなわちラインメモ
リ７ｂから第１０図のＵからＸまでの画素の読み出しが
行われている間だけ、ＡＮＤゲート２３の出力、ひいて
はム）ｉＤゲート２６の出力が　１　となる。

出力け０（！：なり、この間は、デマルチプレクサ２７
の出力ｋＯが選択され、ラインメモリ７ｂから読み出さ
れる原画信号ｅはデマルチプレクサ２７およびＯＲゲー
ト２９を通してそのま１補正画信号ｆとして出力される
。このことは、ラインメモリ了すに書き込まれているラ
インのうち、ラインメモＩＪ　７　ａに書き込まれてい
る主走査方向の罫線と同一区間でない部分は、そのまま
補正画信号ｆとして出力されることを意味する。

一方、最初に述べたムＮＤゲート２６の出力が１　とな
っている間は、デマルチプレクサ２７の出力に１が選択
されるので、ラインメモリ７ｂから読み出される原画信
号ｅはデマルチプレクサ２７を通して黒信号除去回路２
８のセレクタ３１の入力ｌｌに入力される。そして、こ
の場合は、ラインメモリ７ｂから黒画素Ｒのような副走
査方向の罫線に属する黒画素（または２ドツト以上の毛
羽状突出部に属する黒画素）が読み出されたときには、
ラインメモリ７ａおよび７ｃからも黒画となるため、セ
レクタ３１０入力ｌｌが選択されるので、前記黒画素Ｒ
等は除去されることなくそのまま補正画信号ｆとして出
力される。

しかるに、ラインメモリ７ｂから第１０図の黒画素Ｔの
ような１ドツトの毛羽状突出部が読み出される場合には
、ラインメモリ７Ｃからは白画素が読み出されるので、
ムＮＤゲート３ｏの出力がＯとなり、セレクタ３１の出
力ｌＯが選択されるだめ、前記画素Ｔ等の１ドツトの毛
羽状突出部を形成する黒画素に対しては画信号がセレク
タ３１から出力される。

すなわち、補正画信号ｆにおいては、１ドツトの毛羽状
突出部は除去される。

また、ラインメモリ７ｂから白画素の信号が読み出され
る場合は、ムＮＤゲート３ｏの出力が〃１“または“０
“のいずれになる場合も、補正画信号ｆは白信号となり
、結果的に原画信号ｅがそのまま補正画信号ｆとなる。

以上のような動作が行われることにより、結局、原画信
号ｅから１ドツトの毛羽状突出部のみを除去し、副走査
方向の罫線等はその１ま残存させた画信号が修正画信号
ｆとして得られることになる。

なお、第１０図では、ラインメモリ７ａに主走査方向の
罫線を読み取ったラインが書き体重れている場合を示し
たが、ラインメモリ７Ｃに主走査方向の罫線を読み取っ
たラインが書き体重れている場合にも、同様の動作が行
われて、ラインメモリ６に書き体重れているラインから
毛羽状突出部が除去される。

捷た、第８図および第９図はラインメモリ７ｄに書き込
みが行われる一方、他のラインメモリ７ａ〜７Ｃから読
み出しが行われる場合の補正画信号作成回路１２と他の
回路との接続関係を示しているが、ラインメモリ７ａ〜
７ｄへの書き込みおよびそれらからの読み出しが、他の
組合せで行われる場合においても、その組合せに対応す
るように前記接続関係が切り換えられることにより、前
記同様、の動作が行われる。

以上の説明から明らかなように本発明による画７ 信号処理方式は、主走査方向の罫線を読み収った場合の
画信号に生ずる毛羽状突出部を除去できるので、画質の
向上および画信号の帯域圧縮を行う際の圧縮率の向上を
図ることができる優れた効果が得られるものである。

【図面の簡単な説明】

第１図は罫線入りの原稿の平面図、第２図は主走査方向
の罫線を読み取った場合の画信号に生ずる毛羽状突出部
を説明するための模式図、第３図は第２図から毛羽状突
出部を除去した状態を説明するための模式図、第４図は
従来のファクシＥ　ＩＪ装置を示すブロック図、第６図
は本発明による画信号処理方式を用いたファクシミリ装
置のブロック図、第６図は主走査方向および副走査方向
の罫線を読み取った画信号を説明する模式図、第７図は
本発明による画信号処理方式の一実施例のブロック図、
第８図は補正画信号作成回路の具体的構成および他の回
路との接続関係を示す回路構成図、第９図は黒信号除去
回路具体的構成および他の回転の接続関係を示す回路構
成図、第１０図は前記実施例におけるラインメモリに書
き体重れた原画信号のビット・パターンを説明するため
の模式％式％ 子、５・・・・・・ラインカウンタ、６・川・・デマル
チプレクサ、７ａ〜７ｄ・・・・・・ラインメモリ、８
ａ−８ｄ・・・・・・黒画素カウンタ、１ｏ２Ｌ〜１０
ｄ、１１１〜１１ｄ・・・・・・レジスタ、１２・・・
・・・補正画信号作成回路、１３・・・・・・読み出し
アドレス、カウンタ、１４〜１７・・・・・・コンパレ
ータ、２７・・印・デマルチプレクサ、２８・・・・・
・黒信号除去回路、３１・旧・・セレクタ。 代理人の氏名　弁理士　中　尾　敏　男　はが１名−１
図 第　２　ｍ 第３図 第４！！ｌ 第５図 第６図 １９図 ３１第 １０図 ２０４８ｂ、オ

Claims (1)

【特許請求の範囲】
1. タスク走査型読取装置によって得られた白、黒２値の画
   信号の連続する３ラインを順次数り出し、この３ライン
   中の最先のラインまたは最後のラインにＮ個以上連続す
   る黒画素が存在し、かつその３ライン中の真中のライン
   のうちの前記連続する黒画素と同一の区間に少なくとも
   １個の黒画素が存在し、しかも前記最先のライン捷たは
   前記最後のラインのうちの前記真中のラインの前記黒画
   素と同一番目の画素が白画素である場合は、ｆｉｆＩ記
   真中のラインの前記黒画素を白画素に変更することを特
   徴とする画信号処理方式。