JPS58125884A - ジヨセフソン集積回路の作製法 - Google Patents
ジヨセフソン集積回路の作製法Info
- Publication number
- JPS58125884A JPS58125884A JP57007615A JP761582A JPS58125884A JP S58125884 A JPS58125884 A JP S58125884A JP 57007615 A JP57007615 A JP 57007615A JP 761582 A JP761582 A JP 761582A JP S58125884 A JPS58125884 A JP S58125884A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- lift
- mask
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ジ胃セフソン集積回路における超電導電極の
形成方法に係り、特にＮｂおよびＮｂの金属間化合物等
の高融点、高内部応力である材料に対して好適な電極パ
ターンの形成方法に関する。
形成方法に係り、特にＮｂおよびＮｂの金属間化合物等
の高融点、高内部応力である材料に対して好適な電極パ
ターンの形成方法に関する。
従来、Ｐｂ合金を用いたジョセフノン集積回路の作製に
おいては、リフトオフ法によって超電導電極パターンを
形成し、リフトオフマスクとしては主にホトレジストが
用いられている。しかし、Ｎｂ等の高融点材料を用いて
超電導電極を形成する場合、ホトレジストを用いたリフ
トオフマスクは蒸発源からの輻射熱および膜の内部応力
のために変形してしまい、超電導電極パターンを再現良
く形成することは難しかった。またＡ／あるいはＺｎＯ
などをリフトオフマスクとして用いれば。
おいては、リフトオフ法によって超電導電極パターンを
形成し、リフトオフマスクとしては主にホトレジストが
用いられている。しかし、Ｎｂ等の高融点材料を用いて
超電導電極を形成する場合、ホトレジストを用いたリフ
トオフマスクは蒸発源からの輻射熱および膜の内部応力
のために変形してしまい、超電導電極パターンを再現良
く形成することは難しかった。またＡ／あるいはＺｎＯ
などをリフトオフマスクとして用いれば。
輻射熱あるいは膜の内部応力に対しては強くなり耐性が
改善される。しかしこの場合には第１図（ａｌに示した
様にリフトオフマスクとして必要な、オーバーへング部
２を持たせることは難しい。従ってリフトオフを行なっ
た場合、第１図（ｂｌ、（ｃｌおよび（ｄ）に示す様に
、形成されたパターン５の端部に不要の突起部６が生じ
るなど、端部の形状に再現性が悪いという欠点があった
。
改善される。しかしこの場合には第１図（ａｌに示した
様にリフトオフマスクとして必要な、オーバーへング部
２を持たせることは難しい。従ってリフトオフを行なっ
た場合、第１図（ｂｌ、（ｃｌおよび（ｄ）に示す様に
、形成されたパターン５の端部に不要の突起部６が生じ
るなど、端部の形状に再現性が悪いという欠点があった
。
本発明の目的は、耐輻射熱性、耐応力性に優れたリフト
オフマスクを用いることによって、高融点金属を用いて
なる超電導電極のパターンを再現性良く形成することの
できるジ曽セフソン集積回路の作製法を提供することに
ある。
オフマスクを用いることによって、高融点金属を用いて
なる超電導電極のパターンを再現性良く形成することの
できるジ曽セフソン集積回路の作製法を提供することに
ある。
本発明のジョセフソン集積回路の作製法は、２層より成
り、上層にＳｌＯ膜、下層にＭを用いて且つオーバーへ
ング部を持った。耐熱性、耐応力性に優れたリフトオフ
マスクを用いて、内部応力の大きい高融点金属膜を用い
た超電導電極の形成が再現良く行なえる点に特徴がある
。
り、上層にＳｌＯ膜、下層にＭを用いて且つオーバーへ
ング部を持った。耐熱性、耐応力性に優れたリフトオフ
マスクを用いて、内部応力の大きい高融点金属膜を用い
た超電導電極の形成が再現良く行なえる点に特徴がある
。
以下１本発明を実施例を参照して詳細に説明する。
第２図におけるサファイア基板７上に厚さ３００Δｍの
Ｎｂ膜８を真空蒸着法によって形成しグランドプレーン
とする。続いて厚さａｏｏｎｍのＳｌＯを用いてなる絶
縁膜９と厚さ６００ΔｍのＡ／ 膜ｌΩを続けて真空蒸
着した。次にＡＺ１３５０Ｊ（米国、シプレー社の商品
名）ホトレジストとアセトンを用いたリフトオフ法を使
い、厚さ１００ΔｍのＳ１０膜１１によってリフトオフ
マスクの−Ｆ層を形成する。続いて化学エツチングによ
りＳ１０膜１１をマスクとしてＡ／膜１０をエツチング
することにより、オーバーへン部１２を持つたりフトオ
フマスクが完成する。次に厚さ３００ ｎｍ のＮｂ膜
を蒸着した後、温度５０°０（７） Ｈ２ＰＯ４：Ｈ，
０−１：５の水溶液によってリフトオフを行なう。
Ｎｂ膜８を真空蒸着法によって形成しグランドプレーン
とする。続いて厚さａｏｏｎｍのＳｌＯを用いてなる絶
縁膜９と厚さ６００ΔｍのＡ／ 膜ｌΩを続けて真空蒸
着した。次にＡＺ１３５０Ｊ（米国、シプレー社の商品
名）ホトレジストとアセトンを用いたリフトオフ法を使
い、厚さ１００ΔｍのＳ１０膜１１によってリフトオフ
マスクの−Ｆ層を形成する。続いて化学エツチングによ
りＳ１０膜１１をマスクとしてＡ／膜１０をエツチング
することにより、オーバーへン部１２を持つたりフトオ
フマスクが完成する。次に厚さ３００ ｎｍ のＮｂ膜
を蒸着した後、温度５０°０（７） Ｈ２ＰＯ４：Ｈ，
０−１：５の水溶液によってリフトオフを行なう。
第３図は、幅５０μｍのラインを５００μｍビ。
チでならべたパターンをリフトオフした場合の所要時間
と、ＳｉＯ膜１１の膜厚との関係である。
と、ＳｉＯ膜１１の膜厚との関係である。
Ｎｂ膜表面がリン酸のために変質することを防ぐために
リフトオフに要する時間は６０分以下が望ましく、従っ
てＳｉＯ膜１１の膜厚は２５０Δｍ以下とするのが良い
。一方Ｓｉｎ＠１１の膜厚が５０ｎｍ以下の場合には、
ピンホール溝ＳｌＯ膜の欠陥のために、Ｎｂ膜パターン
の端部に不要の突起が生ずることがある。従りてＳｉＯ
膜１１の膜厚は５０〜２５０Δｍ が適当である。こ
の櫟にして形成されたＮｂより成る下部電極１３を用い
てジ。
リフトオフに要する時間は６０分以下が望ましく、従っ
てＳｉＯ膜１１の膜厚は２５０Δｍ以下とするのが良い
。一方Ｓｉｎ＠１１の膜厚が５０ｎｍ以下の場合には、
ピンホール溝ＳｌＯ膜の欠陥のために、Ｎｂ膜パターン
の端部に不要の突起が生ずることがある。従りてＳｉＯ
膜１１の膜厚は５０〜２５０Δｍ が適当である。こ
の櫟にして形成されたＮｂより成る下部電極１３を用い
てジ。
セフソン接合素子を作成した。トンネル障壁層１５はプ
ラズマ酸化法によって形成し、層間絶縁膜１４にはＳｔ
Ｏ，スバ、り膜、上部電極１６にはｐｂ（７１ｗｔチ）
−Ｂｉ（２９ｗｔチ）合金膜を用いた。
ラズマ酸化法によって形成し、層間絶縁膜１４にはＳｔ
Ｏ，スバ、り膜、上部電極１６にはｐｂ（７１ｗｔチ）
−Ｂｉ（２９ｗｔチ）合金膜を用いた。
以上述べた方法で作製されたジョセフソン接合素子はＮ
ｂ超電導電極パターンの寸法精度、形状の再現性が極め
て良く、ジ嘗セフンン集積回路の信頼性を向上させ１作
製の際の歩留りを著しく向上させることができた。
ｂ超電導電極パターンの寸法精度、形状の再現性が極め
て良く、ジ嘗セフンン集積回路の信頼性を向上させ１作
製の際の歩留りを著しく向上させることができた。
以上説明したごとく本発明によれば、リフトオフ法を用
いたジョセフソン集積回路の作製法に関して （１） 高融点金属よりなる超電導電極パターンの形
成に際して、蒸着時の輻射熱あるいは膜の内部応力によ
りてリフトオフマスクの変形・変質が起こらなくなった
。
いたジョセフソン集積回路の作製法に関して （１） 高融点金属よりなる超電導電極パターンの形
成に際して、蒸着時の輻射熱あるいは膜の内部応力によ
りてリフトオフマスクの変形・変質が起こらなくなった
。
（２）形成されたパターン端部の形状は均一であり、不
要な突起は一切発生しなくなった。
要な突起は一切発生しなくなった。
以上により従来の欠点を改良してジ冒セフソン集積回路
の超電導電極を再現性良く形成し、かつ特性のそろりた
ジョセフソン集積回路を、高い歩留りで製造できるよう
になった。
の超電導電極を再現性良く形成し、かつ特性のそろりた
ジョセフソン集積回路を、高い歩留りで製造できるよう
になった。
Ｂｉ図（ａｌ 〜（ｄｌ、＃Ｉ２図（ＩＬＩ〜（ｄｉは
リフトオフマスクを用いたジ璽セフソン集積回路の作製
工程を示す断面図、第３図はリフトオフマスクにおける
ＳｌＯ膜の厚さとリフトオフに要する時間との関係を示
すグラフである。 ｌ・・・サファイア基板、２・・・オーバーハング部、
３・・・ホトレジスト、４・・・Ｐｂ膜、５・・・リフ
トオフによって形成されたパターン、６・・・突起、７
・・・サファイア基板、８・・・Ｎｂ膜、９・・・５ｉ
０１１［，１０・・・Ａ／膜、１１・・・ＳｌＯ膜、１
２・・・オーバーへング部、１３・・・Ｎｂｌ［，１４
・・・絶縁膜、１５・・・トンネル障壁層、１６・・・
上部電極。 糖 Ｉ 図 （（１） く。 （ｂ） （Ｃ） （１） 第 ２ 図 （ｃ） （ｄ） 寧 ３ θ πθ Ｍ Ｓｔｏ ｗｋノ４ ： （ｎ７１）
リフトオフマスクを用いたジ璽セフソン集積回路の作製
工程を示す断面図、第３図はリフトオフマスクにおける
ＳｌＯ膜の厚さとリフトオフに要する時間との関係を示
すグラフである。 ｌ・・・サファイア基板、２・・・オーバーハング部、
３・・・ホトレジスト、４・・・Ｐｂ膜、５・・・リフ
トオフによって形成されたパターン、６・・・突起、７
・・・サファイア基板、８・・・Ｎｂ膜、９・・・５ｉ
０１１［，１０・・・Ａ／膜、１１・・・ＳｌＯ膜、１
２・・・オーバーへング部、１３・・・Ｎｂｌ［，１４
・・・絶縁膜、１５・・・トンネル障壁層、１６・・・
上部電極。 糖 Ｉ 図 （（１） く。 （ｂ） （Ｃ） （１） 第 ２ 図 （ｃ） （ｄ） 寧 ３ θ πθ Ｍ Ｓｔｏ ｗｋノ４ ： （ｎ７１）
Claims (1)
- 【特許請求の範囲】 １、ジ曹セフソ／接合を構成する超電導電極の形盛にお
いて、上層にＳｉＯ膜、下層にＭ膜を用いてなる２層構
造のフトオフマスクを使用することを特徴とするジョセ
フソン集積回路の作製法。 ２、 ４許請求の範囲第１項記載のジ冒セフノン集積回
路の作製法において、ジ冒セフソン接合を形成する２つ
の超電導電極のうち少なくとも一方ハＮｂあるいはＮｂ
の金属間化合物であることを特徴とするジョセフソン集
積回路の作製法。 ３、特許請求の範囲第１項もしくは第２項記載のジ璽セ
フソン集積回路の作製法において、上層のＳｉＯ膜の厚
さは５０〜２５０ ｎｍであることを特徴とするジ１セ
フソン集積回路の作製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007615A JPS58125884A (ja) | 1982-01-22 | 1982-01-22 | ジヨセフソン集積回路の作製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57007615A JPS58125884A (ja) | 1982-01-22 | 1982-01-22 | ジヨセフソン集積回路の作製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58125884A true JPS58125884A (ja) | 1983-07-27 |
Family
ID=11670713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57007615A Pending JPS58125884A (ja) | 1982-01-22 | 1982-01-22 | ジヨセフソン集積回路の作製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125884A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189986A (ja) * | 1989-01-19 | 1990-07-25 | Agency Of Ind Science & Technol | ニオブ膜または窒化ニオブ膜の加工方法 |
-
1982
- 1982-01-22 JP JP57007615A patent/JPS58125884A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189986A (ja) * | 1989-01-19 | 1990-07-25 | Agency Of Ind Science & Technol | ニオブ膜または窒化ニオブ膜の加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5998573A (ja) | 超伝導ジヨセフソン接合素子用のトンネル障壁作製法 | |
| JPH0611076B2 (ja) | 半導体装置の製造方法 | |
| US4462881A (en) | Method of forming a multilayer thin film | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| EP0088808A1 (en) | Process for producing niobium Josephson junctions | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPH01202876A (ja) | ジョセフソン接合素子の作製方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0680845B2 (ja) | ジョゼフソン素子の作成方法 | |
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| JPS6147678A (ja) | 接合形成用レジストステンシルパタ−ンの作製方法 | |
| JPH0334675B2 (ja) | ||
| JPH0145218B2 (ja) | ||
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPS6257114B2 (ja) | ||
| JPH01200682A (ja) | 強磁性磁気抵抗効果素子の製造方法 | |
| JPS6352790B2 (ja) | ||
| JP2566028B2 (ja) | 超伝導素子の製造加工方法 | |
| JPS59189687A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPH0727907B2 (ja) | 転写用バンプ形成基板 | |
| JPS6235269B2 (ja) |