JPS6147678A - 接合形成用レジストステンシルパタ−ンの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ジョセフソン素子のパターン形成に係り、特
に微小な接合形成用レジストステンシルパターンの作製
方法に関する。

〔発明の背景〕

従来のリフｌ−オフ技術によるジョセフソン素子の作製
方法を第１図（ａ）〜（ｅ）により説明する。

まず、第１図（ａ）に示すように、Ｓｉ基板１１上に層
間絶縁膜であるＳｉＯ膜１２を被着する。次いで、この
ＳｉＯ膜１膜上２上Ｚ１３５０Ｊレジスト（米国、ヘキ
スト社の商品名）を用いてベース電極形成用のレジスト
ステンシルパターン１３を形成する。次いで、ＳｉＯ膜
１２およびレジストステンシルパターン１３上に真空蒸
着法によりベース電極用のＰｂ合金膜１４ａを被着する
。

続いて、第１図（ｂ）に示すように、溶剤であるアセト
ンを用いてリフトオフ処理を行なってベース電極１４ｂ
を形成し、次いで、ベース電極１’４ａと層間絶縁膜１
２の上に、ベース電・極１４ｂと後で形成する上部電極
との接合形成用のレジストステンシルパターン１５’ａ
、１５ｂを形成する。

続いて、これらの上に接合形成用の眉間絶縁膜用のＳｉ
Ｏ膜を被着し、アセトンによりリフトオフ処理を行ない
、第１図（ｃ）に示すように、接合用スルーホール１６
’ａを有する層間絶縁膜１６ｂを形成する。次いで、こ
の上に上部電極用のレジストステンシルパターン１７を
前述の接合形成用のレジストステンシルパターン１５ａ
、１５ｂと同様にして形成する。

続いて、第１図（ｄ）に示すように、ｒｆプラズマ酸化
によりトンネルバリア１８を形成し、次いで、上部電極
用のＰｂ合金膜１９ａを被着し、続いてこのＰｂ合金膜
１９ａの上に保護膜用のＳｊ○膜２０ａを被着する。

続いて、第１図（ｅ）に示すように、アセ１−ンにより
リフトオフ処理を行ない上部電極１９ｂと保護膜のＳｉ
○膜２０ｂを同時に形成する。最後に再び保護膜用のレ
ジストステンシルパターン（図示せず）を前述の接合形
成用のレジストステンシルパターン１５ａ、１５ｂと同
様にして形成した後、保護膜用のＳｉＯ膜を被着し、そ
の後、アセトンによりリフトオフ処理を行ない保護膜２
Ｉを形成する。

以上の工程によりジョセフソン素子が完成する。

しかし、このような従来の方法においては、次のような
問題がある。すなわち、上記のように接合形成用レジス
トステンシルパターンを作製する場合は、第２図（ａ）
、　（ｂ）に示すように、レジストが残存したり、ある
いはレジストステンシルパターン１５ａの寸法が設計寸
法よりも大幅に小さく仕上がってしまう。これはベース
電極１４ｂのＰｂ合金膜と層間絶縁膜１２のＳｉＯ膜と
の表面反射率が異なるために、両者の上に形成されたレ
ジストステンシルパターンのそれぞれにおいて露光、現
像条件が一致しないことによる。すなわち、第２図（ａ
）に示したものは、ベース電極１４ｂ上のレジストステ
ンシルパターン１５ａの現像時間は最適であるが、層間
絶縁膜１２上のレジストステンシルパターン１５ｂの現
像時間がまだ不十分なために、Ａで示すようにレジスト
が残存している。

なお、第２図（ｂ）は１層間絶縁膜１２上のＡ部（第２
図（ａ））のレジストを完全に除去するために、現像時
間を追加した場合を示す。現像時間を追加した結果、ベ
ース電極１４ｂ上のレジストステンシルパターン１５ａ
の寸法が設計寸法（破線で示す）より大幅に小さく仕上
がっている。この原因は、ベース電極１４ｂのＰｂ合金
膜の反射率が層間絶縁膜１２のＳｉＯ膜の反射率に比べ
て３倍程度大きいために、レジストステンシルパターン
１５ａとレジストステンシルパターン１５ｂとが受ける
露光、現像条件の影響が異なることによる。

特に、直径２．５μｍ以下の微小な接合形成用のレジス
トステンシルパターンを作製する場合は、しばしばＰｂ
合金膜上のレジストステンシルパターンが消失してしま
うことがある。

したがって、従来技術では、接合形成用レジストステン
シルパターンを用いてベース電極と上部電極との接合用
スルーホールが形成できたとしても、このスルーホール
の寸法のばらつきが大きく、これが直接ジョセフソン接
合の電流密度のばらつきとなり、動作利得の低下をもた
らしていた。

〔発明の目的〕

本発明の目的は、たとえ直径２．５μｍ以下のｔＩｌｔ
Ｊｓな接合形成用レジストステンシルパターンを作製す
る場合でも接合形成用レジストステンシルパターンが消
失することなく、接合形成用レジストステンシルパター
ンを設計寸法通りに、かつ再現性よく作製することにあ
る。

〔発明の概要〕

要するに本発明は、パターニングに最も重要な露光、現
像時間の許容度を広げるために、基板上に層間絶縁膜を
介して設けたＰｂ合金系もしくはＮｂ系のベース電極上
に接合形成用レジストステンシルパターンを作製する方
法において、眉間絶縁膜を絶縁膜（第一層目）／上記ベ
ース電極の表面反射率以上の表面反射率を有する金属膜
（第二層目）／絶縁膜（第三層目）のサンドイッチ構造
とすることによってベース電極と層間絶縁膜との表面反
射率を均一とし、このベース電極および層間絶縁膜上の
レジストステンシルパターンのそれぞれに対して露光、
現像条件を一致させようとするものである。

第３図は本発明の詳細な説明するための断面図である。

この図に示すように、まず基板３１上に第一層目の絶縁
膜３２ａを６０〜１８０１ｍ程度被着し、次にこの上に
二層目の金属膜３５を３０〜８０ｎｍ程度被着し、さら
にこの上に三層目の絶縁膜３２ｂを３０〜８０ｎｍ程度
被着し、全体の膜厚が１２０〜３４０ｎｍ程度のサンド
イッチ構造からなる層間絶縁膜３６を形成する。

続いて、層間絶縁膜３６上にリフトオフ法を用いてベー
ス電極３３を形成した後、接合形成用レジストステンシ
ルパターン３４ａ、３４ｂ形成用のレジストを形成し、
ホトマスクパターンを用いて露光、現像を行ない、接合
形成用レジス１−ステンシルパターン３４ａ、３４ｂを
形成する。

このような構成の本発明の方法によって形成した接合形
成用レジストステンシルパターン３４　ａ。

３４ｂでは、ホトマスクとの寸法差はほとんど見られず
、仕上がり寸法の細りゃ変形もなく良好なパターンが再
現性よく得られ、露光、現像条件の許容度を大幅に広げ
ることができた。例えば、現像時間を３０秒長くしても
パターン寸法の変動は一〇、１μｍ以下に抑えることが
できた。

なお、上記した層間絶縁膜の膜厚はいうまでもな〈従来
のジョセフソン素子の膜厚と同様でよく、また層間絶縁
膜の各層の膜厚は本発明者等の実験結果から求めたもの
である。

また、金属膜３５としてはＧｅ、　ＡＩ、　Ｃｒ、　Ｔ
ｉ。

Ｍｏなどを用い、絶縁膜３２ａ、３２ｂとしてはＳｉｎ
、ＭｇＯ，ＭｇＦ、ＳｎＯ２などを用いることができる
。

〔発明あ実施例〕

以下、本発明を実施例によって詳細に説明する。

実施例１ 本発明により作製したＰｂ合金系ジョセフソン素子の断
面図を第４図に示す。

基板としては、直径５０圃、厚さ３５０μｍ、（１００
）のＳｉ基板４１を用いた。なお、Ｓｉ基板４１上には
６００ｎｍの熱酸化膜が施しである。

次いで、この上に真空蒸着法によって、第一層目の絶縁
膜であるＳｉＯ膜４２ａを膜厚１１００ｎ被着し、この
上に第二層目の金属膜であるＧｅ膜４５を膜厚５．Ｏｎ
ｍ被着し、さらにこの上に第三層目の絶縁膜であるＳｉ
Ｏ膜４２ｂを膜厚５０ｎｎ＋被着し、全体の膜厚が２０
０ｎｍのサンドイッチ構造の層間絶縁膜２６を形成した
。

次に、この上にベース電極形成用のレジストステンシル
パターンを次の条件で作製した。すなわち、ＡＺ１３５
０ＪレジスＩ〜をスピン塗布法により膜厚８００ｎｍ形
成し、７０℃、３０分間のベータ処理を施した後に、所
望のパターンを有するホトマスクを用いて光強度７ｍＷ
／ｒＪで１５秒間の露光を行なった後、クロルベンゼン
液に１０分間浸漬し、現像液であるＡＺデベロッパ液（
米国。

ヘキスト社の商品名）：水＝ｌ　：　１（容積比）の組
成を用いて９０秒間処理し現像を行なった。

次に、Ｓｉ基板４１を真空槽内に挿入し、第三゛層目の
ＳｉＯ膜４２ｂの表面に吸着した水分や汚れを取り除く
ためにＡｒでスパッタクリーニングを行なった。このと
きのスパッタ条件は、４８０ＶでＡｒ圧力３Ｘ１０””
Ｔｏｒｒ、スパッタ時間は５分である。

次に、真空槽内の真空度を５ＸＩＯ−’Ｔｏｒｒに減圧
した後、抵抗加熱ヒータにより、Ａｕ、　Ｐｂ。

Ｉｎの順で積層蒸着を行なった。なお、各層の膜厚はそ
れぞれ４ｎｍ、１６０ｒ＋ｍ、　３６ｎｍである。蒸着
後、真空槽内に酸素ガスを導入し１気圧にしてから、真
空槽内の温度を６０℃に保ち、１時間の酸化処理を行な
って表面保護膜を形成した。この後、真空槽内から基板
４１を取り出し、アセント中でリフトオフを行なってベ
ース電極４３を形成した。

次に、この上に接合形成用レジストステンシルパターン
を形成するためのＡＺ１３５０Ｊレジストを８００ｎｍ
の厚さに形成し、７０℃、３０分のベーク処理を施した
後に、直径２．５μｍの接合形成用レジストステンシル
パターン形成用のホトマスクを用いて光強度７　ｍ　Ｗ
　／　ＣＩで８秒間の露光を行なった後、クロルベンゼ
ン液に１０分間浸漬し、ＡＺデベロッパ液：水＝１　：
　１（容積比）の組成を用いて９０秒間の現像処理を行
ない接合形成用レジストステンシルパターンを形成した
。

続いて、再び真空槽内においてＡｒスパッタクリーニン
グを行なった後、ＳｉＯ膜を２７０ｎｍ被着した。前述
のベース電極と同様にしてリフ１〜オフ処理を行ない、
接合用スルーホール４６１１を有する層間絶縁膜４６１
）を形成した。

次しコ、上部電極形成用のレジストステンシルパターン
を次の条件で作製した。すなわち、Δ２１３５０Ｊレジ
ストを１．２μｍの厚さに形成し、７０℃、３０分のベ
ーク処理を施した後に、直径２．５μｍの接合形成用レ
ジストステンシルパターン形成用のホトマスクを用いて
光強度７　＋＋＋　Ｗ　／ｃＪで２０秒間の露光を行な
った後、クロルベンゼン液に１５分間浸漬し、ＡＺデベ
ロッパ液：水＝１：１（容積比）の組成を用いて９０秒
間の現像処理を行ない所望のパターンを有する」二部電
極形成用レジストステンシルパターンを形成した。再び
、真空槽内を減圧した後、酸素ガスを用いてベース電極
４３面のスパッタクリーニングを行なっ・た。諸条件は
層間絶縁膜２６の表面をスパッタクリーニングしたとき
と同様である。但し、ガス種は酸素である。

引き続いて、酸素ガスを導入し、８Ｘ１０−３Ｔ　ｏｒ
ｒにした後、３６０ｖで２０分間のｒｆスノ（ツタ酸化
処理を行ない、トンネルバリア４７を形成した。

次に、真空槽内の真空度を５Ｘ］、０−７Ｔｏｒｒに減
圧した後、抵抗加熱ヒータを用いてＰｂ−Ｂｉ（２９ｗ
ｔ％）を同時蒸着により膜厚４５０ｎｍ被着し、次いで
保護膜として膜厚１５０ｎｍのＳｉＯ膜を被着した。被
着後、真空槽から取り出してからアセトン中でリフ１へ
オフ処理を行なし１、上部電極４８と保護膜４９を形成
した。

次いで、保護膜形成用のレジストステンシルノくターン
を上部電極形成用のレジスＩ−ステンシルノくターンと
同様にして形成した。但し、レジストの膜厚は、後でそ
の」二に被着させる保護膜の厚さは厚いので（例えば１
μｍ）、リフ１〜オフが容易に行なえることを考慮し、
膜厚１．５μｍに設定して形成した。再び、真空槽内に
挿入し、Ａｒスノ（ツタクリーニングを行なった後、Ｓ
ｉＯを膜厚１μｍ彼着した。リフトオフ処理は上部電極
を形成したときと同様にして行ない、保護膜５０を形成
した。

以上の工程を経て、本発明によるＰｂ合金系ジョセフソ
ン素子を完成させた。このようにして作製したジョセフ
ソン素子の接合寸法のばらつきは大幅に低減することが
できた。すなわち、直径２．５μｍの接合寸法のばらつ
きが、従来の±４〜５％から±１〜２％以内に押えるこ
とができた。

こねはレジストステンシルパターンを形成する際の露光
、現像条件の許容度が広くなったためである。したがっ
て、ジョセフソン接合の電流密度が一定となり、動作利
得が大幅に向上した。

実施例２ 本発明により作製したＮｂ系ジョセフソン素子の断面図
を第５図に示す・。

基板としては、直径５０＋ｎｍ、厚さ３５０μｍ。

＜ＩＣｌ０＞のＳｉ基板５１を用いた。なお、Ｓｉ基板
５１上には６００ｒ＋Ｉ＋１の熱酸化膜が施しである。

次いで、この上に真空蒸着法により第一層目の絶縁膜で
あるＳｊＯ膜５２ａを膜厚１１００ｎ被着し、この上に
真空蒸着法により第二層目の金属膜であるＧｅ膜５５を
膜厚５０ｎｍ被着し、さらにこの上に真空蒸着法により
第三層目の絶縁膜であるＳｉ○膜５２ｂを膜厚５０ｎｍ
被着し、全体の膜厚が２００ｎｍのサンドイッチ構造の
層間絶縁膜６６を形成した。

次に、この上にベース電極となるＮｂＮ膜を、圧力５ｍ
Ｔｏｒｒの１０％Ｎ２−Ａｒ混合ガス中において直流高
速スパッタ法により膜厚２００ｎｍ被着した。

真空槽から取り出した後、ＮｂＮ膜をイオンエツチング
するためのレジストパターンを次の条件で形成した。す
なわち、ＡＺ１３５０ＪレジストをＮｂＮ膜上にスピン
塗布法により１μｍ形成し、次いで空気中において７０
℃、３０分間のベータ処理を施した。次に、所望のパタ
ーンを有するホトマスクを用いて光強度７　ｍ　Ｗ　／
　ｃｔで１２秒間露光し、現像液であるＡＺデベロッパ
液二水＝１：Ｉ（容積比）の組成を用いて９０秒間処理
し現像を行なった。なお、この後、ボストベーク処理は
レジストパターンの断面形状を保つために行なわなかっ
た。

次に、このレジストパターンを形成したＳｉ基板５１を
真空槽内に挿入し、４Ｘ１０−７Ｔｏｒｒに減圧した後
、Ａｒ圧力ｌＸｌ０−’、加速電圧６’０ＯｅＶ、イオ
ン電流密度５００　μＡ　／　、ｃｎＴの条件でイオン
エツチングを行なった。エツチング後、ＮｂＮ膜上の不
用なレジストを酸素ガスによるプラズマ沃化により除去
し、ベース電極５３を形成した。

次に、本実施例では、クロス型の接合形成用レジストス
テンシルパターンを採用するために、まず第１層目のレ
ジスト８００ｎｍの厚さに形成し、７０℃、３０分間の
ベーク処理を施した後に、１．５μｍ　Ｘ　４　’、　
０μｍの長方形パターンからなるホトマスクを用いて光
強度７ｍＷ／ＣＩＩＴで６秒間の露光を行なった。次い
で、クロルベンゼン液に１０分間浸漬し、ＡＺデベロッ
パ液：水＝１：１（容積比）の組成を用いて９０秒間の
現像処理を行ない接合形成用レジストステンシルパター
ンを形成した。次いで、再び真空槽内においてＡｒスパ
ッタクリーニングを行なった後、ＳｉＯ膜を膜厚１５０
ｎｍ被着した。この後真空槽から取り出し、アセトン中
でリフトオフ処理を行ない、第１層目の接合用スルーホ
ール５６ａを有する層間絶縁膜５６ｂを形成した。

次に、第２層目の接合形成用レジストステンシルパター
ンを第１層目の接合形成用レジストステンシルパターン
と同条件で作製する。但し、この第２層目の接合形成用
レジストステンシルパターンは、第１層目の接合形成用
レジストステンシル　、パターンに対して直角になるよ
うに、いわゆるクロス型に作製する。再・び、真空槽内
においてＡｒスパッタクリーニングを行なった後、第２
層目のＳ′、ｉ　０膜を膜厚１５０ｎｍ被着した。この
後真空槽から取り出し、アセトン中でリフトオフ処理を
行ない、第２層目の接合用スルーホール６１ａを有する
眉間絶縁膜６１ｂを形成した。これにより、１．５μｍ
角からなるクロス型の接合用スルーホール５６ａ、６１
　ａ　ヲ有ｔルＪＷ間Ｍ縁［５６ｂ、６１ｂが完成した
。

次に、トンネル接合を形成するために、Ｓｉ基板を真空
槽内に挿入し、４Ｘ１０−７Ｔｏｒｒまで減圧した後、
ベース電極５３の露出部の表面クリーニングを次の条件
で行なった。すなわち、Ａｒ圧力３ｍＴｏｒｒ、電圧５
ｏｏｖ、クリーニング時間２０分である。

この後、一度４Ｘ１０−’Ｔｏｒｒまで減圧した後、純
酸素ガスを真空槽内に導入し、１気圧にした後、基板温
度４０℃、処理時間３０分間の熱酸化処理を行ない、ト
ンネルバリア５７を形成した。

この後、再び４．Ｘ１’０−７Ｔｏｒｒまで減圧した後
、直流高速スパッタ法によりＮｂＮ膜を膜厚４００ｎｍ
全面被着した。

この後、真空槽から取り出し、上部電極形成用のレジス
トステンシルパターンを形成した。このレジストステン
シルパターンの形成条件はベース電極５３形成用のレジ
ストステンシルパターンと同様にして行なった。エツチ
ング後、真空槽から取り出し、ＮｂＮ膜上の不用なレジ
ストを酸素ガスによるプラズマ灰化により除去し、上部
電極５８を形−成した。

次いで、保護膜形成用のレジストステンシルパターンを
接合形成用レジストステンシルパターンと同様にして形
成した。但し、レジストの膜厚は１．５μｍである。

次に、再び真空槽内に挿入し、Ａｒスパッタクリーニン
グを行なった後、ＳｉＯ膜を１μｍの厚さに被着した。

再び、真空槽から取り出してアセトン中でリフトオフ処
理を行ない、保護膜６ｏを形成した。

以上の工程を経て、本発明によるＮｂ系ジョセフソン素
子を完成させた。このようにして作製したジョセフソン
素子の１．５μｍ角の接合寸法のばらつきは、従来の±
４〜５％から±１〜２′％以内に押えることができた。

これはレジストステンシルパターンを形成する際の露光
、現像条件の許容度が広くなったためであり、ジョセフ
ソン接合の電流密度が一定となり、動作利得が大幅に向
」ニした。

なお、上記実施例では絶縁膜／金属膜／絶縁膜のサンド
イッチ構造からなる層間絶縁膜として、Ｓｉｎ／Ｇｅ／
ＳｉＯのものを用いたが、この他金属膜としてはＡ１．
、Ｃｒ、Ｔｉ、Ｍｏなど、絶縁膜としてはＭｇＯ，Ｍｇ
Ｆ、５ｎ０２なども同様の効果があったことを確認して
いる。

〔発明の効果〕

以上説明したように１本発明によりジョセフソン素子の
接合寸法のばらつきを大幅に低減することが実現できた
。これにより高精度かつ微小な接合形成用レジストステ
ンシルパターンが再現性よく形成できるようになり、チ
ップの動作利得を大幅に向上することができた。また、
１μｍ角のクロス型接合形成用レジストステンシルパタ
ーンも。

作製することができるので、高集積化ジョセフソン論理
素子およびメモリ素子の作製ができる見通しがたった。

このように本発明の効果は顕著である。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は従来のリフトオフ技術によるジ
ョセフソン素子の作製工程を示す図、第２図（ａ）　、
　（ｂ）は従来の接合形成用レジストステンシルパター
ンの断面図、第３図は本発明の接合形成用レジストステ
ンシルパターンの断面図、第４図は本発明により作製し
たＰｂ合金系ジョセフソン素子の断面図、第５図は本発
明により作製したＮｂ系ジョセフソン素子の断面図であ
る。 １１．３１，４１．５１・・・Ｓｉ基板１２．３６，６
６．７６・・・層間絶縁膜３２ａ、３２ｂ、４２ａ、４
２ｂ、５２ａ、５２ｂ−Ｓ　ｉｏ膜（絶縁膜）１３・・
・ベース電極用レジストステンシルパターン１４ｂ、３
３，４３．５３・・・ベース電極１５ａ、１５ｂ、３４
ａ、３４ｂ＝・接合形成用レジストステンシルパターン

Claims (1)

1. 【特許請求の範囲】 １、基板上に層間絶縁膜を介して設けたＰｂ合金系もし
   くはＮｂ系のベース電極上に接合形成用レジストステン
   シルパターンを作製する方法において、上記層間絶縁膜
   は、上記ベース電極の表面反射率以上の表面反射率を有
   する絶縁膜／金属膜／絶縁膜のサンドイッチ構造になっ
   ていることを特徴とする接合形成用レジストステンシル
   パターンの作製方法。 ２、上記金属膜としてＧｅ、Ａｌ、Ｃｒ、Ｔｉ、もしく
   はＭｏを用い、該金属膜を全面もしくは部分的に膜厚３
   ０〜８０ｎｍ被着することを特徴とする特許請求の範囲
   第１項記載の接合形成用レジストステンシルパターンの
   作製方法。