JPS5813041A - 復号化器 - Google Patents
復号化器Info
- Publication number
- JPS5813041A JPS5813041A JP11074081A JP11074081A JPS5813041A JP S5813041 A JPS5813041 A JP S5813041A JP 11074081 A JP11074081 A JP 11074081A JP 11074081 A JP11074081 A JP 11074081A JP S5813041 A JPS5813041 A JP S5813041A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- signal
- internal clock
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサンプリング機能を有するフィルタを持つ復
号化器又は／および符号化器（以下コーデックという）
のＳ／Ｎ改善に関するものである。
号化器又は／および符号化器（以下コーデックという）
のＳ／Ｎ改善に関するものである。
第１図はコーデックの基本的な構成を示すブロック図で
ある。第１図において、入力ＰＣＭ信号ｌが読出しクロ
、り信号２に同期してデコーダ３に入力されると、デコ
ーダ３によシディゾタル・アナログ変換がなされ、この
出力はフィルタ４に加わる・フィルタ４としては、サン
プル機能を有するスイッチドキャノやシタフィルタ（以
下ＳＣＦという）が使われる。フィルタ４で高周波分を
除去された出力アナログ信号５が得られる＠この場合に
、デョーダ３と、フィルタ４は制御部６がらのタイミン
グ制御信号７．８によって制御されている。この制御部
６に供給される内部りｐ、り信号９は、同期りｏ、り信
号１０をＰＩ、Ｌ回路２０に加え石ことによって得られ
る。
ある。第１図において、入力ＰＣＭ信号ｌが読出しクロ
、り信号２に同期してデコーダ３に入力されると、デコ
ーダ３によシディゾタル・アナログ変換がなされ、この
出力はフィルタ４に加わる・フィルタ４としては、サン
プル機能を有するスイッチドキャノやシタフィルタ（以
下ＳＣＦという）が使われる。フィルタ４で高周波分を
除去された出力アナログ信号５が得られる＠この場合に
、デョーダ３と、フィルタ４は制御部６がらのタイミン
グ制御信号７．８によって制御されている。この制御部
６に供給される内部りｐ、り信号９は、同期りｏ、り信
号１０をＰＩ、Ｌ回路２０に加え石ことによって得られ
る。
入力アナログ信号５′から出力ＰＣＭ信号１１を得るア
ナログ・ディジタル変換は上記の場合と逆の操作によっ
て行うことが出来る◎即ち、入力アナログ信号５′はフ
ィルタ４′を通シエンコーダ１２に入力される。読出し
クロック信号２に同期してエンコーダ１２から出力ＰＣ
Ｍ信号１１が得られる。
ナログ・ディジタル変換は上記の場合と逆の操作によっ
て行うことが出来る◎即ち、入力アナログ信号５′はフ
ィルタ４′を通シエンコーダ１２に入力される。読出し
クロック信号２に同期してエンコーダ１２から出力ＰＣ
Ｍ信号１１が得られる。
この場合にもディジタル・アナログ変換の場合と同様に
制御部６はタイミング制御信号１３．１４によシエンコ
ーダ１２とフィルタ４′を制御している。第１図に使用
されるＰＬＬ回路２０の構成を第２図に示す。位相比較
器２１は同期クロック信号１・０の周波数と分周器２２
の出力周波数２３を比較して電圧制御発振器２４ （Ｖ
ＣＯ）を制御する。
制御部６はタイミング制御信号１３．１４によシエンコ
ーダ１２とフィルタ４′を制御している。第１図に使用
されるＰＬＬ回路２０の構成を第２図に示す。位相比較
器２１は同期クロック信号１・０の周波数と分周器２２
の出力周波数２３を比較して電圧制御発振器２４ （Ｖ
ＣＯ）を制御する。
ＶＣＯの出力である内部クロック信号９の周波数は分局
器２２の分局比によって決定される。分局比をｎとする
と内部クロック信号９の周波数は同期クロック信号１０
０周波数のｎ倍となる。
器２２の分局比によって決定される。分局比をｎとする
と内部クロック信号９の周波数は同期クロック信号１０
０周波数のｎ倍となる。
従来、音声処理用コーデックにおいては１同期クロック
信号１０の周波数８ ｋＨｚに対してＰＬＬ回路２０の
分周比を８又は１６にとって内部クロック信号９の周波
数を１２８ ｋＨｚ又は２５６ ｋＨｚとり し、一方読出しクロック信号２の周波数は１，５４４ｋ
Ｈｚ又は２．０４８ ｋＨｚを使〒、、、する場合が多
か一良・このような構成において、フィルタとしてサン
プリング機能を有するＳ、Ｃ，Ｆなどを使用すると、制
御部６からフィルタ４，４′に供給される制御信号８．
１４のサンプリングツ母ルスと読出しクロ、り信号２の
）Ｌ？ルスが重なシ合う場合が生じた場合にＳ／Ｎが劣
化するという欠点を有していた。即ち、ＰＬＬ回路２０
を通して得られた内部クロック信号９は多くの場合ジッ
タを伴なっていることが多く、前記のように内部クロッ
ク信号９が制御部６を介してフィルタ４，４′に印加さ
れた場合、読出しクロック信号２のパルスと重なシ合う
部分ですれ違い雑音を発生するからである＠仮にＰＬＬ
回路２０の分周比を１６にとった場合、読出しクロック
信号２が１．５４４ ｋＨｚであれば内部クロック信号
９は２５６ ｋＨｚとなるので、両信号は倍数関係にな
いため、両信号が重なシ合う確率は低いのですｉ違い雑
音によるＳ／Ｎの劣化を考慮する必要はないが、読出し
クロ、り信号２が２．０４８ ｋＨｚの場合には、内部
クロ、り信号９の２５６ ｋＨｚと倍数関係にあるため
両憚ｉが常に重なシ合いＳ／Ｎの劣化が著しるしい。こ
めように内部クロ、り信号と読 （７出しクロ、り
信号との藤波数関係に依５存してＳ／Ｎ特性が劣化する
事は好ましくない。
信号１０の周波数８ ｋＨｚに対してＰＬＬ回路２０の
分周比を８又は１６にとって内部クロック信号９の周波
数を１２８ ｋＨｚ又は２５６ ｋＨｚとり し、一方読出しクロック信号２の周波数は１，５４４ｋ
Ｈｚ又は２．０４８ ｋＨｚを使〒、、、する場合が多
か一良・このような構成において、フィルタとしてサン
プリング機能を有するＳ、Ｃ，Ｆなどを使用すると、制
御部６からフィルタ４，４′に供給される制御信号８．
１４のサンプリングツ母ルスと読出しクロ、り信号２の
）Ｌ？ルスが重なシ合う場合が生じた場合にＳ／Ｎが劣
化するという欠点を有していた。即ち、ＰＬＬ回路２０
を通して得られた内部クロック信号９は多くの場合ジッ
タを伴なっていることが多く、前記のように内部クロッ
ク信号９が制御部６を介してフィルタ４，４′に印加さ
れた場合、読出しクロック信号２のパルスと重なシ合う
部分ですれ違い雑音を発生するからである＠仮にＰＬＬ
回路２０の分周比を１６にとった場合、読出しクロック
信号２が１．５４４ ｋＨｚであれば内部クロック信号
９は２５６ ｋＨｚとなるので、両信号は倍数関係にな
いため、両信号が重なシ合う確率は低いのですｉ違い雑
音によるＳ／Ｎの劣化を考慮する必要はないが、読出し
クロ、り信号２が２．０４８ ｋＨｚの場合には、内部
クロ、り信号９の２５６ ｋＨｚと倍数関係にあるため
両憚ｉが常に重なシ合いＳ／Ｎの劣化が著しるしい。こ
めように内部クロ、り信号と読 （７出しクロ、り
信号との藤波数関係に依５存してＳ／Ｎ特性が劣化する
事は好ましくない。
この発明はこ豐のような欠点を除去するために内部クロ
ック信号と読出しクロック信号の周波数とが倍数関係に
ならないように内部クロック周波数を選択するようにし
たもので、以下詳細に説明する◎第１図において同期ク
ロック信号１０の周波数が９ ｋＨｚ 、読出しクロッ
ク周波数が２．０４８ｋＨｚの場合、第２図においてＰ
ＬＬ回路２０の分周器２２の分周比を１７に選べば、内
部クロック信号９の周波数は１３６．ｋＨｚとなる。こ
のようにすると両信号は倍数関係にないので信号の重な
シは大巾に減少し、すれ違い雑音によるＳ／Ｎ劣化もわ
ずかになる。一般に音声処理用コーデックにおいては同
期クロック信号１０の周波数は８ ｋＨｚに選ばれるの
で、読出しクロック信号２の周波数に応じて、ＰＬＬ回
路２０内の分周器２２の分周比を選択するだけで、すれ
違い雑音発生が少なくなるような内部クロック信号９會
得ることが出来る。
ック信号と読出しクロック信号の周波数とが倍数関係に
ならないように内部クロック周波数を選択するようにし
たもので、以下詳細に説明する◎第１図において同期ク
ロック信号１０の周波数が９ ｋＨｚ 、読出しクロッ
ク周波数が２．０４８ｋＨｚの場合、第２図においてＰ
ＬＬ回路２０の分周器２２の分周比を１７に選べば、内
部クロック信号９の周波数は１３６．ｋＨｚとなる。こ
のようにすると両信号は倍数関係にないので信号の重な
シは大巾に減少し、すれ違い雑音によるＳ／Ｎ劣化もわ
ずかになる。一般に音声処理用コーデックにおいては同
期クロック信号１０の周波数は８ ｋＨｚに選ばれるの
で、読出しクロック信号２の周波数に応じて、ＰＬＬ回
路２０内の分周器２２の分周比を選択するだけで、すれ
違い雑音発生が少なくなるような内部クロック信号９會
得ることが出来る。
以上の説明においては、内部クロック信号と、読出しク
ロック信号という２種類のクロック信号を持つ場合のコ
ーデック一ついてＳ／Ｎを劣化させないクロック信号間
の周波数関係を得る場合について述べたが、３種類以上
のクロック信号を有する場合についても、互に倍数関係
にならないように周波数を選択すれば同様の効果をあげ
ることが出来る。この発明はＰＬＬ回路内の分局器の分
局比を変えるだけでアナログ・ディジタル又はディジタ
ル・アナログ変換におけるＳＡの劣化を著しるしく少な
くするというすぐれた効果を有する。
ロック信号という２種類のクロック信号を持つ場合のコ
ーデック一ついてＳ／Ｎを劣化させないクロック信号間
の周波数関係を得る場合について述べたが、３種類以上
のクロック信号を有する場合についても、互に倍数関係
にならないように周波数を選択すれば同様の効果をあげ
ることが出来る。この発明はＰＬＬ回路内の分局器の分
局比を変えるだけでアナログ・ディジタル又はディジタ
ル・アナログ変換におけるＳＡの劣化を著しるしく少な
くするというすぐれた効果を有する。
第１図は、コーデックの構成を示すブロック図、第２図
は第１図に示すＰＬＬ回路の内部構成図を示したもので
ある。 １・・・入力ＰＣＭ信号、２・・・読出しクロック信号
、３・・・デコーダ、４．４′・・・フィルタ、５・・
・出力アナログ信号、５′・・・入力アナログ信号、６
・・・制御部、７．８，１３．１４・・・制御信号、９
・・・内部クロック信号、１０・・・同期クロック信号
、１１・・・出力ＰＣＭ信号、１２・・・エンコーダ１
２２・・・分局器。 手続補正書（１幻 、、、ｆ、 Ｌ６，１０，２２゜ 特許庁長官 殿 １、事件の表示 昭和５６年 特 許 願第１１０７４０号２、発明の名
称 復号化器 ３、補正をする者 事件との関係 特 許 出 願 人任 所（
〒１６５） 東京都港区虎ノ門１丁目７番１２号名称
（０２９） ！中電気工Ｓ株式会社代表者
取締役社長三 宅 正 男４、代理人
（外１名）居 所（〒１０５） 東京都港区虎
ノ門１丁目７査１２号５、補正の対象 ６、補正の内容 １）明細書第３頁第６行に「出力周波数２３を」とある
のを「出力周波数２３の周波数を」と補正する。 ２）同書同頁第１４行に「８又は１６」とあるのを「１
６又は３２」と補正する。 ３）同書第４頁第１０行〜第１２行に「読出し・・・な
るので、」 とあるのを「内部クロック信号９は１２８ｋＨｚとなる
ので、読出しクロック信号２が１，５４４ｋＨｚであれ
ば、」と補正する。 ４）同書同頁第１６行にｒ２５６ｋＨｚＪとあるのをｒ
１２８ｋＨｚＪと補正する。 ５）同書第６頁第６行に「ディジタル」とあるめを「デ
ィジタル」と補正する。
は第１図に示すＰＬＬ回路の内部構成図を示したもので
ある。 １・・・入力ＰＣＭ信号、２・・・読出しクロック信号
、３・・・デコーダ、４．４′・・・フィルタ、５・・
・出力アナログ信号、５′・・・入力アナログ信号、６
・・・制御部、７．８，１３．１４・・・制御信号、９
・・・内部クロック信号、１０・・・同期クロック信号
、１１・・・出力ＰＣＭ信号、１２・・・エンコーダ１
２２・・・分局器。 手続補正書（１幻 、、、ｆ、 Ｌ６，１０，２２゜ 特許庁長官 殿 １、事件の表示 昭和５６年 特 許 願第１１０７４０号２、発明の名
称 復号化器 ３、補正をする者 事件との関係 特 許 出 願 人任 所（
〒１６５） 東京都港区虎ノ門１丁目７番１２号名称
（０２９） ！中電気工Ｓ株式会社代表者
取締役社長三 宅 正 男４、代理人
（外１名）居 所（〒１０５） 東京都港区虎
ノ門１丁目７査１２号５、補正の対象 ６、補正の内容 １）明細書第３頁第６行に「出力周波数２３を」とある
のを「出力周波数２３の周波数を」と補正する。 ２）同書同頁第１４行に「８又は１６」とあるのを「１
６又は３２」と補正する。 ３）同書第４頁第１０行〜第１２行に「読出し・・・な
るので、」 とあるのを「内部クロック信号９は１２８ｋＨｚとなる
ので、読出しクロック信号２が１，５４４ｋＨｚであれ
ば、」と補正する。 ４）同書同頁第１６行にｒ２５６ｋＨｚＪとあるのをｒ
１２８ｋＨｚＪと補正する。 ５）同書第６頁第６行に「ディジタル」とあるめを「デ
ィジタル」と補正する。
Claims (1)
- 入力２進ディジタル信号と、読出しクロ、り信号と、前
記入力２進ディジタル信号を前記読出しクロ、り信号に
同期してディジタル・アナログ変換する≠コーグと１こ
のデコーダに接続されたフィルタと、同期クロック信号
と、この同期クロック信号から内部クロック信号を作成
するＰＬＬ回路と、とｉ ＰＬＬ回路内にあって前記読
出しクロック信号の周波数が前記内部クロック信号周波
数の倍数関係にならない分周比で構成した分周器とを含
み、前記内部クロック信号に応答して前記デコーダと前
記フィルタのタイミングを制御し、前記フィルタから出
力アナログ信号を得る復号化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074081A JPS5813041A (ja) | 1981-07-17 | 1981-07-17 | 復号化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074081A JPS5813041A (ja) | 1981-07-17 | 1981-07-17 | 復号化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5813041A true JPS5813041A (ja) | 1983-01-25 |
| JPS6332296B2 JPS6332296B2 (ja) | 1988-06-29 |
Family
ID=14543318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11074081A Granted JPS5813041A (ja) | 1981-07-17 | 1981-07-17 | 復号化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241338A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 符号・復号器 |
-
1981
- 1981-07-17 JP JP11074081A patent/JPS5813041A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241338A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 符号・復号器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6332296B2 (ja) | 1988-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202761A (en) | Audio synchronization apparatus | |
| JPH0593167U (ja) | 動画ビデオ信号のクロックパルス調整装置 | |
| JPS5813042A (ja) | 符号化器 | |
| TW332950B (en) | PLL circuit and noise reduction | |
| JPS6332296B2 (ja) | ||
| DK7990D0 (da) | Koblingsfelt for digitale audiosignaler | |
| JPH01238395A (ja) | カラーテレビジョン信号復号化回路 | |
| KR920009114A (ko) | 병렬 데이타 전송 처리회로 | |
| JPH01267700A (ja) | 音声処理装置 | |
| KR970058037A (ko) | 영상신호의 지연특성보정장치 | |
| JPS6262635A (ja) | 多重符号化方式 | |
| JP2780727B2 (ja) | 音声信号処理装置 | |
| JP3162742B2 (ja) | 波形変換回路 | |
| KR910016209A (ko) | 영상 신호의 시간차 보정 장치 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JPH03203886A (ja) | 発振回路の制御装置 | |
| JPS62239198A (ja) | 音声再生回路 | |
| JPS5848920B2 (ja) | 音声合成器の音源作成装置 | |
| JPS61127240A (ja) | 符号化装置 | |
| JPH06225325A (ja) | データ転送方法 | |
| JPH0221719A (ja) | クロック周波数変換回路 | |
| JPS6253581A (ja) | 音声多重テレビジヨン信号符号化装置 | |
| JPS5981914A (ja) | クロツク信号のデイジタル的周波数２逓倍回路 | |
| JPH0325089B2 (ja) | ||
| JPS59119513A (ja) | 時間軸補正回路 |