JPS58130559A - ３−５族バイポ−ラ集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、広くは、集積回路に関し、さらに詳しくは、
基板をエミッタへとして製造される集積回路に関する。

ｏａＡａ　（ヒ化ガリウＡ　）　ＭＥ８ＦＥ’ｒデバイ
スは、マイクロ波及び高速デジタル回路のような応用に
非常に好結果をもたらしている。このＧａＡｌ１　Ｍ］
１ｅ８ＰＩＣＴにおける成功は、主としてｏａＡａの高
い電子移動度及び半絶縁体０＆Ａｓ基板構造の存在によ
るものである。このような成功と長期間の開発に鑑みて
も、デジタル回路においてＭＳＩ論理回路以上のものに
ＧａＡｊ　ＭＥＳＦＥＴを応用する例は、まだ生まれて
いない。この事に対するいくつかの理由としては、モデ
ル化及び設計の困峻な回路であること、閾値電圧の制御
が不良であること及びローｒ条件にＭＥＳＦＫＴのオペ
レーションが影響されやすいことなどがあげられる。

シリコンのバイＩ−ラ技術は、閾値電圧の均−性雑音除
去能力及び回路設計の容易さという意味でその長所がよ
く知られている。これらの長所によってシリコンバイポ
ーラは／７”−）アレイのようなカスタムＬＳＩに良く
適している。しかしながら、ＧａＡｓバイポーラトラン
ジスタは、ＧａＡＢデバイスの初期の研究において得た
好ましくない結果が大部分の理由となって、　ＧＩＬＡ
−バイポーラトランジスタはわずかにしか注目されなか
っ九。このような好ましくない結果は要求される素子特
性を制御するのく充分な精度を拡散技術では実現できな
かったという問題によって一般に生みだされたもつであ
る。拡散技術を用いることで出会った第１の問題点は、
拡散される材料内のｒ−バンドの断面分布を適切に確定
することができないことでｂっ九。ドーパントの濃度は
深さとともに低下する傾向があり、与えられ九深さにお
ける濃度を正確に予測することは不可能である。

ペース領域の？−パントの断面分布が不光分にしか制御
されないことによって拡散技術を用いる場合の困瘤が生
じる。従来技術において、Ｐ　３ｉ基板領域の形成には
亜鉛及びマグネシウムの拡散が使用されたが、ドープの
断面分布を適当に制御することは実際には不可能であっ
た。以下で示す通り注入はげ一ピングの分布が制御可能
で拡散の場貧よりベース領域内を均一にすることができ
るので注入法によってこの問題を回避することができる
。発明の前提を知る為に、グラツサとシュパック・シャ
ープの［集積回路エンジニアリング」（１９７７年）を
参照するとよい。これは、参照としてここに示す。

しかしながら、初期の拡散技術に比較した場合、最近の
イオン注入技術の好結果によってバイポーラの設計及び
性能に重大な影響を及す為に厳格に限定される接合面の
深さ及びドーピング濃度は現任では正確に制御可能であ
るということができる。

□ａ、Ｈバイポーラ素子には、正孔の移動度が低い、最
大のＰナー濃度が低い等といったいくつかの問題が残さ
れている。しかし、新規なデバイスや回路を設計するこ
とによってＧａ　Ａｌｌバイポーラ技術の持つ高速デジ
タル回路の応用に関する可能性を最大限に利用できるよ
うにしなくてはならない。

基板エミッタバイポーラ技術は、優れた技術を含んでい
る。例えばＩ”Ｌのようなこの種の回路の電力消費は、
標準のバイポーラデバイスよりかなり低くなっており、
バッキング集積密度も向ヒされている。ＭＯ８技術と比
較してもＩ”Ｌは、はぼ同じバッキング集積度を持つが
、動作速度ははるかに高速化している。このような利点
にもかかわらず、シリコン基板上に製造される時には、
Ｉ”Ｌはいくつかの重大な欠点が指摘されている。即ち
素子間の絶縁が困瘤であり、ドーパントのレベルが精密
に調整される必要があることである。またシリコンの少
数キャリアを蓄積させる特性によってシリコン自体がｒ
−）遅延時間を１０ナノ秒以上に限定してしまう。

シリコンを基板に持つ素子に付随するいくつかの問題を
避ける為、基板にＧＩＬＡＩＩ　（ヒ化ガリウム）を使
用することは考えられてきた。特にヒ化ガリウムは前述
の問題を解決する為に有利ないくつかの特性を有してい
る。□ａ　Ａａの電子移動度は、類似するげ−プレベル
においてシリコンの移動度の６倍から７倍であることが
知られている。また小数キャリアの寿命が非常に短゛い
のでシリコン丁２Ｌでの小数キャリアの蓄積の問題を解
決することができる。

ＧａＡθにＰ型のドープを行うことは、亜鉛の拡故をこ
の目的に使用すると非常に問題が多いのと同様に、嵐大
な制限を持つ。このことは、ＧＩＬＡ５１内にＰ型領域
を形成する為には、ベリラムを注入することが可能なこ
とが現在ではわがっている。

注入工程を使用することによってドープレベルのｎｄ領
領域深さを精密に制御することができるようになった。

又、基板に注入し損傷を起こすことによってＧ＆Ａ８基
板内の素子間を絶縁することもできる。♂ロン又は水素
のような軽質量の原子を使用することで１ミクロン以上
の深さにも注入することがｏＪ能である。更に注入によ
る損傷で絶縁できる為、尚いバッキング集積密度゛を持
っゾレーナ工程が可能になる。

本発明の第１の目的は、従来のＩ”Ｌ回路の持つ低−力
消費の％畝を持つがシリコン基板材料によって動作速度
に制限を受けない集積回路を提供することでめる。本発
明の第２の目的は、高いバッキング集積度を持ち、注入
操作を用いてブレーナ工程で製造される集積回路を提供
することである。

本発明の目的は、シリコンバイポーラ技術の利点とヒ化
ガリウムの持つ高速特性を組合わせて、高速で高集積の
デジタルＩＣｔ−提供することである。Ｉ”Ｌ論理の形
式を変更し、又は新規な製造方法を用いてＧａＡ３基板
にバイポーラ技術を使用することよってこの組合せが可
能とな９実際的になる。

本発明の主旨は、ＧＡＬＡ−基板上に設けられる基本的
なＩ”Ｌ＠理の変更した形式として実施されろう基本的
な工２Ｌ回路は、電流をＮＰＮ　）ランジスタに供給す
るＰＮＰ　）ランジスタ負荷から成る。本発明はＰＮＰ
　）ランジスタ負荷を抵抗器負荷にとり換えである。Ｇ
ａＡａ基板上に設けられたＰＮＰデバイスはＩ”Ｌオペ
レーションの為に必要なシ流利得を得ることができない
のでＰＮＰ素子を１曖き換える必要がある。

本発明の他のＩＣ構造においては、標準的Ｉ”ＬのＰＮ
Ｐ素子はＮチャンネルＭＥ８ＦＥＴ素子（金属半導体Ｆ
ＥＴ素子）の型式を持つ定′成流源と置き換えられてい
る。この構成では、ＮＰＮ）ランジスタのコレクタ＃Ｉ
ｔ極をショットキー接合と置きかえることもできるので
更に出力゛直圧のふれをほぼ４００ｍＶに限定すること
ができる。

本発明は、当分野において実現された過去の成果から明
らかに前進した新しい特徴を有している。

第１に、Ｇａ　Ａ８基板ヒに素子を製造する為、バイポ
ーラ技術を使用することによって、高速デジタル論理回
路としての応用が可能になる。またＧａ　Ａｌ１ヒでの
使用に適するようにＩ”Ｌ論理を新しく変更することに
よって、Ｉ２Ｌの持つ低電力消費及び高いバッキング集
積度という利点をバイポーラ□ａＡｓの待つ高速特性と
結びつけることになる。更に拡散を使わず注入技術を用
いることによって、必要とされる程度まで正確な接合面
の深さ及びドーパント４度に精度を上げることが可能と
なる。また、１”Ｌ論理デートを接続する設計技術はチ
ップ上の相互接続を行う技術と同様に従来技術でよく知
られている為に、ｒ−）、アレイ設計は、チップ上に多
数の基本的な論理デートを作ることで最終的な使用者の
為に設計の完成を保留事しておき相互接続によって設計
が決定されるようにすることもできる。これと同じ方式
で、チップ上に１つ又は２つ以上の金属層を設けて、典
型的な及び／又は特別な回路機能が作り出される。

本発明のある主旨において、好ましい実地例では、　（
）ａＡｇ基板上に新規なＩ”Ｌに類似するバイポーラ集
積回路が設けられる。この回路の設計では、Ｉ”Ｌのト
ランジスタと構造に関しては同様であるカＩ”Ｌ設計に
於る横方向Ｎ−Ｐ−Ｎ）ランジスタの代わりにイオン注
入で設けた高速度飽和負荷（ｖｅｌｏｃｉｔｙ−ｓａｔ
ｕｒａｔｉｏｎ　１ｏａｄ　）抵抗が設けられた逆転（
基板がエミッタである）トランジスタが使われている。

この方法は、気相エピタキシャル成長（ＶＰＥ）、分子
ビームエピタキシャル成長（Ｍａ１１χ又は、金属有機
物化学気相成長−（ＭＯＣＶＤ）によってＧＩＬＡ８基
板上にＧａＡＩＩエピタ中シャル層を成長する工程から
始まる。次の工程の為に面を平らに保ったまま、選択的
に（）ａＡｓを半絶縁体材料に変えるイオン注入によっ
てコレクタ及びペース領域のｒ−ピングが行われる。

４：ＡＡ明の他の主旨では、エピタキシャル層をＧａＡ
ｓ及びＡｌ（）ａＡａから構成する。エミッタ領域を形
成する為に広いバンドイヤツｆを持つ（）ａＡｓを用い
ることで素子の性能を向上させ同時にエミッタ注入の効
率を向上させより高い電流利得を実現する。

以Ｆ、図を参照しながら実施例に関し、本発明２ｉ！−
詳細に説明する。

ここで第１図を参照すると、改変されたＩ”Ｌ７”−ト
回路の概略図が示されている。ＮＰＮ）ランジスタデバ
イス１２はそのペース１１で入力を受取っていて、多重
コレクタ１３上に出力信号を与えている。電流の入力は
電流制限抵抗器１０を通して与えられる。この抵抗器は
通常のＩ”Ｌ回路のＰＮＰ　）ランジスタの代わりに設
けられている。

この置き換えは、ＧｌＬＡＩ基板上のＰＮＰ　）ランジ
スタが比較的効率が悪いことから必要になる。

第２図においては、第１図の回路の基板の断面図が示さ
れている。Ｎ＋基板２３０表面は、Ｎ−エピタキシャル
層２１によっておおわれている。

Ｎ−エピタキシャル層は次にＰｆｉドーパントの注入が
行われて、堀込みｐｇ層２４が生成される。

絶縁領域２０がイオン注入による損傷によって形成され
る為、この領域においては、電気的な活動はもはや無視
できるようになる。

Ｎ＋オーミックコンタクト２５は、ｒ−トに対し供給電
流を与える絶縁された電流制限抵抗器１０を形成し、コ
レクタ電極２２は？−）に対する出力となる。

第６図は非能率的なＰＮＰ　）ランジスタをとり換える
場合の他の選択例を示す概略図である。

ＮＰＮ）ｊンジスタ３３はそのペース３０で入力を受取
り、電流入力は、■８ＦＩＣ’ｒ　３１のソースに短絡
するショットキーデート３４を持つ■５ＦＥＴ３１によ
って操作されるので、故にＮＰＮトランジスタ３３に対
する定電流源が設けられている。

コレクタ出力３２は、ジョツキ−接合であり、故に出力
電圧の振れをほぼ４００　ｍＶに制限している。

第４図は、ＧａＡｓ基板−ヒに第３図の回路を設けたも
のを示す。Ｎ＋基板４７はドープを受けないエピタキシ
ャル材料層によっておおわれている。

次にこのノーは１３ｅ　（ベリリウム）が注入されてＰ
型領域４０及び４６が作られる。Ｎ型材料が更に拡散又
は注入されてＮ型上部表面４１が形成される。更に注入
による損傷４２によって各々の素子間が絶縁さ【る。定
或流デバイスはＮ＋オーミックコンタクト４３及びショ
ットキー’７”−）　４４で構成される。ショットキー
コレクター４５は、出力電圧の嵌れをほぼ４００　ｍＶ
にフランジしている。相互に絶縁されている素子間の接
続は次の行程で行われる。

第４図に示した本発明の実施例の基本的な製造工程を第
５−１０図に示す。第４図のように、約１５ミル（３８
１ミクロン）の厚みのＮ＋型ＧａＡｓ基板５３上にテル
リウムまたはシリコンを高濃度にドープしたＮ＋型Ｇａ
　Ａｌｌのエミツタ層５２、更にこれより低一度にｒ−
ゾしたＮ型層５１をエピタキシャル成長させる。

このような材料の代わりに第６図のようにＮ＋型エミッ
タ基板６３、Ｐ型ベース層６２及びＮ＋型コレクタ層６
１という三層構造を出発材料として用いることもできる
。

次いで第７図のように、ベリリウム専の選択的イオン注
入によってベース層６２を構切ってニオツタ６３に達す
るベースコンタクト用Ｐ型領域７４を形成する。

第８図に示す如く、素子間の分離を行う為の絶縁領域８
５ｔイオン注入工程で形成する。絶縁時性は後述される
ようにイオン注入による結晶の損傷によって得るもので
ある。

第９図に示す段階で、ベースコンタクト９６がＰ型領域
７４の上に設けられる。また負荷素子の為の２個のコン
タクト９７が絶縁領域８５の圧側（トランジスタの外側
）のコレクタ層６１に、更にコレクタコンタクト９７が
トランジスタ素子領域内のコレクタ層６１に設けられる
。

第１０図は装置の完成に近い図であり、窒化シリコンの
ような表面絶縁層１０９及び上部電極層１０８が設けら
れた段ｐｉ＃を示す。

本発明の好ましい実施例の製造工程を更に詳細に第１１
図から第１６図までを用いて説明する。

第１１図で示すように、本発明の実施例の製造工程は、
はぼ１５ミル（３８１ミクロン）の厚みのヒ化ガリウム
（Ｇ＆ＡＪ）の基板ウェハーを持つ構造から開始する。

基板材料は適当なドナー材料がドーズされ、基板を高レ
ベルのＮ型にドーズする。

これは例えば１０１８ｃＩｒ３以上のレベルでテルリウ
ム又はシリコンでドープすることによって行われる。次
に、はぼ１．６ミクロンの厚みを持つＧＩＬＡ８＋１１
１２が例えば気相エピタキシャル成長（ｖｐｇ）等を用
いて基板材料の上をおおって成長させられる。このｌ−
は例えば硫黄のようなドナー材料をほぼＩ　Ｑ１８ｃｍ
Ｎ７３０レベルまでドーズされて高レベルのＮ型層−に
なる。構造の液抜の層はドープを受けないほぼ０．８ミ
クロンの厚みの□ａＡｓ層１１３である。ドープを受け
ないＧｌ！ＬＡＢにおけるドナー濃度は残存する不純物
の為にほぼ１３１５ｃｍ−’となる。

第１のＮ＋エピタキシャル層は、電子工学的には必要と
されないが、通常の結晶特性が容易に得られるヒ化ガリ
ウムを使用することから設けられている。即ち、欠陥レ
ベルを充分に低くして一一ゾされたヒ化ガリウムを提供
することができる場合は、Ｎ＋基板はこの基板自体をエ
ミッタとして使用することができる。このような実施例
では、単一のＰ−ゾを受けない工ぎタキシャル層だけを
成長させて、その後以下で示す次の注入工程によってペ
ースとコレクタを形成する。好ましい実施例において、
Ｎ＋エピタキシャル層はエミツタ１ペース接合での物理
特性が優れているため、エミッタとして使う為にこの層
が成長させられる。故に第１ＯＮ＋エピタキシヤル層は
、電子的な理由より物理的な理由の為に設けられている
。

構造は、８０　ＫｅＶで１．５　Ｘ　１０１３ｃｍ−”
　（７）　Ｐ−ズの例えばシリコン又はセレンを打ちこ
む第１の注入の処理工程が続行する。次に１８０　Ｋｅ
Ｖで６×１０１ｆｆ、″１１のドーズの例えばシリコン
を打ちこむ第２の注入が行われる。２回以上の注入を行
う理由は、ドーパントの断面分布がより均一になるよう
にする為でるる。分布を示す曲線がよりなだらかになる
につれ、ｒ−ノされた領域を通してより均一にドーパン
トが分布するようになり、より効率的で且つより１ｓｌ
ｊｌ性の高い素子を作ることができる。第１２図で示す
ように、このことによってＧａＡａのヒ部層１２２は高
レベルのドーズを受けＮ型層に変わり、逆転トランジス
タのコレクタが形成される。注入工程において、ここで
示されている注入ｔｆｉ、表面の入射注入量であってｃ
Ｉｎ″″ＩＪ（平方センナメートルの逆改）で計量され
る。エピタキシャル層は、　ｃｍ−３（立方センチメー
トルの逆数）で計量されるｒ−バンド濃度を持つ材料か
ら成長させられる。注入後のある位置におけるｉごとの
ドーパントレベルを計算する為には１９７５年発行ペン
シルバニア州ストラドバーグのＰ−デン、ハノチンソン
＆ロス株式会社のＪ、？、−’ｆ’ｙｌｅンス、Ｗ。

ＪＳ、ジョンソン及びＳ　、Ｗ、ミロールによる「半導
体及び関連材料の投影飛程統計」の中の適当な表音参照
することができる。次に構造は１５分間の間、ヒ素高圧
雰囲気の中で８５０℃のアニールを受ける。ヒ素の高圧
雰囲気は１気圧の水素キャリアガスと１０−１気圧と１
０−７気圧の間の分圧を有するヒ素蒸気の混合から成る
。このｍ盾はここで１８０に＠Ｖｉ”例えば８　Ｘ　１
０”　ｃｍ−２７７）　ｈ”　−ｊ：でＢｅ　（ベリリ
ウム）を注入されることによってペース領域を形成する
。（代わりにＭｇ　（マゲネシウム）　Ｃ（１（力ｒニ
ウム）又はＺｎ　（亜鉛）を注入することもできる。）
第１２図は、ドープされていないＮ型エピタキシャル層
嘗１３の深い部分にＰ型領域を形成する注入を行った後
の構造を示している。この構造は再度、１５分間、８５
０℃のヒ素高圧雰囲気においてアニールを受ける。この
時のトランジスタ構造の注入の断面分布が第１７図のグ
ラフに示されている。第１７図でコレクタとして示す曲
線はＩ”Ｌ又は逆転トランジスタ構造に関連して示され
ている。

ここで第１６図を参照すると、２段階のパターン注入に
よって構造の表面からペース１２１の中を下に向かって
のびエミッタ領域１１２まで達するＰ＋領域１３１が形
成される。第１の段階では２　Ｘ　１　（）１４４１＋
１−”のドーズの例えばＢｅ　（ベリリウム）が４　Ｑ
　ＫｅＶで注入される。さらに３　Ｘ　１０１′（ｍ”
−”のドーズの同じ材料が８０にθＶで注入される。

この２回の注入はここでは２つの目的を果たしている。

第１の目的としては注入分布をいくらかでも均一にする
為であり、また第２には、ペース領域に対するオーミッ
クコンタクトの抵抗が低くなるように表面抵抗を低くす
る為である。構造は、更に６０分間、７００℃でアニー
ルが行われる。

この低温によるアニール処理はここでは、拡散の進行を
避け、第１７図（の注入断面図）で示すコレクタのｒ−
ピングを補償しても余る程の高さのアクセプタ濃度を維
持する為に使用される。

次に第１４図を参照すると、絶縁領域１４１を作り構造
に設けられた素子間を絶縁する為に注入行程が行われた
構造を示す。注入工程は６段階に分けて行われる。第１
の段階では、５ｏＫｅｖで２Ｘ　１Ｑ”　ｌ１ｍ”−２
のドーズのボロン注入を行う。第２の段階では、１４０
　Ｋｅｖで４×１０１２ＣＩＩｌ″″２のざロン注入が
行われる。第３の段階では３２０　ＫｅＶで６Ｘ　１Ｑ
”［−”のドーズのボロン注入を行う。これらの注入工
程によって、ＧａＡａ材料に損傷を発生させ半絶縁体と
なるまで続けて絶縁領域１４ｆが形成される。このこと
によって構造上の各々のデバイスは有効に絶縁され次の
工程で処理される平らな面が作られる。結晶格子に損傷
を起こすのは、非常に高いレベルまで材料の抵抗率を上
げる為に行うので、この注入工程は、絶縁体を作りだす
為に行われる。この絶縁の為の注入処理を連続して実行
する為には、満足すべき４つの条件が存在する。即ち、
（１）注入が必要な深さまで達するように注入される元
素は好ましくは軽質量のイオンでなくてはならない。（
２）注入される元素は、好ましくはノンＰ−ぎングの元
素（導電性に影響を与えない元素）でなくてはならない
。ガリウムにシいてはヒ素、水素、及びざロンがこの条
件に適している。（３）使用される注入量は、作ろうと
する絶縁領域内のどこの格子に対しても損傷を起こし高
い抵抗率を示すようにする為に充分な量であることを資
する。これを実現する為には、好ましい実施例において
以前に示したように複数の注入を重ねて行う方法が利用
される。（４）格子がアニールを受け、格子の損傷が回
復することによって抵抗率が下がるのを防ぐ為、この後
の高温度による処理は避けなくては、ならない。好まし
い実施例では、絶縁体を作る注入が行われた後での６０
０℃以上の処理工程は、行わないようにしている。現在
達成されている絶縁度は充分すぎる値を示すので高めの
温度での処理工程をいくらか行うことは可能である。故
に絶縁領域の上にプレーナ面を設けるのに加えて、無効
面積を最小限にすることでコンパクトな絶縁を行うこと
ができる。この絶縁形成方法が提供する最大の利点は、
サイズの大きな電極も使用できることである。即ち、電
極金属を絶縁領域の真−ヒに配線することができ、（故
にこれは第ルベルの内部配線となる。）絶縁領域自体が
平な面であるので階段によるカバレージの問題は起こる
ことはない。

注入領域内にできるドーパントレベル及びホモ接合トラ
ンジスタを作るこれと同様の層の厚みは以下の値の中に
おさめなくては表らない。即ち、エミッタ領域では、２
　Ｘ　１０”から２　ｘ　１０”ｃｒ３のレベル（厚み
は２から１０ンクロン）（Ｎ型）；ペース領域では、５
　Ｘ　１０１’から５×１０″’７　ｃｍ−３のレベル
で０．１から０．６ミクロンの厚み（ｐｆｆｌＬコレク
タ領域では、５　Ｘ　１０１６から５　×１０１６１１
のレベルで０．２から０．６ミクロンの厚み（Ｎ型）と
いう値をとる。特にエミッタのドーぎンゲレベルはペー
スのドーピングレベルの少くとも５倍以上のレベルでな
くてはならず好ましくは１０倍以上であることが望まれ
る。

第１５図は、当分針に通常の知識を持つ者にはよく知ら
れる方法で構造の表面にオーミックコンタクト１５１を
設けた後の構造を示している。フォトレジストパターン
が形成され、現像が行われる前に、ＧａＡ−表面に窒化
シリコン層がデポジットされる。窒化シリコンを利用し
てリフトオフによるエッチを行うことができる。この工
程によってオーミックコンタクトの形状が厳格に規定さ
れる。１極をデポジットした後で窒化シリコン１５４は
とり除かれる。Ｐ型のオーミックコンタクト銀とマンガ
ンの合金である。合金の金属比率はほぼ９２係が銀で８
４がマンガンである。Ｎ型オーミックコンタクト１５２
は（８８憾が金で１２４がゲルマニウムである）金とゲ
ルマニウムの合金であってニッケルによって上がおおわ
れていて合わせた厚さは、１５００Ａの厚みを持つ。ニ
ッケル層の厚さは金とゲルマニウムの合金の厚みの約２
５４にしなくてはならない。同一の金属合金を基板底面
全体をおおって蒸着させ、基板／エミッタ′イ極１５３
が形成される。構造は、さらに４６０℃の温度下に１分
間さらされてオーミックコンタクトが形成される。

Ｎ型オーミックコンタクト１５２は構造内のコンタクト
の位置関係によって論理デートのベースに対し電流を入
力する高速度飽和負荷（ｖｅｌｏｃｉｔｙ−ｓａｔｕｒ
ａｔｌｏｎ　１ｏａ（１）を規定している。これらのコ
ンタクト領域間の距離によってターンオン電圧即ち飽和
電流を発生させる電圧が決定される。この距離はほぼ１
ミクロンである。ターンオン遊王が比較的薄いペース層
（０，１から０．６ミクロン）を通りエミツタ層に移る
「パンチスルー現象」を起こすのに充分な高さである場
合、ドーパント濃度を一平方センチメートルあたｌ）　
１０１８から１ｏ１９のレベルまで上げる為にベース領
域内の高速度飽和負荷の下の領域にＰ型注入層を加える
ことがオペレーションの信頼性の為に必要となる。

ここに示す好ましい実施例では、２つのオーミックコン
タクト１５２０間の２ミクロンのドリフト空間は、速度
飽和負荷の為に使用される。この空間が２ミクロンであ
ると、１．５ボルトのターンオン電圧が得られる。そこ
にわたってオーミックコンタクト間のドリフト空間が発
生する領域の面積を調整することによって飽和によって
生まれる電流は独立して調整されうる。特に高速度飽和
負荷によって制限される電流は、製造工程の非常に後の
段階で損傷を起こす注入を行って、例えば前述したメロ
ンのような注入をオーミックコンタクト間のドリフト空
間に行って微調節される。故に高速度飽和負荷の面積が
ａ４！１．されることによって第１に、エミッタ領域へ
のパンチスルー現象が起こらなくなり、第２にトリアド
領域内のセンチメートル当たりの区圧値が回路の望まし
い操作電圧に選択することができ、第３に飽和によって
生まれる電流が＋ｖｌ！ｌｆｉされる。以下の利点が速
度飽和負荷によってもたらされる。即ち、（１）工程を
複雑化する必要がない。（２）高速度飽和負荷の大きさ
を調整することでターンオン電圧を容易にほぼ１ざルト
に調節することができるので、負荷素子のターンオンが
非常に低い電圧で起こる。このことは、ＰＮＰ　）ラン
ジスタによって得られる値程良好なものではないにして
も、負荷抵抗器又はＭＯＳデゾレツション型負荷にちょ
うど匹敵する電圧でターンオンを起こすことができる。

（３）負荷の特性は、処理工程のパラメータによって比
較的影響を受けない。（４）この負荷の特性は、必要と
される場合には処理工程の非常に後の段階で微調整され
る。（５）おそらく、高速度飽和負荷を用いる最も重要
な利点は、非常小さな負荷素子を作ることができるので
高いバッキング集積密度を冥現できることである。前記
のように間隔のあいたコンタクトを用いてヒ化ガリウム
中に高速度飽和負荷を設けることによって得られた利点
は、ヒ化ガリウム内に設ける他の種類の電流モード論理
にも応用することができる。

本発明を実現するここで示す最も好ましいモードでは、
最終工程は２つの部分から成る。

まず第１６図で示すように、例えば窒化シリコンのよう
な絶縁材料層１６１を上部表面全体をおおってほぼ８０
０人の厚さまで成長させる。次にポリイミド１６４が窒
化シリコンをおおって０．７から１．５ミクロンの厚み
まで成長させられる。これらの層が構造の表面をパッシ
ベートし、素子からのびる金属相互接続を絶縁する。更
にボリイζｒと窒化シリコンを通過し、オーミックコン
タクト及び素子の表面に達する開口をエッチする。工程
の第２の部分では、オーミックコンタクトの露出されて
いる表面に１００ＯＡのチタニウム層１６３がデポジッ
トされ、中間の５００Ｘのプラチナ層１６５がデポジッ
トされ更にプラチナ層１６５をおおって６０００Ａの金
層１６２がデポジットされる。絶縁層をおおって相互接
続の為のチタニウム／プラチナ／金層をデポジットする
ことによってざンデイングパッドに使う容量を最低する
ことができる。相互接続機能を形成する目的に加えてチ
タニウム／プラチナ／金層は、ショットキーバリアファ
ンアウト絶縁ダイオードとして働くショットキー金属層
としての役目も果たしている。

ファンアウト絶縁ダイオードを設けることによって重大
な利点が提供される。第１にこのようなショットキーバ
リアファンアウト絶縁ダイオードを使用すると接合ファ
ンアウト絶縁ダイオードに比べ４：１で領域の効率性が
向上される。第２に本発明では一番上のコレクタ層の上
に直接ファンアウト絶縁ダイオードを設けたということ
は、全てのファンアウト絶縁ダイオードは、ペース及び
コレクタノーの厚みの分だけ離れているので重大な電圧
降下の制限を受けることなく、多数のファンアウト絶縁
ダイオードを追加できるということである。第３に、本
発明に従ってショットキーバリアファンアウト絶縁ダイ
オードを設けることによって、工程がひどく複雑化する
ようなことがない。

これは、このようなダイオードが（事実上）自己調整形
成構造である為である。故に本発明において、ファンア
ウト数は、スイッチングトランジスタの電流利得によっ
てのみ制限される。これは、ヘテロ接合を用いる実施例
においては、特に有利な利点である。即ち後述するヘテ
ロ接合の実施例のトランジスタでは、非常に大きな利得
を持つことが可能であるため、ＭＯＳの場合に比較して
も非常に多数のファンアウトが可能である。前に示し丸
ようにドリフト空間の大きさを単に増加させるだけで好
きな大きさに高速度飽和負荷の飽和電流を選択すること
ができるので負荷素子特性がファンアウト数を制限する
ことはない。ショットキーバリアダイオードは、　ＳＴ
Ｌ内のファンアウト間の絶縁の為に使われるが８ＴＬフ
アンアウトは、横方向のコレクタ構造において電圧降下
が起こる為、制限される。このような電圧１１ｉ１）”
が発生するということは、要求される雑音の限界が設置
可能なファンアウト数を制限することを意味する。この
ような実施列の代わりに、本発明の好ましい実施例とは
言えないが接合ダイオードファンアウト絶縁を設けるこ
ともできる。

第１８図は本発明の基本的な論理デートの概略図を示す
。本発明の好ましい実施例に従ってショットキーファン
アウト絶縁ダイオードが設置された構造が示されている
。

ここに開示する製造工程の基本的な論３！ｌ’　−）謬
〕概略図が第１８図に示されている。

本発明は、ここまではホモ接合を用いた実施例に関し説
明してきた。しかしながらさらに顕著な長所はへテロ接
合構造を用いることによって得られる。現在においてへ
テロ構造の製造は非常に経埼性に劣るが、性能に関して
の長所は、現在も検証中でありホモ接合、ヘテロ接合も
本発明の主旨の中には含まれる。

本発明の好ましい実施例では、ヘテロ接合４４造が用意
されその上に素子が製造される。こσ）４４造の基板は
、ホモ構造の基板と同様である。基板をおおう各層は、
分子ビームエピタキシャル成電長法又は有機金属化学気
相デポジション法Ｑ〕いずｎカ為によって成長させられ
る。

ヘテロ接合の実施例においては、　ＡｌｘＧｅｂ　１−
Ｘ人’エミッタが使用される。ここでＸは、好ましくは
０．０５から０．１０の範囲の値をとる。しかし、この
値より大きいパーセンテージのアルミニウムを含んだも
のも使用できる。ＡＩＧ！ＬＡ１１合金の中のアルミニ
ウムのパーセンテージか増加するにつれ、工程処理はが
なり内鑵になる。本発明の利点はアルミニウムを１０憾
含むものを使用すれば充分に享受することができる。ア
ルミニウムを１０係含むことによって、バンドギャップ
は１Ｑ　Ｑ　ｍｅＶの増加を示すがこのわずかな増加が
素子の性能を急激に向上させる為には充分である。これ
はこのようなヒ化がリウム構造のバンドギャップは典型
的には２５　ｍｅＶである為である。故にｌ々ンドギャ
ツデが１００　ｍｅＶ４加すると、一方向性注入の傾向
がほぼｅ’　Ｉｆｌ　（はぼ５０倍）に向上される。こ
のことによって、エミッタの注入効率は、急激に向ヒし
、故にトランジスタを通して非常に高い利得を得ること
ができるように々る。もつとアルミニウムのパーセンテ
ージが高いものを使用する場合でも利得がさらに有効に
向−ヒされることはなく、この他の（不利益な影響を及
ぼす）効果によって抑制されるようになってしまう。エ
ミッタ及びベースのドーピングレベルはここでは、好ま
しくはほぼ等しくなるように作られるのでヘテロ接合実
施例では、使用されるドーピングレベルも変えられる。

バンドギャップの差異がエミッタ／ベース接合における
注入効率を上げるのでエミッタに通常使用される高レベ
ルのドーピングは必要とされない。実際は、エミッタを
高レベルにドープしすぎるとバンドギャップの効率が低
下する為、ヘテロ接合デバイスのエミッタが過剰にドー
プされると、発生する電流利得は低減してしまう。

第１のノーは、好ましくは、基板と同じレベルでドープ
された（例えば）　０．２　ミクロンの厚みを持つＮ”
ＧＩＬＡ−バッファ層である。この時点で追加の層が設
けられる。この層は、５から２０４のアルミニウムを含
む組成のＡｌ　（）ａ　Ａｓ層であり、はぼ２ミクロン
の厚みを待つ。この広いバンドイヤツブを持つ材料がこ
の構造の上に作られる素子の岨流利傅を大幅に増加させ
る。選択しうる他の実施例では、上の層は０．８ミクロ
ンの厚みを持つＮ　Ｗの低レベルにＰ−プされたＧａＡ
ｓ層である。この開始材料から作る製造工程は前述の構
造の処理」工程と同様である。ヘテロ接合デバイスの最
終的な各層のげ一パントレベル及び厚みは以下の通りで
ある。

ＡＩ　ＧＥＬ　Ａａのエミッタ領域ではドーパントレベ
ルはＩ　Ｘ　ｉ　Ｏ１６から５　Ｘ　１Ｑ”　４−３７
７）間で厚みは０．２から５ミクロンである（ＮｆＩｌ
）。ベース領域では、レベルは５　Ｘ　１０１６から１
×１０１９　ｃ−ｔＨ−：５の間で０．１から０．６ξ
クロンの厚みを持つ（Ｐ型）。

コレクタ領域ではドーパントレベルは、５Ｘ１０１６か
ら５　ｘ　１Ｑ”　ｃｍ−”の間で０．２から１ミクロ
ンの厚み１に持つ（Ｎ型）。本実施例では、エミッタと
ベースのドーピング比は、決定的な要素とならない。こ
れも１つの利点である。即ちヘテロ接合素子の１ｍ利得
は比較的エミッタとベースのドーピング比の影ｎを受け
ない為にベースのシートレジスタンスをエミッタ接合の
容量とともに最小にする為に最適なドーピングレベルを
設定すること力裟できるからである。

逆転トランジスタ（埋込みエミッタ）テスト用素子を製
造した後で行われた試験結果によって、この型のホモ接
合デバイスの電流利得が典型的には２から７の間である
がこの型のへテロ接合デ／々イスの電流利得は典型的に
はほぼ１００であることが示されている。

本発明で開示する製造方法は、高速デジタル回路の製造
の分野に顕著な前進をもたらしている。

ＧａＡｓ　’ｃ使用することでその特性によって可能な
動作速度の大幅な向上という利点によって他の半導体に
対し基本的に優れた点を持つ。０．５ナノ秒の／ｒ−）
！延は、まったく許容できる範囲内である。更に、バイ
ポーラ装置の分野で新規に改変されたＩ”Ｌ技術を利用
することによって雑音は去、設計の容易性及び高いバッ
キング集積密度を＋４丁能にする等といつ九利点が実現
される。故に本発明を利用することで、これらの従来の
利点に（）ＩＬＡ＠本来のｔＪＲ性の利点を加えたより
進歩した■化デバイスを提供することができる。

ＧａＡｓ上にバイポーラ高速デジタル回路ｆｊ：製造す
ることによって、このような回路を他の形式で作ったも
のよ妙更に集積密度が高く＾速度で動作し使用するのに
も容易である集積回路装置を製造できる新規な材料の組
合せ及び処理工程を提供することができたと確信する。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例のｆｉ略図である。 第２図は、第１図の回路を設けた構造の析面図である。 第６図は、本発明の第２の実施例の概略図である。 第４図は第６図の回路を設けた構造の断面図でめる。 第５図は、デバイスの製造工程が始まる前の基板ト工ぎ
タキシャル層を示すＦｆｒ面図で６る。 第６図は、適当な導ＩＩＩＥｔｊ１に変える為の注入を
行った後の同じ基板及びエピタキシャル層を示す断面図
である。 第７図は、Ｐ＋領域形成後の構造の１１１？面図である
。 第８図は、損傷によって絶縁領域を形成した後の博（ｌ
ｆＯ）断ｍ図である。 第９図は、外部との接続の為の電極を加えたことを示す
構造の断面図である。 ７４ｃ１０図は、表ｍｌｚそツシベーション層と相互接
続の為の物質が配置された構造を示す断面図である。 第１１図は、基板をおおってエピタキシャル層が位置さ
れた基板材料の断面図である。 第１２図は、コレクタ及びベース領域に注入が行われた
後の構造の断面図である。 第１６図は、論理ｒ−トの為にペース電極領域を設ける
注入が行われた後の構造の断ｍ図である。 第１４図は、デバイス間の絶縁領域を形成する注入を行
った後の構造の断面図である。 第１５図は、電極材料がデポジットされたｔｋの構造の
断面図である。 第１６図は完成したデート構造の断面図である。 第１７図は、第１２図に示す構造に設けたトランジスタ
素子のドーパントのｌｌ？面分布を示すグラフである。 第１８図は、第１６図の構造の概略図である。 代理人　　浅　村　　　皓 外４名 図面の沖１１（内容に′ｉ＆更なし） ｆｔ’ｇ、４ Ｆｔ’ｇ、５ Ｆｔ’ｇ、６ Ｆｉグ・７ Ｆｔ’ｙ、／／ Ｆｉグ、／２ Ｆｔ’ｇ、／Ｊ Ｆｉｇ、／４ ０ 第１頁の続き 優先権主張　＠１９８１年１１月２日■米国（ＵＳ）■
３１７３６７ ０発　明　者　フリードリツヒ・エイチ・ドエルベツク アメリカ合衆国テキサス州ダラ ス・アゼリア・レーン７２１５ 手続補正書（方式） ％式％ １、事件の表示 昭和５７　　年特許願第　１９２３５９　　　号２、発
明の名称 狸−Ｖ森へ鐸−７劇軸１幡 ３、補正をする者 事件との関係　特許出願人 住　　所 氏名　　　　テキサス　インスノルメンツ　インコーホ
レイテッドＣ名　　称） ４、代理人 ５、補正命令の日付 ８、補正の内容　　別紙のとおり′

Claims (7)

【特許請求の範囲】
1. （１）　　結晶基板と； 上記基板と格子が整合し、Ｉ−Ｖ族の第１の半導体材料
   から成り、第１の導電型を持つ上記基板ヒのエミツタ層
   と： 上記１−Ｖ族の第１の半導体材料のバンドギャップと同
   じまたはこれより小さいバンドギャップを持つ曹−Ｖ族
   の第セの半導体材料から成り、第２の導電型を有する上
   記エミツタ層上のペース層と；Ｌ記ペース層の表面にあ
   って上記第１の導電型を有するコレクタ層とを有する集
   積回路装置。
2. （２）、上記コレクタ層が上記第２の半導体材料から成
   る特許請求の範囲第１項の装置。
3. （３）上記装置が上記コレクタ層に対する複数のクヨッ
   トキーバリア金属電極を更に持ち、これによって、上記
   ショットキーバリア金属電極がファンアウト絶縁ダイオ
   ードを提供する特許請求の範囲第１項の装置。
4. （４）上記コレクタ層の厚みが１ミクロン以ドである特
   許請求の範囲第３項の装置。
5. （５）　　上記装置が上記コレクタ層上に上記第１及び
   第２のオーミックコンタクトを有し、上記第１及び第２
   のオーミックコンタクトがフンタクト間にある高速度飽
   和負荷素子を規定し、上記高速度飽和負荷素子が上記フ
   ァンアウト絶縁ダイオードから空間をあけて配置される
   特許請求の範囲第３１Ｘの装置。
6. （６）　　上記素子が更に少くとも部分的に上記素子を
   囲む絶縁領域を有し、上記絶縁領域が上記第２の半導体
   材料の格子損傷領域を有し、上記素子の表面から下に向
   かって上記エミツタ層までのびる特許請求の範囲＃！１
   項の装置。
7. （７）　　上記第１の半導体材料がピ化ガリウムアル電
   ニウムであり、上記第２の半導体材料がヒ化ガリウムで
   ある特許請求の範Ｓ第１項、第２項、第３項、第４ｍ、
   ８５項、第６屓又は第７項の装置。