JPS58140159A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS58140159A JPS58140159A JP57023214A JP2321482A JPS58140159A JP S58140159 A JPS58140159 A JP S58140159A JP 57023214 A JP57023214 A JP 57023214A JP 2321482 A JP2321482 A JP 2321482A JP S58140159 A JPS58140159 A JP S58140159A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- type
- emitter
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は特に分割エミッタ構造のトランジスタに関する
◇ 分割工處ツタ臘トランジスタはｔ高周波での大電力特性
が良好であること紘周知である。しかしこの種のトラン
ジスタの欠点として各エミッタ相互間の電流バランスが
崩れやすく、完全破壊に至りやすいことがあげられる。
◇ 分割工處ツタ臘トランジスタはｔ高周波での大電力特性
が良好であること紘周知である。しかしこの種のトラン
ジスタの欠点として各エミッタ相互間の電流バランスが
崩れやすく、完全破壊に至りやすいことがあげられる。
その原因は、エミッタの一部に電流が集中すると、その
部分の温度が上昇してさらにその部分に電流が流れやす
くなりホットスポットとなり、ついＫは破壊に至るとい
う二次破壊として知られる現像のためである。この問題
点管改“轡するには、電流をバランスする抵抗を挿入す
ればよい。つまり、分割形成されている工攬ツタ個々に
安定化抵抗を各々設けることにより、局部的電流集中が
起きた場合でもその部分のエミッタに挿入された安定化
抵抗の両端に生ずる電圧降下により、その部分のエセッ
タ・ペース間電圧Ｖｍｍが下がりエミッタ電流を減する
方向へ働くｏ従りて１ホツＦスポツトへ至り難くなり、
一種の負帰還がかかったことになって破壊しにくくなる
ものである。
部分の温度が上昇してさらにその部分に電流が流れやす
くなりホットスポットとなり、ついＫは破壊に至るとい
う二次破壊として知られる現像のためである。この問題
点管改“轡するには、電流をバランスする抵抗を挿入す
ればよい。つまり、分割形成されている工攬ツタ個々に
安定化抵抗を各々設けることにより、局部的電流集中が
起きた場合でもその部分のエミッタに挿入された安定化
抵抗の両端に生ずる電圧降下により、その部分のエセッ
タ・ペース間電圧Ｖｍｍが下がりエミッタ電流を減する
方向へ働くｏ従りて１ホツＦスポツトへ至り難くなり、
一種の負帰還がかかったことになって破壊しにくくなる
ものである。
ところで、上記安定化抵抗（バランス抵抗）として抵抗
層の厚さ方向の抵抗値を利用するのは高抵抗が得にくい
。又、厚さのバラツキで抵抗値のバラツキが大きくなる
等の欠点がある。それより半導体基板の絶縁膜上に多結
晶シリコン等によりなる抵抗層を設け、その長さ方向の
抵抗値を用いた方がよい。
層の厚さ方向の抵抗値を利用するのは高抵抗が得にくい
。又、厚さのバラツキで抵抗値のバラツキが大きくなる
等の欠点がある。それより半導体基板の絶縁膜上に多結
晶シリコン等によりなる抵抗層を設け、その長さ方向の
抵抗値を用いた方がよい。
本発明は上記実情に鑑みてなされたもので、その目的は
電流集中を効果的に防ぐバランス抵抗をもつトランジス
タを提供することにある。
電流集中を効果的に防ぐバランス抵抗をもつトランジス
タを提供することにある。
本発明によるトランジスタは５分割エミッタのバランス
抵抗を構成する抵抗層として、その一端を直接半導体基
板のエミッタとオーミック性の接触させ、他端を外部リ
ードと接続する金属電極と接触させるように構成して絶
縁膜上に設たものでこの抵抗層は長さ方向の抵抗値を利
用する。
抵抗を構成する抵抗層として、その一端を直接半導体基
板のエミッタとオーミック性の接触させ、他端を外部リ
ードと接続する金属電極と接触させるように構成して絶
縁膜上に設たものでこの抵抗層は長さ方向の抵抗値を利
用する。
したがって、本発明によるトランジスタは、大電流容量
化が可能で各分割エミッタ間のでの動作バランスが良好
となり、また極めて微細な分割エミッタを容易に作るこ
とが出来てより高周波特性及び安全動作領域の広いもの
となる。
化が可能で各分割エミッタ間のでの動作バランスが良好
となり、また極めて微細な分割エミッタを容易に作るこ
とが出来てより高周波特性及び安全動作領域の広いもの
となる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例を示すものでＴｈ Ｎ＋層１
．Ｎ一層２よりなる半導体基体はコレクタ層を形成する
。Ｎ一層２にはベース層となる２層３が設けられ、この
２層３に多数個の分割エミッタを構成するＮ＋層４が設
けられている。２層３゜Ｎ＋層４上には５ｉｏｔよりな
る絶縁膜５が設けられている。Ｎ 層４閣の絶縁膜５上
には櫛状のペース電極１１が設けられ、コンタクト部１
０に設けられる絶縁膜５のコンタクト孔を介してベース
層３に接続されている。Ｎ＋層４の絶縁膜５上には多結
晶シリコンよりなる高抵抗層６が設けられている。高抵
抗層６上にはこれを覆うような８１へよりなる絶縁膜７
が設けられ、さらにその上に櫛状のエミッタ電極１２が
設けられる。この高抵抗層６は絶縁膜５の中央のコンタ
クト孔８を介してニオツタ層４に接続され、さらに、絶
縁膜７の両端のコンタクト孔９を介してエミッタ電極１
２に接続されている。
．Ｎ一層２よりなる半導体基体はコレクタ層を形成する
。Ｎ一層２にはベース層となる２層３が設けられ、この
２層３に多数個の分割エミッタを構成するＮ＋層４が設
けられている。２層３゜Ｎ＋層４上には５ｉｏｔよりな
る絶縁膜５が設けられている。Ｎ 層４閣の絶縁膜５上
には櫛状のペース電極１１が設けられ、コンタクト部１
０に設けられる絶縁膜５のコンタクト孔を介してベース
層３に接続されている。Ｎ＋層４の絶縁膜５上には多結
晶シリコンよりなる高抵抗層６が設けられている。高抵
抗層６上にはこれを覆うような８１へよりなる絶縁膜７
が設けられ、さらにその上に櫛状のエミッタ電極１２が
設けられる。この高抵抗層６は絶縁膜５の中央のコンタ
クト孔８を介してニオツタ層４に接続され、さらに、絶
縁膜７の両端のコンタクト孔９を介してエミッタ電極１
２に接続されている。
上記の如き分割工之ツタ型電力用トランジスタを得るに
は、第２図（ａ）に示す如くＮ＋層１．Ｎ一層２よりな
る半導体基体上に８１０．膜５を設けＮ一層２に選択拡
散法でベース層となる２層３を形成する。次に第２図（
ｂ）に示す如く、選択拡散法で多数個の分割エミツタ層
４を形成する。次に同図（ｃ）に示す如く、８ｉ０．膜
５の一部にコンタクト孔８を形成し、この開孔８を介し
てエミツタ層４と接続するように多結晶シリコン層６を
形成する。この場合、この多結晶シリコン層６の厚さは
約ｓｏｏ。
は、第２図（ａ）に示す如くＮ＋層１．Ｎ一層２よりな
る半導体基体上に８１０．膜５を設けＮ一層２に選択拡
散法でベース層となる２層３を形成する。次に第２図（
ｂ）に示す如く、選択拡散法で多数個の分割エミツタ層
４を形成する。次に同図（ｃ）に示す如く、８ｉ０．膜
５の一部にコンタクト孔８を形成し、この開孔８を介し
てエミツタ層４と接続するように多結晶シリコン層６を
形成する。この場合、この多結晶シリコン層６の厚さは
約ｓｏｏ。
〜７０００Ｘとする。その後、拡散法によりポリシリコ
ン層６にＮｌ不純物を添加し、さらに押込みを行ってコ
ンタクト孔８を介して多結晶シリコン層６とエミツタ層
４とのオーミック性コンタクトを得る。このとき、ポリ
シリコン層６の層抵抗を数Ω／口〜数１０Ω／口の所定
値に調整する。次に、第２図（ｄ）に示す如くポリシリ
コン層６を所定の形状に写真蝕刻法でバターニングし、
さらに酸化雰囲気中で高温処理することによりポリシリ
コン層６表面にｓｉｏ、絶縁層７を形成する。次に、第
２図（・）に示す如＜、５ｉＯｔ絶縁層５に設けるベー
スコンタクト孔ｌＯと８１０．絶縁層７に設けるコンタ
クト孔９を写真蝕刻法で孔あけして設け、次に第２図（
ｆ）に示す如く電極となるアルｓ ニウム膜を蒸着で形
成し、第２図［株］）に示す如く櫛状のペース電極１１
と櫛状のエミッタ電極１２を写真蝕刻法で形成する。第
３図は以上のように構成された電力用トランジスタのバ
タン平面図である。
ン層６にＮｌ不純物を添加し、さらに押込みを行ってコ
ンタクト孔８を介して多結晶シリコン層６とエミツタ層
４とのオーミック性コンタクトを得る。このとき、ポリ
シリコン層６の層抵抗を数Ω／口〜数１０Ω／口の所定
値に調整する。次に、第２図（ｄ）に示す如くポリシリ
コン層６を所定の形状に写真蝕刻法でバターニングし、
さらに酸化雰囲気中で高温処理することによりポリシリ
コン層６表面にｓｉｏ、絶縁層７を形成する。次に、第
２図（・）に示す如＜、５ｉＯｔ絶縁層５に設けるベー
スコンタクト孔ｌＯと８１０．絶縁層７に設けるコンタ
クト孔９を写真蝕刻法で孔あけして設け、次に第２図（
ｆ）に示す如く電極となるアルｓ ニウム膜を蒸着で形
成し、第２図［株］）に示す如く櫛状のペース電極１１
と櫛状のエミッタ電極１２を写真蝕刻法で形成する。第
３図は以上のように構成された電力用トランジスタのバ
タン平面図である。
以上の様に電流集中をより効果的に防止するバランス抵
抗をもつトランジスタが形成されるほかに、この構造の
トランジスタは次のような利点を具備している。即ち、
工文ツタ電極１２が従来の電力用トランジスタと同様の
構造がとれるために電極の形成が容易である。又、二攬
ツタ電極巾が広くとれる為大電流化したい場合に好適で
ある。
抗をもつトランジスタが形成されるほかに、この構造の
トランジスタは次のような利点を具備している。即ち、
工文ツタ電極１２が従来の電力用トランジスタと同様の
構造がとれるために電極の形成が容易である。又、二攬
ツタ電極巾が広くとれる為大電流化したい場合に好適で
ある。
又、分割エミッタを極めて小さくすることが可能となる
為より高周波特性のよい電力用トランジスタを容易につ
くることが出来る。
為より高周波特性のよい電力用トランジスタを容易につ
くることが出来る。
以上、実施例としてＮＰＮプレーナ聾トランジスタにつ
いて記したが％ＰＮＰ）ランジスタウメサ壓トランジス
タに適用出来ることは明らかである。
いて記したが％ＰＮＰ）ランジスタウメサ壓トランジス
タに適用出来ることは明らかである。
ｆｇ１図は本発明の一実施例による電力用トランジスタ
の一部切欠斜視図、第２図（ａ）〜（ｇ）は第１図のト
ランジスタの製造工程断面臼、第３図は同工程により得
られた装置のバタン平面図である。 １．２・・・・・・コレクタ層、３・・・・・・ペース
層、４・・・・・・エミツタ層、５・・・・・・絶縁膜
、６・・・・・・高抵抗（ポリシリコン）層、７・・・
・・・絶縁膜、８・・・・・・エミッタコンタクト孔、
９・・・・・・高抵抗コンタクト孔、１０・・・・・・
ペースコンタク）孔、１１・・・・・・ヘース’１４．
１２・・・・・・エミッタ電極。 第ｔ（！１ ９ ６ Ｓ７ ８’？ 第２閉 第３閉
の一部切欠斜視図、第２図（ａ）〜（ｇ）は第１図のト
ランジスタの製造工程断面臼、第３図は同工程により得
られた装置のバタン平面図である。 １．２・・・・・・コレクタ層、３・・・・・・ペース
層、４・・・・・・エミツタ層、５・・・・・・絶縁膜
、６・・・・・・高抵抗（ポリシリコン）層、７・・・
・・・絶縁膜、８・・・・・・エミッタコンタクト孔、
９・・・・・・高抵抗コンタクト孔、１０・・・・・・
ペースコンタク）孔、１１・・・・・・ヘース’１４．
１２・・・・・・エミッタ電極。 第ｔ（！１ ９ ６ Ｓ７ ８’？ 第２閉 第３閉
Claims (1)
- コレクタ層と、腋コレクタ層に形成されたベース層と、
該ベース層に設けられた複数個のエミツタ層と、該ニオ
ツタ層及びベース層上に設けられた第１の絶縁膜と、咳
絶縁展に設けられた第１のコンタクト孔と、該第１のコ
ンタクト孔を介して前記エミツタ層に接続する抵抗層と
、該抵抗層上に設けられた第２絶縁膜と、咳第２の絶縁
膜に設けられた第２のフンタクト孔と、該第２のコンタ
クト孔を介して前記高抵抗層に接続するエミッタ電極と
なる導体層とを具備してなることを特許とするトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023214A JPS58140159A (ja) | 1982-02-16 | 1982-02-16 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023214A JPS58140159A (ja) | 1982-02-16 | 1982-02-16 | トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58140159A true JPS58140159A (ja) | 1983-08-19 |
Family
ID=12104406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57023214A Pending JPS58140159A (ja) | 1982-02-16 | 1982-02-16 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140159A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516428A (en) * | 1978-07-21 | 1980-02-05 | Toshiba Corp | Semiconductor device |
| JPS55158668A (en) * | 1979-05-29 | 1980-12-10 | Shindengen Electric Mfg Co Ltd | Manufacture of silicon transistor |
-
1982
- 1982-02-16 JP JP57023214A patent/JPS58140159A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516428A (en) * | 1978-07-21 | 1980-02-05 | Toshiba Corp | Semiconductor device |
| JPS55158668A (en) * | 1979-05-29 | 1980-12-10 | Shindengen Electric Mfg Co Ltd | Manufacture of silicon transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156531B2 (ja) | ||
| US4312011A (en) | Darlington power transistor | |
| JPS58140159A (ja) | トランジスタ | |
| JPS6329421B2 (ja) | ||
| US4054897A (en) | Semiconductor device with high frequency, high power output | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2518413B2 (ja) | 半導体集積回路 | |
| JPS6248389B2 (ja) | ||
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| JPS5947755A (ja) | 半導体装置 | |
| JP2843569B2 (ja) | 半導体装置 | |
| JP2547870B2 (ja) | 半導体装置 | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 | |
| JPH01129461A (ja) | 電流センサ付き半導体装置およびその製造方法 | |
| JPS59155959A (ja) | 電力用トランジスタ | |
| JPS61156878A (ja) | メツシユエミツタ・トランジスタ | |
| JPS643068B2 (ja) | ||
| JPS5931219B2 (ja) | 半導体装置 | |
| JPH05121422A (ja) | トランジスタ | |
| JPH0222855A (ja) | 半導体装置 | |
| JPS6014465A (ja) | 半導体集積回路の製造方法 | |
| JPS5968961A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5857913B2 (ja) | 電界効果形トランジスタの製造方法 |