JPS58142540A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58142540A JPS58142540A JP57026243A JP2624382A JPS58142540A JP S58142540 A JPS58142540 A JP S58142540A JP 57026243 A JP57026243 A JP 57026243A JP 2624382 A JP2624382 A JP 2624382A JP S58142540 A JPS58142540 A JP S58142540A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- aperture
- opening
- bird
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁分離方式による半導体装置の高密度化高精
度化1歩留同上を図った新規な構造及びその製造方法に
関するものである。
度化1歩留同上を図った新規な構造及びその製造方法に
関するものである。
近年、バイポーラ半導体装置はますます高密度化、高精
度化、高速度化の要求が高まり、従来のpn接合分離方
式から絶縁分離方式へと変更し、集積度を上げる方向に
進んでいる。
度化、高速度化の要求が高まり、従来のpn接合分離方
式から絶縁分離方式へと変更し、集積度を上げる方向に
進んでいる。
絶縁分離方式における一般的な分離方法を第1図a、b
に示す。第1図aにおいて1はたとえばn型半導体基板
、2は下地酸化膜、3は酸素を通過しない窒化ケイ素な
どの膜であり1選択酸化におけるマスク材となる。下地
酸化膜2はn型半導体基板1と窒化ケイ素膜3の膨張係
数の違いにより、選択酸化時にn型半導体基板1に加わ
る応力を緩和するために形成されている。4は窒化ケイ
素膜3、下地酸化膜2を各々エツチングした後、n型半
導体基板1をケミカルエツチングした時に生じたサイド
エッチ部分である。このサイドエッチ量はケミカルエツ
チングが本質的に等方的エッチングなので深さ方向と同
程度、横方向にも生じる。第1図すは第1図aの後、選
択酸化したときの状態を示している。6は第1図aの状
態の後選択酸化によって形成された酸化膜であり、6は
選択酸化時に生じた横方向のば化膜いわゆるbirch
+beakと呼ばれるものであり、7も選択酸化時に生
じた突起状の酸化膜いわゆるbird’ s head
と呼ばれるものである。
に示す。第1図aにおいて1はたとえばn型半導体基板
、2は下地酸化膜、3は酸素を通過しない窒化ケイ素な
どの膜であり1選択酸化におけるマスク材となる。下地
酸化膜2はn型半導体基板1と窒化ケイ素膜3の膨張係
数の違いにより、選択酸化時にn型半導体基板1に加わ
る応力を緩和するために形成されている。4は窒化ケイ
素膜3、下地酸化膜2を各々エツチングした後、n型半
導体基板1をケミカルエツチングした時に生じたサイド
エッチ部分である。このサイドエッチ量はケミカルエツ
チングが本質的に等方的エッチングなので深さ方向と同
程度、横方向にも生じる。第1図すは第1図aの後、選
択酸化したときの状態を示している。6は第1図aの状
態の後選択酸化によって形成された酸化膜であり、6は
選択酸化時に生じた横方向のば化膜いわゆるbirch
+beakと呼ばれるものであり、7も選択酸化時に生
じた突起状の酸化膜いわゆるbird’ s head
と呼ばれるものである。
このbird’ s head 、 bird’ s
beakの生じる反応機構は、選択酸化時に供給される
水または酸素が下地酸化@2を介して横方向にも供給さ
れるためであり、そのためbird’s beI!LI
Cが生じる。このbird’s beak は窒化ケ
イ素膜3とn型半導体基板1との間に生じるため、窒化
ケイ素膜3を押し上げるような応力が働き、窒化ケイ素
膜3は持ち上げられるので、いわゆるbird’ss
head7も生じてくる。bird’s beak 6
が生じると窒化ケイ素@3が押し上げられるため、水ま
たは酸素の横方向への供給が増し、その結果bird’
s beak 、 bird’s headが大きくな
るという悪循環を繰シ返す。このbird’s bea
k 、 bird’s headの大きさは、我々の実
験によるとたとえば2μmの酸化膜を形成すると、bi
rls beak量1.6 μm 、 bird’s
head 1 、Oprn 程度となる。このbird
’s 馳級 は半導体装置の高密度化、高精度化に大き
な障害となる。
beakの生じる反応機構は、選択酸化時に供給される
水または酸素が下地酸化@2を介して横方向にも供給さ
れるためであり、そのためbird’s beI!LI
Cが生じる。このbird’s beak は窒化ケ
イ素膜3とn型半導体基板1との間に生じるため、窒化
ケイ素膜3を押し上げるような応力が働き、窒化ケイ素
膜3は持ち上げられるので、いわゆるbird’ss
head7も生じてくる。bird’s beak 6
が生じると窒化ケイ素@3が押し上げられるため、水ま
たは酸素の横方向への供給が増し、その結果bird’
s beak 、 bird’s headが大きくな
るという悪循環を繰シ返す。このbird’s bea
k 、 bird’s headの大きさは、我々の実
験によるとたとえば2μmの酸化膜を形成すると、bi
rls beak量1.6 μm 、 bird’s
head 1 、Oprn 程度となる。このbird
’s 馳級 は半導体装置の高密度化、高精度化に大き
な障害となる。
絶縁分離方式によるバイポーラTr(トランジスタ)に
おいては、 Tr の周囲は分離ば化膜で囲ま扛ている
ため、2μmの分離酸化膜を形成すると、birls
beakはTrの活性領域を片側からだと1.6μm1
両側からだと実に3.2μm もつぶすことになり、扁
密度化、高精度化への大きな妨げとなってくる。また、
このbi rd’ s heakのため、完成したTr
も設計に対して非常に精度の悪いものとなり、集積回路
の特性も悪いものになる。
おいては、 Tr の周囲は分離ば化膜で囲ま扛ている
ため、2μmの分離酸化膜を形成すると、birls
beakはTrの活性領域を片側からだと1.6μm1
両側からだと実に3.2μm もつぶすことになり、扁
密度化、高精度化への大きな妨げとなってくる。また、
このbi rd’ s heakのため、完成したTr
も設計に対して非常に精度の悪いものとなり、集積回路
の特性も悪いものになる。
一方、bird’s headは1.0/jmの段差が
あるためAl配線時にAlの断線、あるいは段着部にお
けるAlのエツチング残りによる短絡などが生じ、プロ
セス的に非常に難しく1歩vIIを悪くする原因となる
。
あるためAl配線時にAlの断線、あるいは段着部にお
けるAlのエツチング残りによる短絡などが生じ、プロ
セス的に非常に難しく1歩vIIを悪くする原因となる
。
そこで、不発明者らはbirct’l head 、
bird’s beakf:なくす方法を提案した。こ
れを第2図に示す。
bird’s beakf:なくす方法を提案した。こ
れを第2図に示す。
11はたとえばn型半導体基板、12は下地酸化膜、1
3は酸素をm過しない窒化ケイ素膜、14はば化膜でn
型半導体基板11をエツチングして形成した開口部11
′の側面及び底■に形成されている。16は13と同じ
酸素を通過しない窒化ケイ素膜であり、窒化ケイ素膜1
3の端部からn型半導体基板を開口した部分の側面にの
み形成さ扛ており、底面には形成さnていない。この構
造はn型半導体基板11をエツチングする時、第1ステ
ツグとしてケミカルエツチングあるいは等方的なドライ
エツチングによってサイドエツチングをおこしながら開
口し、第2ステツプとして異方性の強いドライエツチン
グによって、マスクパターンに忠実にしかも垂直に所足
重開口した後、酸化膜14及び窒化ケイ素fi15を形
成することにある。版化M14はn型半導体基板11を
開口して開口部11′を形成した後、全面熱ば化するこ
とによって、窒化ケイ素膜13上には鹸化膜は形成さ扛
ず、n型半導体基板11を開口した部分にのみ形成する
ことができる。
3は酸素をm過しない窒化ケイ素膜、14はば化膜でn
型半導体基板11をエツチングして形成した開口部11
′の側面及び底■に形成されている。16は13と同じ
酸素を通過しない窒化ケイ素膜であり、窒化ケイ素膜1
3の端部からn型半導体基板を開口した部分の側面にの
み形成さ扛ており、底面には形成さnていない。この構
造はn型半導体基板11をエツチングする時、第1ステ
ツグとしてケミカルエツチングあるいは等方的なドライ
エツチングによってサイドエツチングをおこしながら開
口し、第2ステツプとして異方性の強いドライエツチン
グによって、マスクパターンに忠実にしかも垂直に所足
重開口した後、酸化膜14及び窒化ケイ素fi15を形
成することにある。版化M14はn型半導体基板11を
開口して開口部11′を形成した後、全面熱ば化するこ
とによって、窒化ケイ素膜13上には鹸化膜は形成さ扛
ず、n型半導体基板11を開口した部分にのみ形成する
ことができる。
第2図では熱ば化によってn型半導体基板を開口した部
分にのみ鹸化膜14を形成しているが。
分にのみ鹸化膜14を形成しているが。
CV D (C馳m1aal Vapor Depos
ition )法により、窒化ケイ素膜13上にも鹸化
膜を形成しても別に構わない。窒化ケイ素膜16はCV
LI法により全面形成した後、異方性の強いドライエツ
チングによって、全面エツチングす扛ば、n型半導体基
板を開口した区部部分及び窒化ケイ素僕13上に形成さ
扛た窒化ケイ素膜16のみがエツチングさn1開口され
た部分の側面に形成さnた窒化ケイ素−16のみが自己
整合的に残ることになる。鹸化膜14は鹸化膜12と同
L−n型半導体基板11に加わる応力を緩和する効果を
待っている。ここで、n型半導体基板11を開口した部
分の側面にのみ窒化ケイ素膜15を残す効果は水または
酸素の横方向への供給を防いで、横方向への酸化、すな
わちbi rd’s beakを発生させないことで
ある。
ition )法により、窒化ケイ素膜13上にも鹸化
膜を形成しても別に構わない。窒化ケイ素膜16はCV
LI法により全面形成した後、異方性の強いドライエツ
チングによって、全面エツチングす扛ば、n型半導体基
板を開口した区部部分及び窒化ケイ素僕13上に形成さ
扛た窒化ケイ素膜16のみがエツチングさn1開口され
た部分の側面に形成さnた窒化ケイ素−16のみが自己
整合的に残ることになる。鹸化膜14は鹸化膜12と同
L−n型半導体基板11に加わる応力を緩和する効果を
待っている。ここで、n型半導体基板11を開口した部
分の側面にのみ窒化ケイ素膜15を残す効果は水または
酸素の横方向への供給を防いで、横方向への酸化、すな
わちbi rd’s beakを発生させないことで
ある。
水または酸素は開口さnた部分の底面部にのみ供給され
るので、酸化は縦方向にだけ促進される。
るので、酸化は縦方向にだけ促進される。
第3図は第2□□□の後、選択酸化した状態である。
17は選択酸化によって形成された酸化膜であんこの時
、 bird’s beak 、 bird’s he
ad はほとんど生じないことを我々の実験によって確
認した。
、 bird’s beak 、 bird’s he
ad はほとんど生じないことを我々の実験によって確
認した。
しかし、近年においては絶縁分離は素子間分離だけでな
く、1つの素子内の電極間分離にも用いられつつある。
く、1つの素子内の電極間分離にも用いられつつある。
すなわち、バイポーラトランジスタの場合にはエミッタ
ーコレクタ分離、エミッターベース分離にも絶縁分島が
用いられている。しかし、この電極間分離は素子間分離
と同じ深さだけ行なうと、埋込み部分迄電極間f+離の
底部が達し、コレクター抵抗が増してしまう。
ーコレクタ分離、エミッターベース分離にも絶縁分島が
用いられている。しかし、この電極間分離は素子間分離
と同じ深さだけ行なうと、埋込み部分迄電極間f+離の
底部が達し、コレクター抵抗が増してしまう。
不発明は電極間分離酸化族は素子間分離酸化膜よシ浅く
形成出来、しかもバードビークのない分離膜を形成出来
る半導体装置の製造方法を提供せんとするものである。
形成出来、しかもバードビークのない分離膜を形成出来
る半導体装置の製造方法を提供せんとするものである。
すなわち1本発明は電極間分離酸化膜を形成すべき開門
票分を素子間分離酸化膜を形成すべき開口部分より浅く
形成し、この後、電極間分離酸化族を形成すべき開口部
分の底面及び側面、素子間分離酸化膜を形成すべき開口
部分の側面に耐酸化性膜を形成した後、素子間及び電極
間分離酸化膜を形成するものである。
票分を素子間分離酸化膜を形成すべき開口部分より浅く
形成し、この後、電極間分離酸化族を形成すべき開口部
分の底面及び側面、素子間分離酸化膜を形成すべき開口
部分の側面に耐酸化性膜を形成した後、素子間及び電極
間分離酸化膜を形成するものである。
以下、不発明に係る構成を図面を用いて説明する。
第4図A−Fは本発明に係る工程断面図を示す。
同図において、21はたとえばP型半導体基板、22は
n+埋込み層、23はniエピタキシャル層で、1.2
μm形成している。24は下地酸化膜で300人形成し
てあり、26はCVD法によ多形成された1000人の
窒化ケイ素膜である。26はフォトリン法によりパター
ニングされたレジスト膜である。
n+埋込み層、23はniエピタキシャル層で、1.2
μm形成している。24は下地酸化膜で300人形成し
てあり、26はCVD法によ多形成された1000人の
窒化ケイ素膜である。26はフォトリン法によりパター
ニングされたレジスト膜である。
このレジスト膜26をマスクとして窒化ケイ素膜26を
ドライエツチングし、それから下地醸化@24をエツチ
ングして開口$27を形成する。
ドライエツチングし、それから下地醸化@24をエツチ
ングして開口$27を形成する。
この状態の時、レジスト膜26は充分残っていもその後
、レジスト膜26をマスクとしてn型エピタキシャル層
23を0.3μmドライエ、チングする。
、レジスト膜26をマスクとしてn型エピタキシャル層
23を0.3μmドライエ、チングする。
この部分はエミッター、コレクター分離領域となる部分
である。
である。
その後、レジスト&28を付着させ、7オトリン法によ
りパターニングする。そして、ト1ライエツチング法で
エピタキシャル層23をエツチングして開口部29を形
成する。この深さは0.76μmである。(第4図B) その後、レジスト膜28を除去し、熱酸化により酸化膜
30をSOO人形底形成。この酸化膜30はn撤エピタ
キシャル623を開口した部分にのみ形成され、窒化ケ
イ素@26上には形成されていない。しかし、この酸化
膜形成方法はCVD法により全面に形成しても別に構わ
ない。その後、全面に窒化ケイ素膜31を1000人形
成する。(第4図C) 次に異方性の強いドライエ、チング反応スバ。
りパターニングする。そして、ト1ライエツチング法で
エピタキシャル層23をエツチングして開口部29を形
成する。この深さは0.76μmである。(第4図B) その後、レジスト膜28を除去し、熱酸化により酸化膜
30をSOO人形底形成。この酸化膜30はn撤エピタ
キシャル623を開口した部分にのみ形成され、窒化ケ
イ素@26上には形成されていない。しかし、この酸化
膜形成方法はCVD法により全面に形成しても別に構わ
ない。その後、全面に窒化ケイ素膜31を1000人形
成する。(第4図C) 次に異方性の強いドライエ、チング反応スバ。
タエッチングあるいはイオンエツチングによって、全面
エツチングする。このエツチングの時、異方性が強いた
め縦方向にはエツチングされるが、m方間にはエツチン
グされないため、開口した部分の側面に形成された窒化
膜32のみが自己整合的に残ることになる。(第4図D
) その後、全面酸化をすると露出したエピタキシャル層2
3に形成された開口部33.34の深さが異なるため、
開口部34の深さに合わせて酸化すると、開口fls3
3では酸化膜の盛り上がりが大きくなシすぎることとな
る。これを防ぐために、100〜300人程度ノ憔<薄
イ5i5N4膜36を開口部33の底面につける。(第
4図E)この形成方法として、たとえば開口ffB53
のみを開口したホトレジストをつけ、その上に全面にプ
ラズマ5isN4膜を付着させ、その後り7トオフする
ことによっても得られる。又、全面にbisN41薄く
付着させ、その後通常のホ) IJン技術を使って、開
口部33以外の部分の5i5N4をエッチオフしても得
られるが、いずれの方法を用いても良い。
エツチングする。このエツチングの時、異方性が強いた
め縦方向にはエツチングされるが、m方間にはエツチン
グされないため、開口した部分の側面に形成された窒化
膜32のみが自己整合的に残ることになる。(第4図D
) その後、全面酸化をすると露出したエピタキシャル層2
3に形成された開口部33.34の深さが異なるため、
開口部34の深さに合わせて酸化すると、開口fls3
3では酸化膜の盛り上がりが大きくなシすぎることとな
る。これを防ぐために、100〜300人程度ノ憔<薄
イ5i5N4膜36を開口部33の底面につける。(第
4図E)この形成方法として、たとえば開口ffB53
のみを開口したホトレジストをつけ、その上に全面にプ
ラズマ5isN4膜を付着させ、その後り7トオフする
ことによっても得られる。又、全面にbisN41薄く
付着させ、その後通常のホ) IJン技術を使って、開
口部33以外の部分の5i5N4をエッチオフしても得
られるが、いずれの方法を用いても良い。
その後、選択傷化することによって酸化膜36゜37を
1.6μm形成する。この酸化は高王販化を用いれば1
ooO℃、6,6¥iの条件で約90分と短い時間でば
化ができ、n+埋込み層22の持ち上がりも少なく、耐
圧を高くすることができる。このような方法によ扛ば、
bird’s beakはほとんどな(、bird’
s headは全く生じておらず、しかも電極間分離酸
化膜37は浅く形成さ扛ている。ここで、酸化膜37は
浅く形成されているのでコレクタ抵抗が増大することは
ない。この状態で分離は完成している。(第4肉F) 第4図Gは分離が終わった後、バイポーラトランジスタ
を形成した状態を示している。37はペースとコレクタ
を分離している取化膜、38は活性ペース層を形成して
いるP−領域、39はpolySt、 40it、エ
ミ、りとペース・コンタクトを分離している酸化膜、4
1はn領域で、42はエミッタ、42はコレクタ・コン
タクトを形成している。43はp+954域で不活性ペ
ース層の抵抗を下げているとともにペース・コンタクト
も形成している。44はAl配線である。また、46は
フィールド酸化膜である。
1.6μm形成する。この酸化は高王販化を用いれば1
ooO℃、6,6¥iの条件で約90分と短い時間でば
化ができ、n+埋込み層22の持ち上がりも少なく、耐
圧を高くすることができる。このような方法によ扛ば、
bird’s beakはほとんどな(、bird’
s headは全く生じておらず、しかも電極間分離酸
化膜37は浅く形成さ扛ている。ここで、酸化膜37は
浅く形成されているのでコレクタ抵抗が増大することは
ない。この状態で分離は完成している。(第4肉F) 第4図Gは分離が終わった後、バイポーラトランジスタ
を形成した状態を示している。37はペースとコレクタ
を分離している取化膜、38は活性ペース層を形成して
いるP−領域、39はpolySt、 40it、エ
ミ、りとペース・コンタクトを分離している酸化膜、4
1はn領域で、42はエミッタ、42はコレクタ・コン
タクトを形成している。43はp+954域で不活性ペ
ース層の抵抗を下げているとともにペース・コンタクト
も形成している。44はAl配線である。また、46は
フィールド酸化膜である。
以上述べてきたように、本発明は電極間分離酸化膜を素
子間分離酸化膜より浅く形成出来るので、yすえばコレ
クタ抵抗が増大するといった問題がな−−い。しかも、
電極開存び素子間分離酸化膜を形成すべき開口部側面に
窒化ケイ素膜を安定に残すことによって選択酸化時に生
じるbird’s beakを極力減少させ、bird
’s headは全く生じないという効果を持つている
。bird’s beakを最大限防いでいることによ
り、トランジスタの活性領域のつぶれは非常に少なくな
り、高密度化、高精度化に寄与している。bird’s
headは全く生じないため。
子間分離酸化膜より浅く形成出来るので、yすえばコレ
クタ抵抗が増大するといった問題がな−−い。しかも、
電極開存び素子間分離酸化膜を形成すべき開口部側面に
窒化ケイ素膜を安定に残すことによって選択酸化時に生
じるbird’s beakを極力減少させ、bird
’s headは全く生じないという効果を持つている
。bird’s beakを最大限防いでいることによ
り、トランジスタの活性領域のつぶれは非常に少なくな
り、高密度化、高精度化に寄与している。bird’s
headは全く生じないため。
シリコン基板表面は平担で、AI配線時における段差部
での断線あるいはエッチ残りによる短絡もおこらず、プ
ロセスが安定しているため歩留の向上につながっている
。また、シリコン基板を開口した部分の側面に窒化ケイ
素膜を残すことは、選択酸化時にシリコン基板に加わる
応力を緩和する効果をも有し、従来に比べて結晶欠陥が
非常に少ないという利点があり、トランジスタの歩留向
上にも大いに役立っている。
での断線あるいはエッチ残りによる短絡もおこらず、プ
ロセスが安定しているため歩留の向上につながっている
。また、シリコン基板を開口した部分の側面に窒化ケイ
素膜を残すことは、選択酸化時にシリコン基板に加わる
応力を緩和する効果をも有し、従来に比べて結晶欠陥が
非常に少ないという利点があり、トランジスタの歩留向
上にも大いに役立っている。
以上のように不発明は高密度化、高精度化2歩留向上を
翻った半導体装置の製造方法に大きく寄゛、ML、また
1猶的にも非常に価値の高いものである。
翻った半導体装置の製造方法に大きく寄゛、ML、また
1猶的にも非常に価値の高いものである。
第1図a、bは従来の絶縁分離方法による工程図、第2
図は先に提案した半導体基板の構造断面図、第3図は先
に提案した絶縁分離の要部断面図。 第4図A−Gは本発明の一実施例にかかる半導体装置の
要部製造工程図である。 30・・・・・・酸化・膜% 32・・・・・・シリコ
ン基板を開口した部分の側面にのみ残っている窒化ケイ
素膜、36 、37・・・・・・撰択酸化により形成さ
れた分離酸化膜、33.34・・・・・・エツチングに
よる開口部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1多筒
1 図 *2 醐 !I!3FR
図は先に提案した半導体基板の構造断面図、第3図は先
に提案した絶縁分離の要部断面図。 第4図A−Gは本発明の一実施例にかかる半導体装置の
要部製造工程図である。 30・・・・・・酸化・膜% 32・・・・・・シリコ
ン基板を開口した部分の側面にのみ残っている窒化ケイ
素膜、36 、37・・・・・・撰択酸化により形成さ
れた分離酸化膜、33.34・・・・・・エツチングに
よる開口部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1多筒
1 図 *2 醐 !I!3FR
Claims (2)
- (1)半導体基板上に第1の絶縁膜及び第2の絶縁膜を
形成する工程と、前記第2及び第1の絶縁膜を開口して
開口部を形成する工程と、前記開口部下の前記半導体基
板を深さを変えて開口する工程と、少なくとも前記半導
体基板を開口した領域に第3の絶縁膜を形成する工程と
、前記第1.第2の絶縁膜の開口部及び前記半導体基板
を開口した領域の側面部にのみ第4の絶縁膜を形成する
工程と、前記半導体基板のうち浅い開口した領域の底面
に第6の絶縁膜を残す工程と、前記第2.第4の絶縁l
IQをマスクに前記半導体基板を酸化する工程とを備え
たことを特徴とする半導体装置の製造方法。 - (2)第2.第4.第6の絶縁膜が窒化膜であることを
特徴とする特許請求の範囲第1項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026243A JPS58142540A (ja) | 1982-02-19 | 1982-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026243A JPS58142540A (ja) | 1982-02-19 | 1982-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142540A true JPS58142540A (ja) | 1983-08-24 |
Family
ID=12187852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57026243A Pending JPS58142540A (ja) | 1982-02-19 | 1982-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142540A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432984A (en) * | 1977-08-19 | 1979-03-10 | Hitachi Ltd | Integrated circuit device |
| JPS56142667A (en) * | 1980-03-13 | 1981-11-07 | Ibm | Semiconductor device |
-
1982
- 1982-02-19 JP JP57026243A patent/JPS58142540A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432984A (en) * | 1977-08-19 | 1979-03-10 | Hitachi Ltd | Integrated circuit device |
| JPS56142667A (en) * | 1980-03-13 | 1981-11-07 | Ibm | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPS6226590B2 (ja) | ||
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPH02296338A (ja) | 横型トランジスタ及びその製造方法 | |
| JPH0719762B2 (ja) | 半導体デバイスの形成方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPH0133933B2 (ja) | ||
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPS58142540A (ja) | 半導体装置の製造方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS6074452A (ja) | 半導体装置の製造方法 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS6322463B2 (ja) | ||
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPS58108753A (ja) | 半導体装置の製造方法 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JPS58200553A (ja) | 半導体装置 | |
| JPS6217866B2 (ja) | ||
| JPS6079737A (ja) | 半導体装置の製造方法 | |
| JPS63266878A (ja) | 半導体集積回路装置 | |
| JPS6092665A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 |