JPS6217866B2 - - Google Patents
Info
- Publication number
- JPS6217866B2 JPS6217866B2 JP56056102A JP5610281A JPS6217866B2 JP S6217866 B2 JPS6217866 B2 JP S6217866B2 JP 56056102 A JP56056102 A JP 56056102A JP 5610281 A JP5610281 A JP 5610281A JP S6217866 B2 JPS6217866 B2 JP S6217866B2
- Authority
- JP
- Japan
- Prior art keywords
- bird
- silicon nitride
- oxide film
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は絶縁分離方式による半導体装置の高密
度化高精度化、歩留向上を図つた新規な製造方法
に関するものである。
度化高精度化、歩留向上を図つた新規な製造方法
に関するものである。
近年、バイポーラ半導体装置はますます高密度
化、高精度化、高速度化の要求が高まり、従来の
pn接合分離方式から絶縁分離方式へと変更し、
集積度を上げる方向に進んでいる。
化、高精度化、高速度化の要求が高まり、従来の
pn接合分離方式から絶縁分離方式へと変更し、
集積度を上げる方向に進んでいる。
絶縁分離方式における一般的な分離方法を第１
図ａ，ｂに示す。第１図ａにおいて１はたとえば
ｎ型半導体基板、２は下地酸化膜、３は酸素を通
過しない窒化ケイ素などの膜であり、選択酸化に
おけるマスク材となる。下地酸化膜２はｎ型半導
体基板１と窒化ケイ素膜３の膨張係数の違いによ
り、選択酸化時にｎ型半導体基板１に加わる応力
を緩和するために形成されている。４は窒化ケイ
素膜３、下地酸化膜２を各々エツチングした後、
ｎ型半導体基板１をケミカルエツチングした時に
生じたサイドエツチ部分である。このサイドエツ
チ量はケミカルエツチングが本質的に等方的エツ
チングなので深さ方向と同程度、横方向にも生じ
る。第１図ｂは第１図ａの後、選択酸化したとき
の状態を示している。５は第１図ａの状態の後選
択酸化によつて形成された酸化膜であり、６は選
択酸化時に生じた横方向の酸化膜いわゆるbird′s
beakと呼ばれるものであり、７も選択酸化時に
生じた突起状の酸化膜いわゆるbird′s headと呼
ばれるものである。
図ａ，ｂに示す。第１図ａにおいて１はたとえば
ｎ型半導体基板、２は下地酸化膜、３は酸素を通
過しない窒化ケイ素などの膜であり、選択酸化に
おけるマスク材となる。下地酸化膜２はｎ型半導
体基板１と窒化ケイ素膜３の膨張係数の違いによ
り、選択酸化時にｎ型半導体基板１に加わる応力
を緩和するために形成されている。４は窒化ケイ
素膜３、下地酸化膜２を各々エツチングした後、
ｎ型半導体基板１をケミカルエツチングした時に
生じたサイドエツチ部分である。このサイドエツ
チ量はケミカルエツチングが本質的に等方的エツ
チングなので深さ方向と同程度、横方向にも生じ
る。第１図ｂは第１図ａの後、選択酸化したとき
の状態を示している。５は第１図ａの状態の後選
択酸化によつて形成された酸化膜であり、６は選
択酸化時に生じた横方向の酸化膜いわゆるbird′s
beakと呼ばれるものであり、７も選択酸化時に
生じた突起状の酸化膜いわゆるbird′s headと呼
ばれるものである。
このbird′s beak，bird′s headの生じる反応機
構は、選択酸化時に供給される水または酸素が下
地酸化膜２を介して横方向にも供給されるためで
あり、そのためbird′s beakが生じる。この
bird′s beakは窒化ケイ素膜３とｎ型半導体基板
１との間に生じるため、窒化ケイ素膜３を押し上
げるような応力が働き、窒化ケイ素膜３は持ち上
げられるので、いわゆるbird′s beak７も生じて
くる。bird′s beak６が生じると窒化ケイ素膜３
が押し上げられるため、水または酸素の横方向へ
の供給が増し、その結果bird′s beak，bird′s
headが大きくなるという悪循環を繰り返す。こ
のbird′s beak，bird′s heabの大きさは、我々の
実験によるたとえば２μｍの酸化膜を形成する
と、bird′s beak 量1.6μｍ，bird′s head1.0μ
ｍ程度となる。このbird′s beakは半導体装置の
高密度化、高精度化に大きな障害となる。
構は、選択酸化時に供給される水または酸素が下
地酸化膜２を介して横方向にも供給されるためで
あり、そのためbird′s beakが生じる。この
bird′s beakは窒化ケイ素膜３とｎ型半導体基板
１との間に生じるため、窒化ケイ素膜３を押し上
げるような応力が働き、窒化ケイ素膜３は持ち上
げられるので、いわゆるbird′s beak７も生じて
くる。bird′s beak６が生じると窒化ケイ素膜３
が押し上げられるため、水または酸素の横方向へ
の供給が増し、その結果bird′s beak，bird′s
headが大きくなるという悪循環を繰り返す。こ
のbird′s beak，bird′s heabの大きさは、我々の
実験によるたとえば２μｍの酸化膜を形成する
と、bird′s beak 量1.6μｍ，bird′s head1.0μ
ｍ程度となる。このbird′s beakは半導体装置の
高密度化、高精度化に大きな障害となる。
絶縁分離方式によるバイポーラTr（トランジ
スタ）においては、Trの周囲は分離酸化膜で囲
まれているため、２μｍの分離酸化膜を形成する
と、bird′s beakはTrの活性領域を片側からだと
1.6μｍ、両側からだと実に3.2μｍもつぶすこと
になり、高密度化、高精度化への大きな妨げとな
つてくる。また、このbird′s beakのため、完成
したTrも設計に対して非常に精度の悪いものと
なり、集積回路の特性も悪いものになる。
スタ）においては、Trの周囲は分離酸化膜で囲
まれているため、２μｍの分離酸化膜を形成する
と、bird′s beakはTrの活性領域を片側からだと
1.6μｍ、両側からだと実に3.2μｍもつぶすこと
になり、高密度化、高精度化への大きな妨げとな
つてくる。また、このbird′s beakのため、完成
したTrも設計に対して非常に精度の悪いものと
なり、集積回路の特性も悪いものになる。
一方、bird′s headは1.0μｍの段差があるため
Al配線時にAlの断線、あるいは段差部における
Alのエツチング残りによる短路などが生じ、プ
ロセス的に非常に難しく、歩留を悪くする原因と
なる。
Al配線時にAlの断線、あるいは段差部における
Alのエツチング残りによる短路などが生じ、プ
ロセス的に非常に難しく、歩留を悪くする原因と
なる。
本発明はこのような問題の検討に鑑み、従来の
絶縁分離方法ではどうしても防ぐことができなか
つたbird′s beak，bird′s headを大幅に減少さ
せ、活性領域のつぶれを極力小さくし、プロセス
的にも非常に安定した半導体装置の製造方法を提
供するものである。
絶縁分離方法ではどうしても防ぐことができなか
つたbird′s beak，bird′s headを大幅に減少さ
せ、活性領域のつぶれを極力小さくし、プロセス
的にも非常に安定した半導体装置の製造方法を提
供するものである。
第２図に本発明の一実施例にかかる半導体装置
の要部構造を示す。１１はたとえばｎ型半導体基
板、１２は下地酸化膜、１３は酸素を通過しない
窒化ケイ素膜、１４は酸化膜でｎ型半導体基板１
１をエツチングして形成した開口部１１′の側面
及び底面に形成されている。１５は１３と同じ酸
素を通過しない窒化ケイ素膜であり、窒化ケイ素
膜１３の端部からｎ型半導体基板を開口した部分
の側面にのみ形成されており、底面には形成され
ていない。この構造はｎ型半導体基板１１をエツ
チングする時、第１ステツプとしてケミカルエツ
チングあるいは等方的なドライエツチングによつ
てサイドエツチングをおこしながら開口し（図中
１６で示している部分）、第２ステツプとして異
方性の強いドライエツチングによつて、マスクパ
ターンに忠実にしかも垂直に所定量開口した後、
酸化膜１４及び窒化ケイ素膜１５を形成すること
により実現される。酸化膜１４はｎ型半導体基板
１１を開口して開口部１１′を形成した後、全面
熱酸化することによつて、窒化ケイ素膜１３上に
は酸化膜は形成されず、ｎ型半導体基板１１を開
口した部分にのみ形成することができる。
の要部構造を示す。１１はたとえばｎ型半導体基
板、１２は下地酸化膜、１３は酸素を通過しない
窒化ケイ素膜、１４は酸化膜でｎ型半導体基板１
１をエツチングして形成した開口部１１′の側面
及び底面に形成されている。１５は１３と同じ酸
素を通過しない窒化ケイ素膜であり、窒化ケイ素
膜１３の端部からｎ型半導体基板を開口した部分
の側面にのみ形成されており、底面には形成され
ていない。この構造はｎ型半導体基板１１をエツ
チングする時、第１ステツプとしてケミカルエツ
チングあるいは等方的なドライエツチングによつ
てサイドエツチングをおこしながら開口し（図中
１６で示している部分）、第２ステツプとして異
方性の強いドライエツチングによつて、マスクパ
ターンに忠実にしかも垂直に所定量開口した後、
酸化膜１４及び窒化ケイ素膜１５を形成すること
により実現される。酸化膜１４はｎ型半導体基板
１１を開口して開口部１１′を形成した後、全面
熱酸化することによつて、窒化ケイ素膜１３上に
は酸化膜は形成されず、ｎ型半導体基板１１を開
口した部分にのみ形成することができる。
第２図では熱酸化によつてｎ型半導体基板を開
口した部分にのみ酸化膜１４を形成しているが、
CVD（Chemical Vapor Deposition）法により、
窒化ケイ素膜１３上にも酸化膜を形成しても別に
構わない。窒化ケイ素膜１５はCVD法により全
面形成した後、異方性の強いドライエツチングに
よつて、全面エツチングすれば、ｎ型半導体基板
を開口した底面部分及び窒化ケイ素膜１３上に形
成された窒化ケイ素膜１５のみエツチングされ、
開口された部分の側面に形成された窒化ケイ素膜
１５のみが自己整合的に残ることになる。酸化膜
１４は酸化膜１２と同様、ｎ型半導体基板１１に
加わる応力を緩和する効果を持つている。ここ
で、ｎ型半導体基板１１を開口した部分の側面に
のみ窒化ケイ素膜１５を残す効果は水または酸素
の横方向への供給を防いで、横方向への酸化、す
なわちbird′s beak を発生させないことであ
る。水または酸素は開口された部分の底面部にの
み供給されるので、酸化は縦方向にだけ促進され
る。
口した部分にのみ酸化膜１４を形成しているが、
CVD（Chemical Vapor Deposition）法により、
窒化ケイ素膜１３上にも酸化膜を形成しても別に
構わない。窒化ケイ素膜１５はCVD法により全
面形成した後、異方性の強いドライエツチングに
よつて、全面エツチングすれば、ｎ型半導体基板
を開口した底面部分及び窒化ケイ素膜１３上に形
成された窒化ケイ素膜１５のみエツチングされ、
開口された部分の側面に形成された窒化ケイ素膜
１５のみが自己整合的に残ることになる。酸化膜
１４は酸化膜１２と同様、ｎ型半導体基板１１に
加わる応力を緩和する効果を持つている。ここ
で、ｎ型半導体基板１１を開口した部分の側面に
のみ窒化ケイ素膜１５を残す効果は水または酸素
の横方向への供給を防いで、横方向への酸化、す
なわちbird′s beak を発生させないことであ
る。水または酸素は開口された部分の底面部にの
み供給されるので、酸化は縦方向にだけ促進され
る。
第３図は第２図の後、選択酸化した状態であ
る。１７は選択酸化によつて形成された酸化膜で
ある。この時、bird′s beak，bird′s headはほと
んど生じないことを我々は実験によつて確認し
た。このことは、ｎ型半導体基板１１を開口する
時、第１ステツプとして等方的にエツチングし、
第２ステツプとして異方的にエツチングした後酸
化膜１４、窒化ケイ素膜１５を形成していること
によつてもたらされる。ここで、２段階のエツチ
ングしている理由は全面ドライエツチングによつ
て窒化ケイ素膜１を開口した部分の開口にのみ残
す際、下地酸化膜１２の近傍に厚く窒化ケイ素膜
を残すことによつて、bird′s beakを防ぐ効果を
有している。
る。１７は選択酸化によつて形成された酸化膜で
ある。この時、bird′s beak，bird′s headはほと
んど生じないことを我々は実験によつて確認し
た。このことは、ｎ型半導体基板１１を開口する
時、第１ステツプとして等方的にエツチングし、
第２ステツプとして異方的にエツチングした後酸
化膜１４、窒化ケイ素膜１５を形成していること
によつてもたらされる。ここで、２段階のエツチ
ングしている理由は全面ドライエツチングによつ
て窒化ケイ素膜１を開口した部分の開口にのみ残
す際、下地酸化膜１２の近傍に厚く窒化ケイ素膜
を残すことによつて、bird′s beakを防ぐ効果を
有している。
詳しく説明すると、第１ステツプとしてのｎ型
半導体基板１１を等方的にエツチングするのは、
窒化ケイ素膜１３をオーバーハングさせるためで
あり、第２ステツプとして異方的にエツチングす
るのは寸法精度良く微細加工を実現するためであ
る。
半導体基板１１を等方的にエツチングするのは、
窒化ケイ素膜１３をオーバーハングさせるためで
あり、第２ステツプとして異方的にエツチングす
るのは寸法精度良く微細加工を実現するためであ
る。
ここで、等方的そして異方的にエツチングした
後、酸化膜１４、窒化ケイ素膜１５を形成する時
に、酸化膜１４及び窒化ケイ素膜１５はオーバー
ハングした窒化ケイ素膜１３の下部、すなわちｎ
型半導体基板１１のサイドエツチされた部分１６
に形成されることになる。つまり、窒化ケイ素膜
１５はオーバーハングした窒化ケイ素膜１３の端
部より内側に形成されることになる。それ故、窒
化ケイ素膜１３と１５とによつて下地酸化膜１２
は完全に覆われていることになる。その後、全面
を異方性の強いドライエツチングをすると、窒化
ケイ素膜１３上に形成された窒化ケイ素膜及びｎ
型半導体基板を開口した底面部の窒化ケイ素膜は
完全にエツチングされ、開口した穴の側面部に形
成された窒化ケイ素膜の上端部も多少エツチング
されるが、窒化ケイ素膜１３のオーバーハングし
た端部より内側に形成されている窒化ケイ素膜は
エツチングされない。そのため、窒化ケイ素膜１
３と１５とによつて下地酸化膜１２は完全に覆わ
れたままであり、下地酸化膜１２を介して酸素あ
るいは水は供給されないのでbird′s beakはほと
んど生じない。
後、酸化膜１４、窒化ケイ素膜１５を形成する時
に、酸化膜１４及び窒化ケイ素膜１５はオーバー
ハングした窒化ケイ素膜１３の下部、すなわちｎ
型半導体基板１１のサイドエツチされた部分１６
に形成されることになる。つまり、窒化ケイ素膜
１５はオーバーハングした窒化ケイ素膜１３の端
部より内側に形成されることになる。それ故、窒
化ケイ素膜１３と１５とによつて下地酸化膜１２
は完全に覆われていることになる。その後、全面
を異方性の強いドライエツチングをすると、窒化
ケイ素膜１３上に形成された窒化ケイ素膜及びｎ
型半導体基板を開口した底面部の窒化ケイ素膜は
完全にエツチングされ、開口した穴の側面部に形
成された窒化ケイ素膜の上端部も多少エツチング
されるが、窒化ケイ素膜１３のオーバーハングし
た端部より内側に形成されている窒化ケイ素膜は
エツチングされない。そのため、窒化ケイ素膜１
３と１５とによつて下地酸化膜１２は完全に覆わ
れたままであり、下地酸化膜１２を介して酸素あ
るいは水は供給されないのでbird′s beakはほと
んど生じない。
我々は実験によつて、ｎ型半導体基板をドライ
エツチングのみで異方的に開口した場合、及び本
発明の特長である等方的、そして異方的に開口し
た場合更に従来方法とでbird′s beakの差を比較
した。選択酸化によつて2.0μｍの酸化膜を形成
した場合、ドライエツチングのみで開口した時は
bird′s beakは1.2μｍ，bird′s headは0.5μｍ生
じているが、等方的そして異方的に開口した場合
はbird′s beakは0.3μｍ，bird′s headは生じてい
ない。従来方法ではbird′s beakは1.6μｍ、
bird′s headは1.0μｍ生じている。従来方法に比
べて、本発明を用いるとbird′s beakは19％にま
で小さくすることができ、bird′s headは全く生
じない効果を持つている。異方的なドライエツチ
ングのみで開口した場合は、下地酸化膜の近傍に
残つている窒化ケイ素膜が薄いため、選択酸化の
途中からbird′s beakが生じている。
エツチングのみで異方的に開口した場合、及び本
発明の特長である等方的、そして異方的に開口し
た場合更に従来方法とでbird′s beakの差を比較
した。選択酸化によつて2.0μｍの酸化膜を形成
した場合、ドライエツチングのみで開口した時は
bird′s beakは1.2μｍ，bird′s headは0.5μｍ生
じているが、等方的そして異方的に開口した場合
はbird′s beakは0.3μｍ，bird′s headは生じてい
ない。従来方法ではbird′s beakは1.6μｍ、
bird′s headは1.0μｍ生じている。従来方法に比
べて、本発明を用いるとbird′s beakは19％にま
で小さくすることができ、bird′s headは全く生
じない効果を持つている。異方的なドライエツチ
ングのみで開口した場合は、下地酸化膜の近傍に
残つている窒化ケイ素膜が薄いため、選択酸化の
途中からbird′s beakが生じている。
このように本発明は従来方法に比べて、bird′s
beakを極力小さくして、活性領域のつぶれを防
ぐことにより、高密度、高精度化に寄与すると共
に、bird′s headが全く生じないため、Al配線に
おけるAlの断線、短絡をおこさず、プロセスが
安定し、歩留の向上にもつながつている。
beakを極力小さくして、活性領域のつぶれを防
ぐことにより、高密度、高精度化に寄与すると共
に、bird′s headが全く生じないため、Al配線に
おけるAlの断線、短絡をおこさず、プロセスが
安定し、歩留の向上にもつながつている。
以下、第４図Ａ〜Ｅとともに本発明の製造方法
の一実施例を示す。第４図Ａにおいて、２１はた
とえばＰ型半導体基板、２２はn+込み層、２３
はｎ型エピタキシヤル層で1.2μｍ形成してい
る。２４は下地酸化膜で300Å形成してあり、２
５はCVD法により形成された1000Åの窒化ケイ
素膜である。２６はフオトリソ法によりパターニ
ングされたレジスト膜である。
の一実施例を示す。第４図Ａにおいて、２１はた
とえばＰ型半導体基板、２２はn+込み層、２３
はｎ型エピタキシヤル層で1.2μｍ形成してい
る。２４は下地酸化膜で300Å形成してあり、２
５はCVD法により形成された1000Åの窒化ケイ
素膜である。２６はフオトリソ法によりパターニ
ングされたレジスト膜である。
このレジスト膜２６をマスクとして窒化ケイ素
膜２５をドライエツチングし、それから下地酸化
膜２４をエツチングして開口部２３ａを形成す
る。この状態の時、レジスト膜２６は充分残つて
いる。その後、本発明の特徴であるレジスト膜２
６をマスクとしてｎ型エピタキシヤル層を0.3μ
ｍケミカルエツチングして開口部２３ｂを形成す
る。この時、サイドエツチは深さ方向と同じく
0.3μｍ生じている。この時のエツチングはケミ
カルエツチングでなく、ドライエツチングでも等
方的にエツチングされるプラズマエツチングを使
つても別に構わない。次にレジスト膜２６を更に
マスクとして、ドライエツチングでも異方性の強
い反応性スパツタエツチングあるいはイオンエツ
チングによつて、垂直に0.45μｍエツチングして
開口部２３ｃを形成する。ｎ型エピタキシヤル層
２３の総エツチング量は0.75μｍである。こうし
て開口部が形成される。
膜２５をドライエツチングし、それから下地酸化
膜２４をエツチングして開口部２３ａを形成す
る。この状態の時、レジスト膜２６は充分残つて
いる。その後、本発明の特徴であるレジスト膜２
６をマスクとしてｎ型エピタキシヤル層を0.3μ
ｍケミカルエツチングして開口部２３ｂを形成す
る。この時、サイドエツチは深さ方向と同じく
0.3μｍ生じている。この時のエツチングはケミ
カルエツチングでなく、ドライエツチングでも等
方的にエツチングされるプラズマエツチングを使
つても別に構わない。次にレジスト膜２６を更に
マスクとして、ドライエツチングでも異方性の強
い反応性スパツタエツチングあるいはイオンエツ
チングによつて、垂直に0.45μｍエツチングして
開口部２３ｃを形成する。ｎ型エピタキシヤル層
２３の総エツチング量は0.75μｍである。こうし
て開口部が形成される。
その後、レジスト膜２６を除去し、熱酸化によ
り酸化膜２７を500Å形成する。この酸化膜２７
はｎ型エピタキシヤル層２３を開口した部分にの
み形成され、窒化ケイ素膜２５上には形成されて
いない。しかし、この酸化膜形成方法はCVD法
により全面に形成しても別に構わない。その後、
全面に窒化ケイ素膜２８を1000Å形成する（第４
図Ｂ）。
り酸化膜２７を500Å形成する。この酸化膜２７
はｎ型エピタキシヤル層２３を開口した部分にの
み形成され、窒化ケイ素膜２５上には形成されて
いない。しかし、この酸化膜形成方法はCVD法
により全面に形成しても別に構わない。その後、
全面に窒化ケイ素膜２８を1000Å形成する（第４
図Ｂ）。
第４図Ｃにおいては、異方性の強いドライエツ
チングである反応性スパツタエツチングあるいは
イオンエツチングによつて、全面エツチングす
る。このエツチングの時、異方性が強いため縦方
向にはエツチングされるが、横方向にはエツチン
グされないため、開口した部分の側面に形成され
た酸化膜２８′のみが自己整合的に残ることにな
る。
チングである反応性スパツタエツチングあるいは
イオンエツチングによつて、全面エツチングす
る。このエツチングの時、異方性が強いため縦方
向にはエツチングされるが、横方向にはエツチン
グされないため、開口した部分の側面に形成され
た酸化膜２８′のみが自己整合的に残ることにな
る。
その後、選択酸化することによつて酸化膜２９
を1.5μｍ形成する。この酸化は高圧酸化を用い
れば1000℃、6.5Kg／cm2の条件で約90分と短い時
間で酸化ができ、n+理込み層２２の持ち上がり
も少なく、耐圧を高くすることができる。このよ
うな方法によれば、bird′s beakはほとんどな
く、bird′s headは全く生じていない。この状態
では分離は完成している（第４図Ｄ）。
を1.5μｍ形成する。この酸化は高圧酸化を用い
れば1000℃、6.5Kg／cm2の条件で約90分と短い時
間で酸化ができ、n+理込み層２２の持ち上がり
も少なく、耐圧を高くすることができる。このよ
うな方法によれば、bird′s beakはほとんどな
く、bird′s headは全く生じていない。この状態
では分離は完成している（第４図Ｄ）。
第４図Ｅは分離が終つた後、バイポーラトラン
ジスタを形成した状態を示している。３０はベー
スとコレクタを分離している酸化膜、３１は活性
ベース層を形成しているP-領域、３２はpolySi、
３３はエミツタとベース・コンタクトを分離して
いる酸化膜、３４はn+領域で、３４はエミツ
タ、３４′はコレクタ・コンタクトを形成してい
る。３５はP+領域で不活性ベース層の抵抗を下
げているとともにベース・コンタクトも形成して
いる。３６はAl配線である。
ジスタを形成した状態を示している。３０はベー
スとコレクタを分離している酸化膜、３１は活性
ベース層を形成しているP-領域、３２はpolySi、
３３はエミツタとベース・コンタクトを分離して
いる酸化膜、３４はn+領域で、３４はエミツ
タ、３４′はコレクタ・コンタクトを形成してい
る。３５はP+領域で不活性ベース層の抵抗を下
げているとともにベース・コンタクトも形成して
いる。３６はAl配線である。
以上述べてきたように、本発明はシリコン基板
開口した部分の側面にのみ窒化ケイ素膜を安定に
残すことによつて、選択酸化時に生じるbird′s
beakを極力減少させ、bird′s headは全く生じな
いという効果を持つている。bird′s beakを最大
限防いでいることにより、トランジスタの活性領
域のつぶれは非常に少なくなり、高密度化、高精
度化に寄与している。bird′s headは全く生じな
いため、シリコン基板表面は平担で、Al配線時
における段差部での断線あるいはエツチ残りによ
る短絡もおこらず、プロセスが安定しているため
歩留の向上につながつている。本発明はバイポー
ラトランジスタに限らず他の半導体装置に使用で
きるとともにシリコン基板の等方的エツチは0.3
μｍに限らず、この等方的エツチはもう少し小さ
く、あるいは大きくしても、同様の効果を有する
ことも確かめている。
開口した部分の側面にのみ窒化ケイ素膜を安定に
残すことによつて、選択酸化時に生じるbird′s
beakを極力減少させ、bird′s headは全く生じな
いという効果を持つている。bird′s beakを最大
限防いでいることにより、トランジスタの活性領
域のつぶれは非常に少なくなり、高密度化、高精
度化に寄与している。bird′s headは全く生じな
いため、シリコン基板表面は平担で、Al配線時
における段差部での断線あるいはエツチ残りによ
る短絡もおこらず、プロセスが安定しているため
歩留の向上につながつている。本発明はバイポー
ラトランジスタに限らず他の半導体装置に使用で
きるとともにシリコン基板の等方的エツチは0.3
μｍに限らず、この等方的エツチはもう少し小さ
く、あるいは大きくしても、同様の効果を有する
ことも確かめている。
以上のように本発明は高密度化、高精度化、歩
留向上を図つた半導体装置の製造方法に大きく寄
与し、また工業的にも非常に価値の高いものであ
る。
留向上を図つた半導体装置の製造方法に大きく寄
与し、また工業的にも非常に価値の高いものであ
る。
第１図ａ，ｂは従来の絶縁分離方法による工程
図、第２図は本発明における半導体基板の構造断
面図、第３図は本発明を用いた絶縁分離の要部断
面図第４図Ａ〜Ｅは本発明の一実施例にかかる半
導体装置の要部製造工程図である。 １６……等方的なエツチングによりサイドエツ
チングされた部分、１４，２７……酸化膜、１
５，２８′……シリコン基板を開口した部分の側
面にのみ残つている窒化ケイ素膜、１７，２９…
…選択酸化により形成された分離酸化膜、１
１′，２３ａ，２３ｂ，２３ｃ……エツチングに
よる開口部。
図、第２図は本発明における半導体基板の構造断
面図、第３図は本発明を用いた絶縁分離の要部断
面図第４図Ａ〜Ｅは本発明の一実施例にかかる半
導体装置の要部製造工程図である。 １６……等方的なエツチングによりサイドエツ
チングされた部分、１４，２７……酸化膜、１
５，２８′……シリコン基板を開口した部分の側
面にのみ残つている窒化ケイ素膜、１７，２９…
…選択酸化により形成された分離酸化膜、１
１′，２３ａ，２３ｂ，２３ｃ……エツチングに
よる開口部。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１の絶縁膜、第１の耐酸化
性絶縁膜を形成する工程と、前記第１の耐酸化性
絶縁膜及び第１の絶縁膜を開口する工程と、前記
第１の耐酸化性絶縁膜をマスクとして前記半導体
基板を等方的にエツチングし、その後前記第１の
耐酸化性絶縁膜と同一パターンで前記半導体基板
を垂直にエツチングして開口部を形成する工程
と、少くとも前記半導体基板の開口部に第２の絶
縁膜を形成する工程と、異方性の強いドライエツ
チング法で前記開口部の側面にのみ第２の耐酸化
性絶縁膜を形成する工程と、前記半導体基板の開
口部を酸化する工程とを備えてなる半導体装置の
製造方法。 ２ 前記第１及び第２の耐酸化性絶縁膜が窒化ケ
イ素膜である特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56056102A JPS57170548A (en) | 1981-04-13 | 1981-04-13 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56056102A JPS57170548A (en) | 1981-04-13 | 1981-04-13 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57170548A JPS57170548A (en) | 1982-10-20 |
| JPS6217866B2 true JPS6217866B2 (ja) | 1987-04-20 |
Family
ID=13017734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56056102A Granted JPS57170548A (en) | 1981-04-13 | 1981-04-13 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57170548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0231460U (ja) * | 1988-08-22 | 1990-02-27 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663832A (en) * | 1984-06-29 | 1987-05-12 | International Business Machines Corporation | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128298A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Selective oxidizing method |
-
1981
- 1981-04-13 JP JP56056102A patent/JPS57170548A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0231460U (ja) * | 1988-08-22 | 1990-02-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57170548A (en) | 1982-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508579A (en) | Lateral device structures using self-aligned fabrication techniques | |
| US4521448A (en) | Method of manufacturing semiconductor device | |
| JP2780986B2 (ja) | 集積回路の製造方法 | |
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
| JPH0693461B2 (ja) | 半導体デバイスの製造方法 | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0719762B2 (ja) | 半導体デバイスの形成方法 | |
| JPH0521338B2 (ja) | ||
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS6217866B2 (ja) | ||
| US6642592B2 (en) | Semiconductor device and method for fabricating same | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JP2568638B2 (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| US6239478B1 (en) | Semiconductor structure for a MOS transistor | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03211736A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS58108753A (ja) | 半導体装置の製造方法 | |
| JP4078887B2 (ja) | 半導体装置及び同半導体装置の製造方法 | |
| JP3716523B2 (ja) | 半導体装置の製造方法 | |
| JPS63119264A (ja) | 半導体装置 |