JPH0719762B2 - 半導体デバイスの形成方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は、半導体デバイス接点をパシベート（不動態
化）するための方法に関し、特に、シリコン集積回路デ
バイスにおいて窒化物により規定されたシヨツトキー・
ダイオード接点と浅いエミツタ接点をパシベートするた
めの方法に関するものである。

B.従来技術 近年、集積回路の製造において、窒化シリコン・マスク
が、有望な手段となつてきた。本来は、シリコン窒化物
は直接シリコン基板上に付着されるべきであると教えら
れていた。しかし、シリコンと窒化シリコンの間の界面
が下層のシリコンに強い歪みをもたらすことが分かつ
た。これらの歪みは、多くの場合、シリコン基板中に転
位をもたらし、これにより、その界面の電気的特性に、
望ましくない漏洩電流やその他の悪い影響が及ぼされ
る。これらの歪みを最小限に抑えるために、シリコン基
板と窒化シリコン層の間に２酸化シリコンの薄い層を形
成すべきことが教示された。この方法は、この複合層
が、パシベーシヨン用に利用されている場合には比較的
成功を収めている。

さて、保護誘電体層で覆われた半導体物質には金属接点
を設けなくてはならないので、その誘電体層には、通
常、エツチング処理によつてさまざまな開孔または窓が
刻まれる。すなわち、一番外側の層を貫通する開孔が第
１のエツチング剤を用いて形成され、次に下層の基板を
露出するために、その開孔に第２のエツチング剤が導入
される。ところが、この第２のエツチング剤の付与の間
に、幾分か横方向のエツチング作用が生じ、これによ
り、開孔または窓の全周をとり巻く外側層の開孔縁部に
は突出部（オーバーハング）が形成される。この突出部
か形成される。この垂下する突出部は、形成された半導
体デバイスに望ましくない影響を及ぼすことがある。

例えば、窒化シリコンで覆われた２酸化シリコンのよう
な、２層絶縁体をもつシリコン基板上にシヨツトキー・
バリア・ダイオードが形成されることはよくある。この
とき、シリコン基板表面上のダイオード領域を画成する
ために、窒化シリコン中の開孔を介して下層の２酸化シ
リコンをエツチングすると、２酸化シリコンンのアンダ
ーカツトを生じる。そして、次に、この画成された領域
を介して金属接点が付着されたとき、突出する窒化シリ
コン層の下方のシリコン表面領域が露出されたまま残
る。この露出されたシリコン表面は、シヨツトキー・バ
リア・ダイオードの動作の不安定の原因となることがあ
る。

別の例では、窒化シリコンで覆われた２酸化シリコンの
ような、２層絶縁体を有するシリコン基板に浅いエミツ
タ接合を形成することもよくある。このとき、基板の一
部が露出され、イオン注入によりエミツタが形成される
と、エミツタ・ベース接合の適正なパシベーシヨンに関
連して問題が生じてくる。この問題は、イオン注入が基
板の表面に垂直な方向に行なわれるために生じてくる。
すなわち、イオンは、窒化シリコンによつてマスクさ
れ、突出する窒化物層の下方の基板領域には到達しな
い。そして、パシベーシヨン用の２酸化シリコン層はマ
スク開孔の下でアンダーカットされているので、２酸化
シリコン層は基板表面上のイオン注入されたエミツタ・
ベース接合を適正に被覆しないことになる。その結果、
エミツタ・ベース接合が適正にパシベートされ得ず、デ
バイスの歩どまりが低下する。

これらの問題を解決するために、当技術分野ではきわめ
て多くの手段が試みられている。例えば、IBM テクニ
カル・デイスクロジヤ・ブルテイン（Technical Disclo
sure Bulletin:以下TDBと略記）Vol.24、No.11A、1982
年４月、pp.5574-5577の“改善されたバイポーラ回路の
ための処理の変更（Process Modification for Improve
d Bipolar Circuit Performance）”と題するC.G.ジヤ
ンボツカ（Jambotkar）による論文は、シリコン上に２
酸化シリコンと窒化シリコンを順次形成し、次にシリコ
ンを露出する場合に生じてくる問題を認識しており、そ
の5577ページには次のように述べられている。

「エミツタ・イオン注入工程を含む比較的標準的な処理
においては、特にSiO₂の湿式エツチングが使用される場
合に生じるSiO₂のアンダーカツトが多くの場合、過剰な
エミツタ・ベース漏洩をもたらす。これは、シリコン表
面におけるエミツタ・ベース接合の不適切なパシベーシ
ヨンが原因であつて、特にそれは、エミツタが浅くなる
よう意図されている場合に顕著である。」 この論文は、２段階処理を利用して上記問題に解決をは
かることを教示している。すなわち、第１段階では、ア
ンダーカツト領域が、約500オングストロームの２酸化
シリコンと約300〜500オングストロームの窒化シリコン
のCVD（化学的気相付着）により充填される。このあ
と、アンダーカツト領域以外の複合層の箇所が反応性イ
オン・エツチングにより除去される。

別の例では、IBM TDB Vol.25、No.9、1983年２月、pp.4
782〜4784のI.アンテイポフ（Antipov）と上記C.G.ジヤ
ンボツカによる“浅いエミツタと窒化物で規定されたシ
ヨツトキー・ダイオードの信頼性のあるパシベーシヨン
（Reliable Passivation of Shallow Emitters as Well
as Nitride-Defined Schottky Diodes）”と題する論
文に、エミツタとシヨツトキー・ダイオード窓が、２酸
化シリコン及び窒化シリコンの複合層中に形成されると
いう標準的なバイポーラ技術において、２酸化シリコン
の望ましくないエツチングによつて窒化シリコン層にア
ンダーカツトが形成されることが記載されている。この
ことは、デバイスの信頼性の低下やシヨツトキー・ダイ
オードやエミツタ・ベース接合の漏洩をもたらす。この
論文は、その4784ページに次のような解決策を提示す
る。

「スクリーン酸化膜を除去することなく、あるいはスク
リーン酸化膜及び薄い再酸化膜を除去した後に、アンダ
ーカツト領域を埋めるためにSi₃N₄層が付着される・・
・そして、垂直方向の反応性イオン・エツチングによつ
て、アンダーカツト領域を埋める部分以外のSi₃N₄層が
除去される。」 さらに別の例では、IBM TDB Vol.22、No.11、1980年４
月、M.ブリスカ（Briska）とA.シユミツト（Schmitt）
による“シヨツトキー接点の形成方法（Method of Prod
ucing Schottky Contacts）”と題する論文の4964ペー
ジには、次のように記載されている。

「この方法は、シリコン半導体基板上に、窒化シリコン
層によつて横方向に限定されるシヨツトキー接点を形成
することに関する。・・・シヨツトキー接点は、適当に
ドープされた半導体基板に、２酸化シリコン層を付着
し、そのあと第１の窒化シリコン層を付着することによ
り形成される。接点孔が窒化シリコン層に、続いて２酸
化シリコン層にエツチングされる。２酸化シリコン層が
エツチングされるとき、その２酸化シリコン層は過度に
エツチングされ、これにより窒化シリコン層が突出す
る。・・・次に接点が気相付着されたとき、突出した層
の下方には中空のスペースが形成され、このスペースは
接触されないのでしばしば漏洩電流の増大につなが
る。」 さらにこの論文は、その4964ページに次のような解決策
を与える。

「この問題を解消するために、２酸化シリコン層に接点
孔があけられたあと除去されることになる窒化シリコン
層が、第２の層によつて置き換えられる。この第２の層
は下層の２酸化シリコン層と同一の厚さを有している。
次に第２の層は、接点孔の同一の厚さを有している。次
に第２の層は、接点孔の周縁に窒化物のリングを残すよ
うに反応性イオン・エツチングによつて２酸化シリコン
層までエツチングされる。」 シヨツトキー接点を画定する窒化物リングの下方の酸化
物層に存在するアンダーカツト空所が形成されないよう
にすることによつて安定な窒化物画定シヨツトキー・バ
リア・ダイオードを形成するための類似の方法は、米国
国防省刊行物T101、201に示されている。この刊行物
は、リング下方のアンダーカツト酸化物の空所にCVDに
よつて酸化物を付着することによりその空所を充填する
ことを開示している。このCDV酸化物は次に、窒化物リ
ングと酸化物の空所の垂直な壁面に沿う領域以外は反応
性イオンエツチングにより除去される。

しかし、これらの方法は、シリコン基板と誘電体層の界
面で生じる歪みによる欠点を被る。一般的には、基板上
の２酸化シリコン層は基板に押圧的な歪みを導入する。
一方、基板と接触する窒化シリコン層はその同一の基板
に引張り歪みをもたらす。さらに、慣用の技術で基板に
付着された窒化シリコン層によつてもたらされる単位面
積あたりの引張り応力は、２酸化シリコン層によつても
たらされる単位面積あたりの応力の約10倍である。それ
ゆえ、特に窒化物と基板のかなり広い界面を残しておく
ようなアンダーカツトの充填方法は歪みをもたらし、デ
バイスに欠陥と漏洩が生じてしまう。

C.発明が解決しようとする問題点 この発明の目的は、上記したデバイス構造において、基
板の歪みを実質的に生じないようなパシベーシヨン層を
提供することにある。

D.問題点を解決するための手段 この発明の方法は、半導体デバイスの製造の際に生じる
上述の問題、特にシリコン集積回路デバイス中に窒化物
により画定されるシヨツトキー・ダイオード接点及び浅
いエミツタ接点を、基板に歪みを与えることなくパシベ
ートする問題を解決する。好都合なことに、本発明の方
法を利用することにより、より安定で信頼性が高く欠陥
のないデバイスを製造することができる。

本発明の方法によれば、第１及び第２の層の下にある基
板が露出され、これにより第２の層のアンダーカツトを
生じる。このあと、基板上に第３の層を共形的（confor
mal）に付着する工程が続く。本発明の一実施例では、
この第３の層は、例えば低圧CVDにより付着される窒化
シリコンである。この薄い窒化シリコン層は、アンダー
カツトを埋めることなく単にアンダーカツトの側壁に沿
つて付着するのみである。アンダーカツト領域の側壁に
単に付着するのみであることにより、基板に歪みが導入
されることが回避される。この時点で、アンダーカツト
の側壁に付着した第３の層以外のすべての第３の層を例
えば反応性イオンエツチングにより除去する等のさまざ
まな処理工程を実行することができる。

この薄い窒化シリコンの厚さの下限は、ピンホールのな
い膜を形成するために必要な厚さである50〜100オング
ストロームによつて決定される。一方、薄い窒化シリコ
ン層の厚さの上限は、アンダーカツトを充填しないとい
う要請と、歪みをもたらす欠陥が生じ且つ電気的特性の
劣下が起こるような厚さによつて決定される。尚、イオ
ン注入によつて浅いエミツタを形成する場合に使用され
る実施例においては、上記の薄い共形付着される層は、
例えば、厚さが225オングストロームであり、以下エミ
ツタ・スクリーン酸化層と呼ばれる薄いシリコン酸化膜
上に直接付着してもよい。

サブミクロン幅の抵抗と深い誘電分離壁を形成するため
に、アンダーカツトを埋めることなくアンダーカツトの
端面に沿つて付着する薄い共形（conformal）層を使用
するように思われる方法の例は、C.G.ジヤンボツカによ
るIBM TDBVol.25、No.9、1983年２月、pp.4768〜4772の
“サブミクロン幅の像を実現するための方法（Method t
o Realize Submicronwide Images）”と題する論文に開
示されている。この論文に述べられているように、２酸
化シリコンと窒化シリコンの層により覆われたシリコン
・ウエハを有する構造が湿式エツチングされて、２酸化
シリコンに、0.2〜0.1ミクロン程度の横方向の深さのア
ンダーカツトが形成される。次に、CVDによつて、窒化
シリコンの共形層が形成される。この層は、明らかにア
ンダーカツト領域を被覆するが、アンダーカツト領域を
埋めない。次に、直接反応性イオン・エツチングを行う
ことにより、アンダーカツトの内壁領域を除く領域の共
形窒化シリコン層が除去される。次に、熱的な２酸化シ
リコン層が露出された基板平面上に成長された後、すべ
ての窒化物（すなわちアンダーカツト領域も）エツチン
グにより除去される。このように、この方法は、本発明
の処理とは異なる目的に共形層を使用しているだけでな
く、その層は処理の最終製造段階では完全に除去され
る。

E.実施例 便宜上、以下の実施例は、トランジスタ及びシヨツトキ
ー・ダイオードの製造に関して説明される。明らかに、
集積回路においては、そのような多くのトランジスタ及
びダイオードのみならず他の回路素子も形成され、その
ような回路素子は、特定の回路デザインに関して要望さ
れるように分離領域中に配置される。

第１図は、例えば集積回路中に配置されたトランジスタ
のエミツタ・ベース接合の製造の一段階において形成さ
れた構造の断面図である。この図において層１はシリコ
ンである。層２は２酸化シリコンであり、この実施例で
は約1000オングストロームの厚さをもつ。層３は窒化シ
リコンであり、これらの層が順次シリコン基板１上に付
着されている。層３には、例えば反応性イオン・エツチ
ングによつて開孔が形成される。また、基板１にエミツ
タ領域のイオン注入を行うために、例えば7:1または40:
1に薄められたフツ化水素酸で湿式エツチングすること
により、層２に開孔が形成される。湿式エツチングの結
果、層２が横方向にエツチングされ、これにより窒化シ
リコン３が基板１上に突出する。

次に、イオン注入工程の準備をするために、スクリーン
酸化膜である層５が基板１中の開孔上に成長され、この
層５は、窒化シリコン層３によつて画成される。尚、層
５の厚さは、この実施例では約225オングストロームで
ある。

この時点までの処理は、従来から知られており、これ以
上の説明は必要ないだろう。

第２図は、前述したアンダーカツト形状を示すものであ
る。第１図の構造から第２図の構造を得るためには、
（１）エミツタ領域を形成するための、適当なイオンの
注入、（２）エミツタ・ベース接合８をもつ基板１中の
エミツタ領域６を形成するための熱的再拡散、及び
（３）スクリーン酸化層５を除去し基板１を露出するた
めの、例えば薄めたフツ化水素酸による湿式エツチング
という工程が順次実行される。こうして形成された第２
図の構造は、1000〜2000オングストロームという相当の
アンダーカツトを呈する。このアンダーカツトは、前に
も述べたように、金属導電層形成後のエミツタ・ベース
漏洩の増大を招き、電流増幅率の低下につながる。

本発明によれば、第１図の構造から、第２図の構造を形
成するのではなく、第３図の構造を形成するために、次
の工程が順次実行される。

（１）エミツタ領域６を形成するためのイオン注入。

（２）基板１中に、エミツタ・ベース接合８を形成する
ための熱的再拡散。

（３）例えば低圧CVDにより共形窒化シリコン層７を付
着すること。

第３図に示されているように、層７は、アンダーカツト
領域を埋めることなく単にその壁面に沿つて付着される
ように十分に薄い。すなわち、単にアンダーカツト領域
に沿つて付着されるだけで、アンダーカツトをそのまま
残しておくことにより、基板に歪みが導入されることが
防止される。

この薄い窒化シリコン層の厚さの下限は、ピン・ホール
のない膜を形成するために必要な厚さ、すなわち50〜10
0オングストロームによつて決定される。一方、その薄
い窒化シリコン層の厚さの上限は、アンダーカツトが埋
まらないという要請と、歪みをもたらす欠陥が生じ且つ
電気的特性の劣化が発生するような厚さによつて決定さ
れる。実際上、基板に加えられる歪みは、層５の厚さと
層７の厚さに依存する。この実施例では、層２が約1000
オングストローム、層５が約225オングストロームであ
つて、層７の厚さの上限は300〜400オングストロームの
範囲にある。本願の発明者らは、本発明の方法に基づき
半導体集積回路を製造した結果、約200オングストロー
ム厚の窒化シリコン層７が、パシベーシヨン及びトラン
ジスタ電流増幅率に最良の結果を与えるようであると判
断した。

第３図の構造から第４図の構造を形成するために、次の
工程が順次実行される。

（４）窒化シリコン層３及び７により画成されたエミツ
タ領域６中で、例えば反応性イオン・エツチングにより
層７を除去することにより孔を形成すること。

（５）基板１のエミツタ領域６を露出するために、例え
ば薄められたフツ化水素酸を用いた湿式エツチングによ
りスクリーン酸化膜５を除去すること（スクリーン酸化
膜５のエツチングを行うには、反応性イオン・エツチン
グよりも湿式エツチングの方が好ましいと発明者らは考
える。というのは、反応性イオン・エツチングは基板１
の露出面を損傷するおそれがあるからである）。

エミツタ領域を完成するために、例えば白金を蒸着し、
焼結し、エツチングすることにより、基板１上にエミツ
タ接点が形成される。

尚、本発明の方法が、窒化物により画成されるシヨツト
キー・ダイオード及びその他のデバイスの構造に適用さ
れ得ることは、この分野の当業者に明らかであろう。例
えば、窒化物により画成されたシヨツトキー・ダイオー
ドは、次の工程により、集積回路中に形成することがで
きる。

（１）基板上に２酸化シリコン層を形成する。

（２）上記２酸化シリコン層上に窒化シリコン層を形成
する。

（３）例えば、反応性イオン・エツチングによつて窒化
シリコン層に開孔を設ける。

（４）例えば湿式エツチングによつて基板を露出し、第
２図符号10で示すようなアンダーカツトを形成する。

（５）例えば、低圧CVDにより、窒化シリコンの薄い共
形層をアンダーカツトの側壁には沿うがアンダーカツト
を埋めないように付着し、第３図に類似する構造を形成
する。

（６）窒化シリコン層で画成された基板の領域を露出さ
せるために、例えば、反応性イオン・エツチングによつ
て共形窒化シリコン層に孔をあける。

（７）基板の露出部分に、シヨツトキー接点を付着す
る。

F.発明の効果 以上のように、本発明によれば、アンダーカツト側壁に
付着する薄い共形（conformal）層により、アンダーカ
ツトによる悪い影響（例えば、接点形成時の無接触空白
領域の発生）が低減されるとともに、共形層はアンダー
カツトを埋めない程度に十分薄いので、基板に対する歪
みの影響が十分小さいという効果が得られる。

【図面の簡単な説明】 第１図は、ベース・エミツタ接合を形成するために、２
酸化シリコン、窒化シリコンの複合層に開孔を形成した
後、スクリーン酸化膜を形成した図、 第２図は、第１図の構造において、イオン注入後共形層
を付着することなくスクリーン酸化膜を除去した図、 第３図は、第１図の構造において、イオン注入後共形層
を付着した図、 第４図は、第３図の構造において、窒化シリコン層で画
成された基板領域を露出するためにエツチングを行なつ
た図である。 １……基板、２……２酸化シリコン層（第１の層）、３
……窒化シリコン層（第２の層）、７……共形層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーチン・レヴイツツ アメリカ合衆国ニユーヨーク州ポーキプシ ー、マンダレイ・ドライブ73番地 (56)参考文献 特開 昭55−59774（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】（ａ）半導体基板上に２酸化シリコン層を
   付着する工程と、 （ｂ）上記２酸化シリコン層上に窒化シリコン層を付着
   する工程と、 （ｃ）上記２酸化シリコン層のアンダーカットにより上
   記窒化シリコン層の開孔縁部の下に空所を形成するよう
   に上記２酸化シリコン層および窒化シリコン層に開孔を
   形成して上記基板の表面の一部を露出させる工程と、 （ｄ）上記空所を埋めないように上記空所の表面を含む
   上記基板の表面領域に窒化シリコンからなる共形層を付
   着する工程と、 （ｅ）上記基板の表面の一部を再度露出させるように上
   記共形層に開孔を形成する工程と、 （ｆ）上記基板の再度露出された表面領域に金属接点を
   形成する工程とを含む半導体デバイスの形成方法。