JPS5814480Y2 - 駆動回路 - Google Patents

Description

【考案の詳細な説明】 （１）本考案の背景及び目的 本考案は、電荷転送素子の各電極のような容量性負荷に
対してパルス信号を供給する駆動回路に関する。

従来、ＭＯＳメモリー等容量性負荷に対する駆動回路と
して、ＮＰＮトランジスタを２ないし３個゛組合せ、そ
れぞれのトランジスタを０Ｎ−ＯＦＦさせる回路が用い
られていたが、Ｐ型シリコン基板を用いた電荷転送素子
においては、その谷転送電極に加えるパルス信号が正側
にとどする時間より負側にとどする時間の方が長いこと
は良く知られている。

このような場合、ＮＰＮトランジスタのみを用いた従来
の駆動回路では、駆動回路内部で消費する電力が負荷容
量を駆動する電力より極端に多くなり、電力消費の面か
ら考えて得策ではなかった。

したがって本考案の目的は、このような駆動回路内部で
の電力消費を極端に少なくし、消費電力が負荷容量の容
量値と駆動パルス周波数によって決する電荷転送素子の
駆動回路を提供することである。

（２）従来例及びその欠点 以下図面を参照して本考案を詳細に説明するにあたって
、まず第１図を参照して従来例を説明する。

第１図ａにおいて、入力パルス信号が正に変化したとき
、トランジスタ４が導通となり、負荷容量から端子１０
およびダイオード６を通してトランジスタ４のコレクタ
に電流が流れると同時に正側電源Ｖ＋から端子８および
抵抗器５を通してトランジスタ４のコレクタに電流が流
れる。

そして出力端子１０を長時間負側電位に維持しておくた
めにはトランジスタ４を導通にしておかなければならな
い。

もし、トランジスタ４を導通にしていなければ、バイア
ス抵抗器５によってトランジスタＴが導通となり、出力
端子１０を負側電位に維持できない。

すなすなわち、負荷容量に充電されていた電荷がすべて
トランジスタ４にて放電された後（負荷からの影響が全
くなくなった状態）も、トランジスタ４を導通させてお
くためには抵抗器５に常に電流を流しておかなければな
らず、負荷容量とは無関係な電力を駆動回路内部で消費
していることになる。

そして抵抗器５は、負荷容量に正側電源■＋から端子８
およびトランジスタＩを通して充電するときのトランジ
スタ７のバイアス抵抗にもなっているので、負荷容量に
ｉｔする時間をできるだけ短かくしたいときは、抵抗器
５の抵抗値を小さくする必要がある。

これは抵抗器５による電力消費が非常に大きくなること
を示している。

第１図すは、第１図ａと基本的に同じ回路であるが、動
作を確実にするためにトランジスタ１４の系統が追加さ
れている。

Ｐ型シリコン基板を用いた電荷転送素子の各転送電極に
供給されるパルス信号が正側にとど渣る時間より負側に
とどまる時間の方が長いことは、３相駆動力式のものは
その割合が１：２になっていることは説明する１でもな
い。

童た、擬似２相構造の４相駆動力式のものは、第１相と
第３相のパルス信号が１：３の割合で負荷にとど１つて
いる方がながく、第２相と第４相のパルス信号について
は逆に３：１の割合で正側にとどまっている方がながい
。

しかしながら、電荷転送素子をイメージセンサ−として
使用する場合には、入射光に比例した電荷を蓄積する期
間＆も第２相または第４相のいずれか一方を正側に維持
し、他方を負荷に維持することがよく行なわれている。

この電荷を蓄積する期間は転送する期間より充分に長い
のが普通である。

したがって、第１図ａ、ｂのような従来の駆動回路では
、消費電力の面から不充分であった。

本考案の駆動回路においてはこの欠点をなくし駆動パル
ス信号が正側にとどする時間と負側にとどまる時間の割
合に無関係に、負荷容量によってその消費電力の大半が
決まる。

（３）本考案の構成及び動作 本考案の一実施例を示した第２図を参照すると本考案の
一実施例において、入力端子１に、例えばＴＴＬレベル
のパルス信号が供給されると、このパルス信号の立ち下
がり時および負側においては抵抗器２３およびコンデン
サ２５を通り、ダイオード２７にてクランプされて、抵
抗器２９を通してＮＰＮ）ランジスタ３３を遮断する。

一方同じパルス信号は、低周波数まで通過特性のよい素
子、例えば定電圧ダイオードやこの実施例の場合のよう
に比較的容量の大きいコンデンサ２１を通り、抵抗器２
２、コンデンサ２４、抵抗器２８を通してＰＮＰｉラン
ジスタ３２を導通させる。

導通したＰＮＰ）ランジスタ３２は、正側電源Ｖ十から
端子８、抵抗器３０を通し、ダイオード３４、抵抗器３
５を介して出力端子１０より負荷容量に充電し、端子１
０を正側電源Ｖ＋の電圧まで充電する。

ここでコンデンサと抵抗との並列回路の入力側に挿入さ
れる電圧シフト素子の作用効果について説明する。

一般に電荷転送素子を駆動するパルス振振幅はｌ０ＶＰ
、以上が必要であるが、駆動回路の入力自体はＴＴＬ
レベル（約５ｖＰ−Ｐ）であるため、電圧増幅作用が必
要となる。

電圧シフト素子は駆動回路に電圧増幅作用をもたせるた
めに挿入されるものであり、これが挿入されることで増
幅の大きい駆動パルスを得ることができる。

逆に、第２図の構成で電圧シフト素子（コンデンサＣ２
□）を省いて、短絡状態にした場合を考えると、まず一
般的なＰ型シリコン基板を用いた電荷結合素子の場合は
負側電源Ｖ−を接地電位とし、入力にＴＴＬレベルの信
号を加えるが、この場合入力レベルの状態にかかわらず
トランジスタ３２が導通状態となり出力端子はほぼ正側
電源Ｖ十に固定されてし昔い、電荷転送素子の駆動回路
としては働かない。

Ｎ型シリコン基板を用いた場合は正側電源Ｖ＋を接地電
位とし、入力にＴＴＬレベルの信号を加えるがこの場合
も電圧シフト素子がないと、出力端子はほぼ負側電源Ｖ
−に固定されてしまい、駆動回路としては働らかない。

入力パルスの立ち上がり時および正側においては、コン
デンサ２１、抵抗器２２、コンデンサ２４を通り、ダイ
オード２６にてクランプされて、抵抗器２８を通してＰ
ＮＰトランジスタ３２を遮断する。

一方、同じパルス信号は抵抗器２３、コンデンサ２５、
抵抗器２９を通してＮＰＮ トランジスタ３３を導通さ
せる。

導通したＮＰＮトランジスタ３３は負荷容量から端子１
０を介し、抵抗器３５および３１、端子９を通して負荷
電源Ｖ″″′″に放電し、端子１０を負側電源Ｖ−の電
圧まで放電する。

ここでコンデンサ２４はＰＮＰ Ｉ−ランジスタ３２０
ベース入力インピーダンスと一緒になり微分回路を構成
し、ここから得られる微分パルスの狭い期間だけトラン
ジスタ３２が導通し、この間に負荷が充電される。

したがって、コンデンサ２４は、負荷容量が充電される
だけの幅をもつ微分パルスが発生する程度の比較的小さ
な容量値が選ばれる。

コンデンサ２５も同様に、負荷容量に蓄積された電荷が
放電されるだけの幅をもつ微分パルスが発生する程度の
比較的小さな容量値が選ばれる。

そして、それぞれのトランジスタ３２および３３が受電
または放電し終ると、ＰＮＰトランジスタ３２には抵抗
器２２にて、ＮＰＮトランジスタ３３には抵抗器２３に
てわずかなベース電流をそれぞれ供給し、それぞれのト
ランジスタが導通を維持するようにしておくことによっ
て、この駆動回路の出力インピーダンスが低く保て、外
部からの影響を少なくすることができる。

この抵抗器２２゜２３は消費電力だけに着目すれば、開
放にしておくことが最もよい力く トランジスタ３２゜
３３７５負荷容量を充放電していないときは駆動回路の
出力インピーダンスが高くなり、電荷転送素子のように
多相電極相互間が容量結合しているような場合は他の電
極に加えている信号が雑音として誘導され波形歪を起す
。

このような外部雑音の影響を低減するために駆動厄略の
出力インピーダンスを若干低くする必要があり、抵抗器
２２．２３を第２図のようにコンデンサ２４．２５と並
列に挿入してベース電流を若干流すことにより達成でき
る。

このように通常はわずかなべ・−スミ流による電力のみ
、この駆動回路内部で消費しており、その量は無視でき
る程度に少ない。

すなわち本考案の駆動回路を用いると、入力信号の立ち
上がり時にのみＮＰＮトランジスタ３３が、そして人力
信号の立ち下がり時にのみＰＮＰｉランジスタ３２が導
通するだけであり、電力消費が極めて少なくなる。

尚、他の時間において、この回路内で電力消費を伴う素
子は抵抗器２２，２３，２８，２９のみであるが、これ
らによる電力消費はいずれも無視できる程度のものであ
る。

したがって、本考案の駆動回路の消費電力は負荷容量の
値と電源電圧（ｖ十−Ｖ−）及び充放電の繰返し周波数
とによって決まるものだけであり、それ以外にはほとん
どないという大きな利点がでてくる。

ダイオード２６および２７は、人力パルス信号のパルス
幅に比してパルス間隔が大きく変化しても出力信号に与
える影響を少なくするように、人力パルス信号をクラン
プしている。

抵抗器２８および２９は、それぞれが接続されているト
ランジスタ３２および３３のベース電流を制御するため
に挿入されている。

すなわち抵抗器２８．２９は負荷容量に瞬間的に過大電
流を流さないようにベース電流の最大値を抑えるために
挿入されている。

同時に抵抗器２８及び２９の存在は駆動信号の立ち上が
り及び立ち下がりをなまらせるように作用し、この作用
は電荷転送効率を高める。

この駆動信号のなまりは抵抗器２８及び２９と、トラン
ジスタ３２及び３３のベース−コレクタ間の容量とによ
る積分効果によっており、更に第２図では端子１０かも
出力される駆動信号の立ち下がりのなまりを大きくする
ために、トランジスタ３３のコレクタとベースとの間に
コンデンサ３６を挿入している。

抵抗器３０および３１はそれぞれが接続されているトラ
ンジスタ３２および３３の過大なエミッタ電流が流れな
いように保護として挿入されている。

ダイオード３４はＰＮＰ）ランジスタ３２が導通したと
きの、このトランジスタのパルス特性に起因するオーバ
ーシュートをなくすために挿入されている。

抵抗器３５は、出力端子１０と負荷との間が長い線にて
接続されたときに生ずるオーバーシュートを低減するた
めに挿入されている。

したがって、動作条件によって、抵抗器３０．３１およ
び３５ならびにダイオード３４のそれぞれを短絡しても
よいことは言うまでもない。

また、ダイオード２６および２７については、入力信号
のパルス幅とパルス間隔に大きな差がない場合には、単
なる抵抗器に代えてもよいことは明らかである。

【図面の簡単な説明】

第１図ａ、ｂは従来の駆動回路の一例を示す図、第２図
は本考案の一実施例を示す図。

Claims (1)

【実用新案登録請求の範囲】
1. 電荷転送素子を駆動するための駆動回路において；ＰＮ
   ＰｉランジスタとＮＰＮ トランジスタとの両方のコレ
   クタが互いに接続され；前記ＰＮＰトランジスタのエミ
   ツタが正側電源に、前記ＮＰＮトランジスタのエミツタ
   が負側電源にそれぞれ接続され、；前記ＰＮＰ ）ラン
   ジスタのペースが、第一の抵抗を通して第二の抵抗器と
   第一のコンデンサとの並列接続〇一方の端子に接続され
   ；前記ＮＰＮＰＮ）ランジスタのペースが第三の抵抗を
   通して第四の抵抗と第二のコンデンサとの並列接続の一
   方の端子に接続され；前記二つの並列接続の他方の端子
   が電気的に互いに接続され；前記並列接続の他方の端子
   に加えられたパルス信号を前記ＰＮＰおよびＮＰＮ ト
   ランジスタのいずれか一方のコレクタから前記電荷転送
   素子に供給することを特徴とする駆動回路。