JPS58145205A - Ｆｅｔ入力増巾回路 - Google Patents
Ｆｅｔ入力増巾回路Info
- Publication number
- JPS58145205A JPS58145205A JP57028454A JP2845482A JPS58145205A JP S58145205 A JPS58145205 A JP S58145205A JP 57028454 A JP57028454 A JP 57028454A JP 2845482 A JP2845482 A JP 2845482A JP S58145205 A JPS58145205 A JP S58145205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- push
- fet
- pull circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title 1
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＦ ？Ｅ Ｔを用いたプッシュプル増巾回路に
おける低雑音化と直流動作の安定化に関する。
おける低雑音化と直流動作の安定化に関する。
一般にＦＥＴ′ｆ用いたブツシュグル回路は、コンプリ
メンタリ−接続して用いる場合同一条件下において相補
する２個のＦＥＴのドレイン電流の偏差及び温変特性の
差等により生じる各部の直流電位の漂動を軽減するため
に、各ＦＥＴのノース端子に抵抗を接続して直流負帰還
をかけたり、周知のサーボ回路により負帰還をかけて安
定Ｉｆを上げる等の手段が構じられている。
メンタリ−接続して用いる場合同一条件下において相補
する２個のＦＥＴのドレイン電流の偏差及び温変特性の
差等により生じる各部の直流電位の漂動を軽減するため
に、各ＦＥＴのノース端子に抵抗を接続して直流負帰還
をかけたり、周知のサーボ回路により負帰還をかけて安
定Ｉｆを上げる等の手段が構じられている。
シカシヘッドアンプのように扱う信号レベルが極めて低
い増巾器において、前者の手段の場合には当該回路の出
力インピーダンスが上がってＳ／Ｎ比の劣化を招く恐れ
があり、又後者の手段の場合にはサーボ回路の素子から
発生するノイズが当謙回路に帰環する恐れがあるのでＳ
／Ｎ比の向上の面で難点があった。
い増巾器において、前者の手段の場合には当該回路の出
力インピーダンスが上がってＳ／Ｎ比の劣化を招く恐れ
があり、又後者の手段の場合にはサーボ回路の素子から
発生するノイズが当謙回路に帰環する恐れがあるのでＳ
／Ｎ比の向上の面で難点があった。
更に何れの手段においても当該回路の増中度が下がると
云う欠点もあった。
云う欠点もあった。
本発明は簡単な回路で上記欠点を解消したものである。
以下本発明の一実施例を第１図において説明すると、Ｎ
−ｃｈＦＥＴＱ鳳とＰ−ｃｈＦＥＴＱｚにより構成ｔた
第１のフ諏シュプル回路において、Ｎ−ｃｈＦ”ＥＴＱ
＋とｐ−ｃｈＦＥＴＱｚの各ソース端子Ｆｉ直接接地さ
れているから１当該第１のプッシュプル回路の利得は周
知の如く非常に大きく、又出力インピーダンスも小さい
。又当該第１のプッンユグル回路で発生する雑音の要因
は周知の如く当該ＰＥＴと負荷抵抗のみとなる。
−ｃｈＦＥＴＱ鳳とＰ−ｃｈＦＥＴＱｚにより構成ｔた
第１のフ諏シュプル回路において、Ｎ−ｃｈＦ”ＥＴＱ
＋とｐ−ｃｈＦＥＴＱｚの各ソース端子Ｆｉ直接接地さ
れているから１当該第１のプッシュプル回路の利得は周
知の如く非常に大きく、又出力インピーダンスも小さい
。又当該第１のプッンユグル回路で発生する雑音の要因
は周知の如く当該ＰＥＴと負荷抵抗のみとなる。
しかし、Ｎ −ｃｈ Ｆ Ｅ Ｔ Ｑ＋とｐ −ｃｈ
Ｆ Ｅ Ｔ Ｑｚの特性」この偏差がそのま＼出力とし
て現れ１次段直結増巾器へ与えるバイアス電圧及び信号
波形のγンバ、ランスを招き実用はできない。従って、
当該−γンバランス分の発生を防ぐためにＮ−ｃｈＦＥ
Ｔ Ｑｓ及びｐ−ｃｈＦＥＴＱ４により構成した牙２
のプッシュプル回路を上記第１のプッシュプル回路に並
列接続をし、かつ入力端子■とアース端子）〕の間に正
弦波電圧を印加したとれ出力端子０＋及び０□にアース
端子ＥＫ対して符合の異る絶χ＝＋ ｍｆの等しい正弦
波の半波がそれぞれ得られるように抵抗Ｒ１，Ｒ２及び
への値を設定する。
Ｆ Ｅ Ｔ Ｑｚの特性」この偏差がそのま＼出力とし
て現れ１次段直結増巾器へ与えるバイアス電圧及び信号
波形のγンバ、ランスを招き実用はできない。従って、
当該−γンバランス分の発生を防ぐためにＮ−ｃｈＦＥ
Ｔ Ｑｓ及びｐ−ｃｈＦＥＴＱ４により構成した牙２
のプッシュプル回路を上記第１のプッシュプル回路に並
列接続をし、かつ入力端子■とアース端子）〕の間に正
弦波電圧を印加したとれ出力端子０＋及び０□にアース
端子ＥＫ対して符合の異る絶χ＝＋ ｍｆの等しい正弦
波の半波がそれぞれ得られるように抵抗Ｒ１，Ｒ２及び
への値を設定する。
尚、抵抗Ｒ４は入力インピーダンス設定用、Ｒ５及びＲ
６はそれぞれ上記Ｎ −ｃ）Ｉ Ｆ Ｅ Ｔ Ｑ＋及び
Ｑｓとｐ −ｃｈ Ｆ Ｅ Ｔ Ｑ２及びＱ４の負荷抵
抗であり、Ｂ十はプラス電圧印加用端子、Ｂ−はマイナ
ス電圧印加用端子である。
６はそれぞれ上記Ｎ −ｃ）Ｉ Ｆ Ｅ Ｔ Ｑ＋及び
Ｑｓとｐ −ｃｈ Ｆ Ｅ Ｔ Ｑ２及びＱ４の負荷抵
抗であり、Ｂ十はプラス電圧印加用端子、Ｂ−はマイナ
ス電圧印加用端子である。
以上の如くして本発明によるＦＥＴ人力増巾回路は構成
され、上記第１のプッシュフ゛／Ｌ、回路によって高利
得低雑音化を計り、第２のプッシュプル回路によって上
記第１のブンシュプル圓略により生じる前ｇピ次段直結
増巾器へ与えるバイアス電圧及び信号波形の７７７９７
７分を補正するようになされている。
され、上記第１のプッシュフ゛／Ｌ、回路によって高利
得低雑音化を計り、第２のプッシュプル回路によって上
記第１のブンシュプル圓略により生じる前ｇピ次段直結
増巾器へ与えるバイアス電圧及び信号波形の７７７９７
７分を補正するようになされている。
第２図は本発明によるＦＥＩＮＴ入力増巾伸１路を電圧
増巾器の入力段に用いた一実施例を示すもので、以下第
２図において説明（牙１図と同符合の部分は第１図と同
効であるため省略する）すると、ｈ１変抵抗ＶＲけ第１
図における抵抗Ｒ１及びＲ２を可変抵抗イヒした・本の
であり、出力用ＰＮＰトランジスタ〜ＴＲ＋ と出力
用ＮＰＮ ）ランシスターＴＲ２のそれぞれのベース熾
子に印加される直流出力電圧を最適ス１ｈに調整するも
のである。
増巾器の入力段に用いた一実施例を示すもので、以下第
２図において説明（牙１図と同符合の部分は第１図と同
効であるため省略する）すると、ｈ１変抵抗ＶＲけ第１
図における抵抗Ｒ１及びＲ２を可変抵抗イヒした・本の
であり、出力用ＰＮＰトランジスタ〜ＴＲ＋ と出力
用ＮＰＮ ）ランシスターＴＲ２のそれぞれのベース熾
子に印加される直流出力電圧を最適ス１ｈに調整するも
のである。
Ｒ７及びＲ８は上記ＰＮＰ ）ランシスターＴＲ＋及び
ＮＰＮ トランジスターＴＲ２にｔ流帰還をかけ当該ト
ランジスターＴＲ＋及びＴＲ２で発生するノイズ及び歪
ずみを軽減するための抵抗、 Ｒ９け負荷抵抗である。
ＮＰＮ トランジスターＴＲ２にｔ流帰還をかけ当該ト
ランジスターＴＲ＋及びＴＲ２で発生するノイズ及び歪
ずみを軽減するための抵抗、 Ｒ９け負荷抵抗である。
このようにして構成された電圧増巾器は、低雑音高利得
ケなし得る。
ケなし得る。
第６図は本弁明によるＦＥＴ入力増巾回路を電用増ｌＪ
器の人力段に用いた他の実施例を示すもので、以下オろ
図において説明（第２図と同符合のδ１；＋）け第２図
とＩＩＩ効であるため省略する）すると。
器の人力段に用いた他の実施例を示すもので、以下オろ
図において説明（第２図と同符合のδ１；＋）け第２図
とＩＩＩ効であるため省略する）すると。
バイアス用負帰還増巾回路Ｂにより出力端子Ｏに発生す
る直流出力電圧を上記Ｎ −ｃｈ Ｆ Ｅ Ｔ Ｑｓ
のソース端子とＰ−ｃｈＦＥＴＱ４のソース端子に帰還
さ−せて前吉１第２のブノンユプル回路のバイアスを制
卸する。
る直流出力電圧を上記Ｎ −ｃｈ Ｆ Ｅ Ｔ Ｑｓ
のソース端子とＰ−ｃｈＦＥＴＱ４のソース端子に帰還
さ−せて前吉１第２のブノンユプル回路のバイアスを制
卸する。
このようにして構成された電圧増巾器は、上記出力８４
Ｐ Ｎ Ｐ トランジスターＴＲ＋と出力用ＮＰＮト
ランジスター’１１’Ｒ２で構成する牙６のプッシュプ
ル回路が上記バイアス用負帰還増巾回路によって負帰還
ループ内に入いり当該オ６の１ソノニブル回路で扱う信
号レベルは高くなっている力・ら、より一層の安定した
低雑音高利得の電圧増巾器を得ることができる。
Ｐ Ｎ Ｐ トランジスターＴＲ＋と出力用ＮＰＮト
ランジスター’１１’Ｒ２で構成する牙６のプッシュプ
ル回路が上記バイアス用負帰還増巾回路によって負帰還
ループ内に入いり当該オ６の１ソノニブル回路で扱う信
号レベルは高くなっている力・ら、より一層の安定した
低雑音高利得の電圧増巾器を得ることができる。
本発明は上述した如く、ＦＥＴを用いた増巾回路におい
て、第１のＮ−ｃｈＦＥＴと第２のＰ−ｃｈＦＥＴによ
り第１のプッシュプル的１路ｔｉみ当該プッシュプル回
路のソース端子を抵抗で接地し、牙５のＮ−ｃｈＦＥＴ
と第４のＰ−ＣｈＦ”Ｆ；Ｔにより第２のプソ／ニブル
回路を組み当該ブノ／ニブル回路のノース端子を高抵抗
で接地し、かつ上記第１．のブソンユプル回路のゲート
端子と上記第２のプッシュプル回路のゲート端子をそれ
ぞれ入力端子に接続し、父上１第１のプッシュプル回路
と上言［″第２のブソンユプル回路のそれぞれのドレイ
ン端子を接続してコンプリメンタＩＪ −ａｊ 力ｆ得
るようにしたから、従来容易ではなかったｈ′ＥＴプッ
シュプル回路のより一層の低雑音高利得化及び直流動作
の安定化を容易になし得ることができた。
て、第１のＮ−ｃｈＦＥＴと第２のＰ−ｃｈＦＥＴによ
り第１のプッシュプル的１路ｔｉみ当該プッシュプル回
路のソース端子を抵抗で接地し、牙５のＮ−ｃｈＦＥＴ
と第４のＰ−ＣｈＦ”Ｆ；Ｔにより第２のプソ／ニブル
回路を組み当該ブノ／ニブル回路のノース端子を高抵抗
で接地し、かつ上記第１．のブソンユプル回路のゲート
端子と上記第２のプッシュプル回路のゲート端子をそれ
ぞれ入力端子に接続し、父上１第１のプッシュプル回路
と上言［″第２のブソンユプル回路のそれぞれのドレイ
ン端子を接続してコンプリメンタＩＪ −ａｊ 力ｆ得
るようにしたから、従来容易ではなかったｈ′ＥＴプッ
シュプル回路のより一層の低雑音高利得化及び直流動作
の安定化を容易になし得ることができた。
第１図は本発明によるＦＥＴ入力増巾回路の一実施例、
第２図は本発明によるＦＥＴ人力増巾回路ｆ市圧増巾器
の入力段に用いた一実施例、ま区′−牙６図は木琴 明による？’ Ｅ Ｔ入力増巾ｌｌ８１１路を宙圧増巾
器の入力段に用いた他の実り例である。 （Ｊｚ Ｑ３： Ｎ−ｃｈ Ｆ ＥＴ、 Ｑ２．Ｑ
４ ： Ｐ−ｃｈ１’ トＥ Ｔ ％ Ｒ＋ ＋ Ｋ
２＋ Ｒ３：抵抗、 Ｉ：信号入力端−子 。 特許出願人 赤井電機株式会社
第２図は本発明によるＦＥＴ人力増巾回路ｆ市圧増巾器
の入力段に用いた一実施例、ま区′−牙６図は木琴 明による？’ Ｅ Ｔ入力増巾ｌｌ８１１路を宙圧増巾
器の入力段に用いた他の実り例である。 （Ｊｚ Ｑ３： Ｎ−ｃｈ Ｆ ＥＴ、 Ｑ２．Ｑ
４ ： Ｐ−ｃｈ１’ トＥ Ｔ ％ Ｒ＋ ＋ Ｋ
２＋ Ｒ３：抵抗、 Ｉ：信号入力端−子 。 特許出願人 赤井電機株式会社
Claims (1)
- Ｆ’ＥＴを用いた増巾回路において、第１のＮ −ｃｈ
Ｆｈ：Ｔと第２のｐ−ｃｈＦＥＴにより第１のプッシュ
プル回路を組み当該ブツシュグル回路のソース端子を低
抵抗で接地し、オ６のＮ−ｃｈＦＥＴと牙４のＰ−ｃｈ
ＦＥＴにより第２のプッシュプル回路を組み当該１７２
１１１１回路のソース端子を高抵抗で接地し、かつ上記
第１のプッシュプル回路のゲート端子と上記第２のプッ
シュプル回路のゲート端子をそれぞれ信号入力端子に接
続し、又１−記第１のフ諏シュプル回路と上記第２のグ
ンンユプル回路のそれぞれのドレイン端子を接続してコ
ンプリメンタリ−出力を得たことを特徴とする？’ Ｅ
Ｔ入力増巾回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028454A JPS58145205A (ja) | 1982-02-23 | 1982-02-23 | Ｆｅｔ入力増巾回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028454A JPS58145205A (ja) | 1982-02-23 | 1982-02-23 | Ｆｅｔ入力増巾回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58145205A true JPS58145205A (ja) | 1983-08-30 |
| JPH0220007B2 JPH0220007B2 (ja) | 1990-05-07 |
Family
ID=12249109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57028454A Granted JPS58145205A (ja) | 1982-02-23 | 1982-02-23 | Ｆｅｔ入力増巾回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1099156C (zh) * | 1993-07-24 | 2003-01-15 | 王天资 | 无噪放大器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446539A (en) * | 1977-09-20 | 1979-04-12 | Matsushita Electric Ind Co Ltd | Magnetic head |
| JPS5515284A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Improvement of magnetic property of amorphous magnetic material |
-
1982
- 1982-02-23 JP JP57028454A patent/JPS58145205A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446539A (en) * | 1977-09-20 | 1979-04-12 | Matsushita Electric Ind Co Ltd | Magnetic head |
| JPS5515284A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Improvement of magnetic property of amorphous magnetic material |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1099156C (zh) * | 1993-07-24 | 2003-01-15 | 王天资 | 无噪放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220007B2 (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007836B1 (ko) | 시모스 파워 증폭기 | |
| JPH07147523A (ja) | 可変利得増幅器 | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4433303A (en) | Push-pull amplifier circuit with field-effect transistors | |
| DE69621614D1 (de) | Rauscharmer Verstärker | |
| JPS58145205A (ja) | Ｆｅｔ入力増巾回路 | |
| US4241314A (en) | Transistor amplifier circuits | |
| JPH0452649B2 (ja) | ||
| US4206419A (en) | Power amplifier | |
| GB1384709A (en) | Low-frequency power amplifier | |
| US3904974A (en) | Power amplifier with a bootstrapped driver stage | |
| JPS58139506A (ja) | 差動増幅回路 | |
| JP2003524319A (ja) | 増幅器 | |
| JPH031844B2 (ja) | ||
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| JP2676823B2 (ja) | バイアス回路 | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPH0527282B2 (ja) | ||
| US4831337A (en) | Wideband amplifier | |
| JPH0744403B2 (ja) | 低歪率ｄ級電力増幅器 | |
| JP3280788B2 (ja) | 利得制御増幅回路 | |
| JPS6130328Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPH04271505A (ja) | 高周波増幅回路 |