JPS5814545A - Ｉｃの実装方法 - Google Patents

Ｉｃの実装方法

Info

Publication number
JPS5814545A
JPS5814545A JP56112028A JP11202881A JPS5814545A JP S5814545 A JPS5814545 A JP S5814545A JP 56112028 A JP56112028 A JP 56112028A JP 11202881 A JP11202881 A JP 11202881A JP S5814545 A JPS5814545 A JP S5814545A
Authority
JP
Japan
Prior art keywords
circuit
bonding agent
electrodes
concave
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56112028A
Other languages
English (en)
Inventor
Isao Komine
小峰　勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP56112028A priority Critical patent/JPS5814545A/ja
Publication of JPS5814545A publication Critical patent/JPS5814545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の水晶発振式電子腕時計を得るためのｔＣの実装方法に
関する。
従来、電子時計の回路実装に於ΦＩＣＱ外部接続は、金
線あるいはアルミニウム線乞用いた、いわゆるワイヤー
ボンディング法が行Ｊっれて（ゴニ。
しかし、ワイヤーボンディング法は各電極２１ケずつ順
次接続してゆくために能率が悪（、さらに回路実装部の
厚みが太き（なってしまうという欠点があった。この欠
点を図によって説明する。
第１図は従来のワイヤーボンディング法による回路実装
部の断面図である。１は回路樹脂基板であり、リード端
子６が必要数配設され、ＩＣ固固着所に沈み部７が設け
られている。２はＩＣであり、前記沈み部７に接着剤に
より固着されている。
５は接続用ワイヤーで、ＩＣ２の接続電極４と前記リー
ド端子３とを結線しており、前記接続用ワイヤー５、と
ＩＣ２の上面は封止用樹脂６で覆われている。上記構成
に於て、前記接続用ワイヤー５はループ状に張る必要が
あり、さらに封止用樹脂６は接続用ワイヤー５を完全に
被覆する必要があるため、ＩＣ実装部の厚さは前記接続
用ワイヤー５のベープ高さとその上の封止用樹脂６の厚
み分が前記゛回路樹脂基板１の厚みに加算された厚みと
なり、ＩＣ実装部の厚さが非常に大きくなってしまう欠
点が有った。さらに、封止用樹脂６と接続用ワイヤー５
との熱膨張係数のちがいによる接続用ワイヤー５の断線
なども起き易く、信頼性の上からも充分とは云えない面
があった。
本発明は上記ワイヤーボンディング法の欠点を解決しよ
うとするものであり、その目的とするところは、ＩＣの
外部接続をハターン印刷で行うことにより、製造が容易
で信頼性が高く、より薄型小型化が可能な半導体装置を
提供することにある。
以Ｆ本発明による水晶発振式電子腕時計の回路実装方法
の実施例を、第２図及びＷｆＪ３図によって説明する。
第２図は本発明に用いる回路樹脂基板に於る■Ｃ実装部
の平面図であり、第３図は第２図に示す回路樹脂基板を
用いた各実装工程を示す断面図であり、工程順を（ａ）
〜（ｅ）に示す。
本発明に用いる回路樹脂基板１０は第２図及び第３図（
ａ）に示すごとく、ＩＣの固着個所に沈み部９を設け、
該沈み部９の各コーナー・暫は逃げ部９ａを設けておき
、前記沈み部９の端面から一定距離をおいてリード端子
８が必要数配設されている。
第３図（ｂ）は前記回路樹脂基板１０にＩＣを固着した
状態を示す断面図であり、前記回路樹脂基板１０に設け
られた沈み部９に、半田等より成る突起電極１１を有す
るＩＣ２が、接着剤１２により固着されている。上記構
成に於て、ＩＣ２はチップ分割時に全厚みをダイシング
する事により、側面が正確な垂直面に加工されており、
かつ、前記回路樹脂基板１０の沈み部９は、平面方向及
び深さの寸法精度が、ＩＣ２の外形形状に合わせて高精
度に加工されている。したがって沈み部９内に一定量の
接着剤１２を滴下した後、ＩＣ２を沈み部９の上方より
挿入し、治具を用いてＩＣ２の上面が回路樹脂基板１０
の上面と一致する迄押込んだ状態で加熱することにより
、正確な位置に固着する事が出来る。
上記接、１着工程に於て、前記沈み部９に滴下した　　
。
接着剤１゛２の量を多少多くしてお（と、ＩＣ２の押込
み時に余分な接着剤１２は、沈み部９の各コーナ一部に
設けた逃げ孔９ａに吸収される事により、Ｉ　Ｃ２の底
面接着に使われる接着剤１２の厚みは常に一定となり、
ＩＣ２の上面と回路樹脂基板１０の上面との高さズレや
接着剤１２のはみ出し等の不都合を生ずることはない。
さらに、前記接着剤１２の加熱硬化時に、逃げ孔９ａ内
に吸収された接着剤１２により、ＩＣ２の側面コーナ一
部も固着されるため、ＩＣ２の固着力は一段と強（なる
。
第３図（ｃ）は保護レジストを印刷した状態２示す断面
図であり、回路樹脂基板１０上のリード端子８に囲まれ
た範囲で前記突起電極１１を除いた部分に、紫外線硬化
タイプの保護レジスト１６をスクリーン印刷法で印刷し
、続いて紫外線照射装置にて紫外線を数秒ないし数十秒
照射することにより硬化させる。なお保護レジストには
、本実施例に示す紫外線硬化タイプ以外にもエポキシ系
樹脂等の熱硬化性樹脂を用いて印刷し、さらに１００℃
〜１５０℃で１時間程度の加熱、なして硬化させろとい
う方法をとる事も出来る。
上記保護レジストの印刷−社、回路樹脂基板１０の上面
とＩＣ２の上面とが前工程に於て正確に同一面となって
いるために、連続した全面えの印刷が極めて容易であり
、かつ突起電極１１があるためにＩＣ２の接続電極部に
前記保護レジスト１３が流れ込んで被覆してしまうとい
う不都合は生じない。
第３図（ｄ）は前記保護レジストの上面に、リード端子
と突起電極とを電気的に接続するための導通パターンを
印刷した状態を示す断面図であり、前記保護レジスト１
３の上面に、ＩＣ２の突起電極１１と回路樹脂基板１０
のリード端子８とを接続するごと（紫外線硬化タイプの
導電性樹脂を印刷し、紫外線照射によって硬化させるこ
とにより導電パターン１４が形成されている。
なお、本実施例に用いた紫外線硬化タイプの導電性樹脂
は、近年開発され実用化の段階に入った不飽和ポリエス
テルのバインダーに極微径の銀コートガラスピーズな混
入したもの２使用して、導通パターン１４を印刷し、紫
外線照射装置により紫外線を数十秒照射することによっ
て硬化させたものである。又、導通パターンには、本実
施例に示す紫外線硬化タイプの導電性樹脂以外に、銀の
微粉末を混入した導電性ペーストを用いて印刷し、さら
に加熱焼付しても同様の結果が得られる。
なお、第３図（Ｃ）に示す前工程に於て、回路樹脂基板
１０の上面とＩＣ２の上面が連続的に保護レジスト１３
で覆われているため、導電パターン１４の印刷が平面的
に行われると共に、ＩＣ２のエツジ部に於る電気的短絡
等の不都合が生じな％Ｓａ 第３図（ｅ）は導電パターン１４の上に封止用樹脂を印
刷した状態を示す断面図であり、封止用樹脂１５は導通
パターン１４及び保護レジスト１６を完全に覆う面積に
スクリーン印刷の手法を用いて形成されている。該封止
用樹脂１５はエポキシ系樹脂を用いて１００μｍから２
００μｍ程度の厚みに印刷し、その後１００℃から１．
５０℃で数時間の加熱をすることにより硬化させ弛もの
である。
える事が出来、従来のワイヤーボンディング法に較べて
、ＩＣ上面の厚みに関して云うなら＆ｆ−）も３／３程
度の厚みで回路実装が可能となり、回路樹脂基板１０と
ＩＣ２との結合力は従来σ）方法よりはるかに強く、か
つ耐環境性、耐光性等の信頼性において極めて良好な結
果が゛得られた。さらに、保護レジスト１６と導通ノく
ターン１４との両方に生産する事が可能となる。
以上のどと（本発明によれば、゛従来のワイヤーができ
、かつ充分な信頼性を持ったＩＣの実装構造が得られる
等長（の利点があり、その効果は極めて大き、い。
【図面の簡単な説明】
第１図は従来のワイヤーボンディング法による回路実装
部の断面図、第２図は本発明に用いる回路樹脂基板に於
るＩＣ実装部の平面図、第３図の（ａ）からＣｅ）は本
発明における実施例の実装方法を工程順に示した断面図
である。 １．１０・・・・・・回路樹脂基板、 ２・・・・・・ＩＣ。 ６．８・・・・・・リード端子、 ４・・・・・・接続電極、 １１・・・・・・突起電極、 １６・・・・・・保護レジスト、 １４・・・・・・接続パターン、 １５・・・・・・封止用樹脂。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. リード端ｒ−を有する回路樹脂基板に設けた沈み部にＩ
    Ｃを固着し、前記回路樹脂基板のリード端子と前記ＩＣ
    の接続電極とを導通接続して成るＩＣの実装方法に於て
    、前記ｉＣの一少なくとも接続電極を除く部分及び前記
    回路樹脂基板上の沈み部周辺とに同時に保護レジストを
    印刷する工程と前記リード端子と接続電極とを接続する
    ための導通パターンを印刷する工程と、前記導電パター
    ンを含む領域に封土用樹脂馨印刷する工程とＺ有するこ
    とを特徴とするＩＣの実装方法。
JP56112028A 1981-07-17 1981-07-17 Ｉｃの実装方法 Pending JPS5814545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56112028A JPS5814545A (ja) 1981-07-17 1981-07-17 Ｉｃの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56112028A JPS5814545A (ja) 1981-07-17 1981-07-17 Ｉｃの実装方法

Publications (1)

Publication Number Publication Date
JPS5814545A true JPS5814545A (ja) 1983-01-27

Family

ID=14576183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56112028A Pending JPS5814545A (ja) 1981-07-17 1981-07-17 Ｉｃの実装方法

Country Status (1)

Country Link
JP (1) JPS5814545A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171740A (ja) * 1984-02-17 1985-09-05 Toshiba Corp 集積回路装置の製造方法
JPH01263090A (ja) * 1988-04-15 1989-10-19 Dainippon Printing Co Ltd Ｉｃカード
US4999319A (en) * 1986-03-19 1991-03-12 Fujitsu Limited Method of manufacturing semiconductor device having package structure
EP1116268A2 (en) * 1998-09-21 2001-07-18 Telefonaktiebolaget Lm Ericsson Method and device for buried chips
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5858203B2 (ja) * 2013-10-15 2016-02-10 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171740A (ja) * 1984-02-17 1985-09-05 Toshiba Corp 集積回路装置の製造方法
US4999319A (en) * 1986-03-19 1991-03-12 Fujitsu Limited Method of manufacturing semiconductor device having package structure
JPH01263090A (ja) * 1988-04-15 1989-10-19 Dainippon Printing Co Ltd Ｉｃカード
EP1116268A2 (en) * 1998-09-21 2001-07-18 Telefonaktiebolaget Lm Ericsson Method and device for buried chips
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5858203B2 (ja) * 2013-10-15 2016-02-10 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
US9730322B2 (en) 2013-10-15 2017-08-08 Murata Manufacturing Co., Ltd. Production method of component-embedded substrate, and component-embedded substrate

Similar Documents

Publication Publication Date Title
US5081520A (en) Chip mounting substrate having an integral molded projection and conductive pattern
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US6579748B1 (en) Fabrication method of an electronic component
JP2001326236A (ja) 半導体装置の製造方法
JPWO2000002243A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS58207645A (ja) 半導体装置
JPS616833A (ja) 実装体の製造方法
US4144705A (en) Timepiece circuit device
US4110640A (en) Standard signal generating apparatus
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPH0863567A (ja) Ｉｃカード用モジュール
JPH02101753A (ja) 半導体チップの取付構造
JPH0682708B2 (ja) 半導体装置の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP3235520B2 (ja) 半導体装置の製造方法
GB1531677A (en) Electronic circuit assembly and method of making the same
JPH09321161A (ja) 電子部品のパッケージ
JP2523641B2 (ja) 半導体装置
JPH01206317A (ja) 液晶表示素子とプリント基板の接続方法
JPS6342530Y2 (ja)
JP2524585B2 (ja) Ｉｃカ−ドとその作製方法
JP4299687B2 (ja) 半導体装置
JPS63168042A (ja) 半導体装置
JPH04240741A (ja) 半導体装置
JPH02143436A (ja) フィルムキャリヤ半導体装置の樹脂封止方法