JPS5814576A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS5814576A JPS5814576A JP56111802A JP11180281A JPS5814576A JP S5814576 A JPS5814576 A JP S5814576A JP 56111802 A JP56111802 A JP 56111802A JP 11180281 A JP11180281 A JP 11180281A JP S5814576 A JPS5814576 A JP S5814576A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer
- active layer
- voltage
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えば化合物半導体を使用して構成され、ま
た、電気的破壊電圧に対する耐性を大にし九電界効果ト
ランジスタに関する。
た、電気的破壊電圧に対する耐性を大にし九電界効果ト
ランジスタに関する。
従来、例えば第１図に見られる電界効果トランジスタが
知られている。
知られている。
図に於いて、１はＧａＡａ半導体基板、２はＧａＡａ半
導体バッファ層、３はｎ ｉｌＪ ＧａＡｚ半導体動作
層、４はゲート電極、５はソース電極、６はドレイン電
極、７は空乏層、８は有効バッファ部分をそれぞれ示す
。
導体バッファ層、３はｎ ｉｌＪ ＧａＡｚ半導体動作
層、４はゲート電極、５はソース電極、６はドレイン電
極、７は空乏層、８は有効バッファ部分をそれぞれ示す
。
さて、この装置に於いて、ゲート電圧を次第に大きくす
ると、空乏層７は図示のように拡がって底部はバッファ
層２に達する。そして、空乏層７とバッファ層２とが接
触している界面の幅は例えば０．０１〜０．０２ Ｃμ
鴬〕程度であって、チャネル長と比較すると著しく短か
い。
ると、空乏層７は図示のように拡がって底部はバッファ
層２に達する。そして、空乏層７とバッファ層２とが接
触している界面の幅は例えば０．０１〜０．０２ Ｃμ
鴬〕程度であって、チャネル長と比較すると著しく短か
い。
ここでゲート電圧が大きい場合、バッファ層内を微少電
流が流れる。その経路は、動作層仝−動作層・バッファ
層界面９−有効なバッファ層８−動作層・バッファ層界
面１〇−動作層３であり、有効バッファ部分の長さ１も
前記空乏層底部バッファ層接触部分と同程度であり、上
記界面９には大きな電圧が掛シ、そζでの電界は大であ
って、なだれ増倍現象を生じてバッファ層の破壊を銹起
し易くなるので、それに依ってトランジスタの耐圧が決
定されてしまう場合があった。
流が流れる。その経路は、動作層仝−動作層・バッファ
層界面９−有効なバッファ層８−動作層・バッファ層界
面１〇−動作層３であり、有効バッファ部分の長さ１も
前記空乏層底部バッファ層接触部分と同程度であり、上
記界面９には大きな電圧が掛シ、そζでの電界は大であ
って、なだれ増倍現象を生じてバッファ層の破壊を銹起
し易くなるので、それに依ってトランジスタの耐圧が決
定されてしまう場合があった。
本発明は、前記種類の電界効果トランジスタに於いて、
空乏層とバッファ層とを長い距離に亘つて接触させるよ
うにして、動作層とバッファ層７面の電界を低く維持す
ることに依り、同界面でｅなだれ増倍現象がよシ高い動
作電圧で発生するようにし、耐圧を向上させ得るように
するもので凌って、以下これを詳細に説明する。
空乏層とバッファ層とを長い距離に亘つて接触させるよ
うにして、動作層とバッファ層７面の電界を低く維持す
ることに依り、同界面でｅなだれ増倍現象がよシ高い動
作電圧で発生するようにし、耐圧を向上させ得るように
するもので凌って、以下これを詳細に説明する。
第２図は本発明一実施例の要部断面説明図で凌シ、第１
図に関して説明した部分と同部分を同翫号で指示しであ
る。
図に関して説明した部分と同部分を同翫号で指示しであ
る。
本ｌｉ！施例が第１図従来例と相違する点状、動竹層５
′がドレイン側で厚く、ソース側で薄くなされているこ
とであ）、これに依シ、空乏層７′がバッファ層２と接
触する長さ、従って、有効バッファ部分８Ｉの長さｊ！
１は長くなり、そこでの電圧降１に依って動作層３′と
バッファ層２との界面に加わる電圧は小さくなる。その
結果、バッファ層２の破壊線よシ高いドレイン電圧で起
こる為、バッファ層２の破壊がトランジスタの耐圧に及
はす影響を無くすることができる。
′がドレイン側で厚く、ソース側で薄くなされているこ
とであ）、これに依シ、空乏層７′がバッファ層２と接
触する長さ、従って、有効バッファ部分８Ｉの長さｊ！
１は長くなり、そこでの電圧降１に依って動作層３′と
バッファ層２との界面に加わる電圧は小さくなる。その
結果、バッファ層２の破壊線よシ高いドレイン電圧で起
こる為、バッファ層２の破壊がトランジスタの耐圧に及
はす影響を無くすることができる。
ζζで、第２図の実施例に於妙る諸データを開示すると
次の通りである。
次の通りである。
ソース電極５とドレイン電極６との間の距離Ｌ：＋
５（μｍ〕 ソース電極５の端部直下に於ける動作層５′の厚み・
Ｌｌ：約０．５〔μ瓢〕 ドレイン電極６の端部直下に於ける動作層３′の厚みＬ
嘗：約０４５ （＃ｍ） 動作層３′表面の傾斜角＃：約約１颯 第１図従来例と同じゲート電圧を印加し九ときのバッフ
ァ有効部分８′の長さ１′：第１図の場合の２〜５倍程
度 バッファ層２の厚さ：２〜３〔声凰〕 第２図実施例に於ける動作層５′の表面傾斜を付するこ
とは該動作層５′を気相エピタキシャル成長を行なう際
の条件を適当に選ぶことに依って容異忙形成することが
できる。
５（μｍ〕 ソース電極５の端部直下に於ける動作層５′の厚み・
Ｌｌ：約０．５〔μ瓢〕 ドレイン電極６の端部直下に於ける動作層３′の厚みＬ
嘗：約０４５ （＃ｍ） 動作層３′表面の傾斜角＃：約約１颯 第１図従来例と同じゲート電圧を印加し九ときのバッフ
ァ有効部分８′の長さ１′：第１図の場合の２〜５倍程
度 バッファ層２の厚さ：２〜３〔声凰〕 第２図実施例に於ける動作層５′の表面傾斜を付するこ
とは該動作層５′を気相エピタキシャル成長を行なう際
の条件を適当に選ぶことに依って容異忙形成することが
できる。
以上の説明で判るように１本発明に依れけ、動作層の厚
さをドレインからソースの方向に向って □火路に薄
くする仁とに依ｐ，動作層に発生する空乏層がバッファ
層と大面積で接するようにして有効バッファ部分の距離
を長くシ、そζでのブレイク・ダウンの発生がよ）高い
ドレイン電圧で起るようにすることができるので、仁の
種電界効果トランジスタの耐圧を向上することができる
。
さをドレインからソースの方向に向って □火路に薄
くする仁とに依ｐ，動作層に発生する空乏層がバッファ
層と大面積で接するようにして有効バッファ部分の距離
を長くシ、そζでのブレイク・ダウンの発生がよ）高い
ドレイン電圧で起るようにすることができるので、仁の
種電界効果トランジスタの耐圧を向上することができる
。
８１１図は従来例の要部断面説明図、第２図は本発明一
実施例の要部断面説明図である。 図に於いて、１は基板、２紘バッファ層、３′は動作層
、４はゲート電極、５はソース電極、６はドレイン電極
である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）？ｊＳｊ
図 第 ２ 図
実施例の要部断面説明図である。 図に於いて、１は基板、２紘バッファ層、３′は動作層
、４はゲート電極、５はソース電極、６はドレイン電極
である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）？ｊＳｊ
図 第 ２ 図
Claims (1)
- バッファ層（或いは基板）上に形成された動作層のソー
スとドレインとの間に在るゲートに電圧を印加すること
に依って拡がる空乏層で電流制御を行なう電界効果トラ
ンジスタに於いて、前記動作層の厚みがドレインからソ
ースの方向に次第に薄くなされていることを特徴とする
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111802A JPS5814576A (ja) | 1981-07-17 | 1981-07-17 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111802A JPS5814576A (ja) | 1981-07-17 | 1981-07-17 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814576A true JPS5814576A (ja) | 1983-01-27 |
Family
ID=14570520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111802A Pending JPS5814576A (ja) | 1981-07-17 | 1981-07-17 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| US5309007A (en) * | 1991-09-30 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Navy | Junction field effect transistor with lateral gate voltage swing (GVS-JFET) |
| JP2007146934A (ja) * | 2005-11-25 | 2007-06-14 | Shin Etsu Polymer Co Ltd | 管継手及び耐火二層管継手 |
-
1981
- 1981-07-17 JP JP56111802A patent/JPS5814576A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| US5309007A (en) * | 1991-09-30 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Navy | Junction field effect transistor with lateral gate voltage swing (GVS-JFET) |
| JP2007146934A (ja) * | 2005-11-25 | 2007-06-14 | Shin Etsu Polymer Co Ltd | 管継手及び耐火二層管継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984036A (en) | Field effect transistor with multiple grooves | |
| US6815767B2 (en) | Insulated gate transistor | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JP6668697B2 (ja) | 半導体装置 | |
| JPH02188967A (ja) | 半導体装置 | |
| JPH07115193A (ja) | 電力半導体素子及びその製造方法 | |
| US11264451B2 (en) | Semiconductor device exhibiting soft recovery characteristics | |
| US4851889A (en) | Insulated gate field effect transistor with vertical channel | |
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| JPH023980A (ja) | 縦型電界効果トランジスタ | |
| WO2022085765A1 (ja) | 半導体装置 | |
| JP3214242B2 (ja) | 半導体装置 | |
| JP3189543B2 (ja) | 半導体装置 | |
| JPS63249374A (ja) | 半導体装置 | |
| JPH0680831B2 (ja) | 半導体装置 | |
| JPH0213937B2 (ja) | ||
| JPS6252957B2 (ja) | ||
| JPS6145395B2 (ja) | ||
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JP3528393B2 (ja) | 半導体装置 | |
| JPS6146990B2 (ja) | ||
| WO2026048279A1 (ja) | 半導体素子 | |
| JPH0697462A (ja) | 半導体装置 | |
| JPS6244698B2 (ja) | ||
| JPS641944B2 (ja) |