JPS58150992A - デイスプレイ・システムにおけるメモリ・チエツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、表示制御部より画面バッファにアクセスし、
　ＣＧ　（キャラクタ・ゼネレータ）用のＲＡＭ　（ラ
ンダム・アクセス・メモリ）をリードしてディスプレイ
表示するディスプレイ・システムにおけるメモリ・チェ
ック方式に関する。

〔従来技術と問題点〕

第１図は従来のディスプレイ装置のメモリ・チェック方
式を説明するフロー・チャートである。

ディスプレイ装置において、障害メモリ素子の発見のた
めおよび装置を稼働する前の起動時等にメモリが正常で
あることを確認するため、画面バッファＲＡＭ　（ラン
ダム・アクセス・メモｌＪ、ｃＧ用等）について診断チ
ェックを行っているカ、従来のメモリ・チェック方式に
ついて第１図のフロー・チャート図に沿って説明する。

■　まず、画面バッファのチェックを行う。

■　次に、ＲＡＭについて、１バイト単位でチェック・
データをライトする。

■　ＲＡＭからデータをリードする。

■　ライトしたデータとリードしたデータとを比較する
。

■　メモリが正常（ライト・データとリード・データと
が一致する）かどうかを判定する。Ｎｏ、即ち正常で々
いときは、エラーを出力し、エラー処理を行い５Ｙａｓ
、即ち正常であるときは次の■の処理を行う。

■　全メモリのチェックが終了したかどうか判定する。

Ｙｅｓ、であればチェック終了となるが、Ｎｏ、即ち未
終了であれば、 ■　メモリ・アドレスをアンプさせて更に■に戻って次
のメモリ１バイトについて同様に■まで手順をメモリ容
量分繰り返す。

以上のように、従来のメモリ・チェック方式においては
、マイクロプログラム等により装置内部にもつマイクロ
プロセッサ、或いは外部から１バイト単位でチェック・
データをライトし、そしてリードしてライト・データと
リード・データとの比較を行っていた。ディスプレイ装
置は、普通画面がせいぜい２千字で４にバイト程度であ
るが、所謂ＣＧ用（キャラクタ・ゼネレータ用）のＲＡ
Ｍは９６に乃至それ以上の汀数十にのものが使われる。

したがって、マイクロプロセッサのマシン・サイクル、
或いは外部ＣＰＵの処理時間が比較的長いこともあって
、このような大容量のＲＡＭをチェックするには相当の
時間を費やし、障害素子発見までに時間がかかり、また
その間、装置が稼働状態にならないということになって
、従来のメモリ・チェック方式の大きな欠点となってい
ち〔発明の目的〕 不発明は、上記欠点を除去したディスプレイ・システム
におけるメモリ・チェツタ方式を提供するものであって
、障害素子の発見等メモリのチェック時間を短縮化して
装置の非稼働時間を短かくすること、更には、エラーの
生じたメモリのアドレス、データをレジスタ等にセット
することにより障害素子の発見を容易にすることを目的
とするものである。

〔発明の構成〕

上記目的を達成するため、本発明のディスプレイ−シス
テムにおけるメモリ・チェック方式は、文字コードが格
納される画面バッファと、上記画面バッファよシ読み出
さ′！１．た読み出しデータに対応する文字パターンを
出力するキャラクタ・ゼネレータ用ＲＡＭと、上記画面
バッファおよび上記キャラクタ・ゼネレータ用ＲＡＭを
リード／ライトできるプロセッサと、上記プロセッサに
よって起動されるとともに上記画面バッファおよび上記
キャラクタ・ゼネレータ用ＲＡＭのアクセスを制御する
表示制御部と、上記キャラクタ・ゼネレータ用ＲＡＭか
らの読み出しデータを直列形式の表示ドツト・データに
変換しディスプレイに送る手段とを有するディスプレイ
・システムにおいて、上記プロセッサによって期待値デ
ータがセントされる期待値データと、上記期待値データ
・レジスタの内容と上記キャラクタ・ゼネレータ用ＲＡ
Ｍからの読み出しデータとの比較を行う比較回路を設け
、かつ、上記プロセッサが上記比較回路の出力を読み取
９得るように構成したことを特徴とするものである。

〔発明の実施例〕

第２図は本発明によるメモリ・チェンク処理を説明する
フロー・チャート、第３図は本発明の詳細な説明するブ
ロック図である。第３図におい一？：、　ｌＪ：ＭＰＵ
　（マイクロプロセッサ）、２は画面バッファ、３はＲ
ＡＭ　（ＣＧ等に用いられる）、４は表示制御部、５，
７．９と１０はレジスタ、６はシフト・レジスタ、８は
比較回路、１１と１２はセレクタを示す。ＭＰＵＩは画
面バッファ２およびＲＡＭ３をリード／ライトしたシ、
表示制御部４を起動したり、レジスタ７にデータをライ
トしたり、比較回路８の出刃をセンスしたりする機能を
もっている。画面バッファ２のアドレス端子はセレクタ
１１の出力端子に接続され、セレクタ１１の一方の入力
端子はアドレス・バスに接続され、他方の入力端子は表
示制御部４に接続されている。画面バッファ２の入力デ
ータ端子はデータ・バスに接続され、その出力データ端
子はセレクタ１２の一方の入力端子およびデータ・バス
に接続されている。ＲＡＭ３の一部の領域はワーキング
ψエリアとして用いられ、また他の領域はキャラクタ・
ゼネレータに割り当てられている。ＲＡＭ３のアドレス
端子はセレクタ１２の出力端子に接続され、セレクタ１
２の入力端子はアドレス・バスに接続されている。なお
、図示しないが、ＲＡＭ３にはラスタ・アドレスもアド
レスとして入力されている。

ＲＡＭ３の入力データ端子はデータｅパスに接続され、
その出力データ端子はデータ・バスおよびレジスタ５に
接続されている。レジスタ５にはＲＡＭ３から読み出さ
れるデータがセットされる。

レジスタ５の出力はシフト・レジスタ６に送られ、シフ
ト−レジスタ６ｖＣよって直列形式の表示ドツト・デー
タに変換される。この表示ドツト・データはディスプレ
イに送られる。レジスタ７の入力側はデータ・バスに接
続され、その出力は比較回路８の一方の入力端子に供給
される。さきにも述べたように、マイクロプロセッサ１
はレジスタ７に任意の値をセットすることができる。比
較回路８の他の入力端子にはレジスタ５のデータが供給
される。比較回路８の出力はマイクロプロセッサ１によ
って読み取られる。レジスタ９にはセレクタ１２の出力
データが供給され、比較回路８が不一致信号を出力した
ときセレクタ１２の出方データがレジスタ９にセットさ
れる。レジスタ１ｏにはレジスタ５の内容が供給され、
比較回路８が不一致信号を出力したときレジスタ５の内
容がレジスタ１゜にセットされる。マイクロプロセッサ
１はレジスタ９および１０の内容を読み取ることができ
る。なお、１サイクルの前半の時間帯はマイクロプロセ
ッサ１が画面バッファ２やＲＡＭ３をアクセスするため
の時間帯とされ、１サイクルの後半の時間帯は表示制御
部４が画面バッファ２やＲＡＭ３をアクセス制御する時
間帯とされている。

次に、第２図および第３図を参照しつつ本発明のディス
プレイ装置のメモリ・チェック方式について以下に説明
する。

■　画面バッファのチェックを行う。（これは従来のチ
ェック方式と特に変わるものではない。）■　ＭＰＵＩ
によ多画面バッファ２にコード（ＲＡＭ３のアドレスと
なる）を書き込む。

■　ＭＰＵＩによ、ｉＲＡＭ３にチェック・データ、例
えばＸｖ５５ｖ或いはＸｖＦＦｖ等の一様のデータをラ
イトするとともにレジスタ７にも同じチェック拳データ
を格納しておく。

■　表示制御部４にスタートを指示する。

■　表示制御部４によ多画面バッファ２からＲＡＭ３の
アドレスとなるコードが順番にリードされ、ＲＡＭ３か
らの読み出しデータがレジスタ５にセットされ、このレ
ジスタ５にセットされたデータはシフト・レジスタ６に
よりシリアル・データに変換さ扛表示ドツトデータとし
て出力され、ディスプレイ画面に表示される。

■　ＲＡＭ３からリードしてレジスタ５にセットしたデ
ータは、その都度比較回路８においてレジスタ７にセッ
トされたチェック・データと比較され、両データが不一
致、即ち正常でない場合は比較回路８は不一致信号を出
力し、不一致信号がなければ正常なメモリと判定し、Ｒ
ＡＭ３からの全データのリードが終了すれば、メモリの
チェックが終了する。

なお、レジスタ９と１０は付加的な回路であって、比較
回路８から不一致信号が出力されたとき、そのエラーの
生じたＲＡＭのアドレスおよび読み出しデータをセット
する。これにより障害阻止の発見を容易にすることがで
きる。本発明のディスプレイ・システムにおけるメモリ
・チェック方式は、ＭＰＵＩによって画面バッファ２を
定義し、ＲＡＭ２にチェックのデータをライトしたもの
をディスプレイ装置の本来の機能、即ち、表示のための
メモリ嘲り一ド機能を有し、画面バッファ２に定義され
たコードに相当するＲＡＭ３のデータを１フレーム・ス
キャンの間にリードし、表示する、という機能を利用す
ることによシ、チェック・データのリードそして比較を
１フレ一ム時間の短時間に実行することができる。さら
には、エラーの生じたメモリのアドレスおよびデータを
レジスタ等に格納することにより障害素子の発見が容易
になる。本発明はまた、ＭＰＵＩからだけでなく、外部
からチェック・データのライトをしても何ら差つかえな
いものでもある。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、従来
のメモリ・チェック方式の如く、１バイト単位でライト
してリードし、そして比較するというチェック方式と異
なり、ＭＰＵによってライトしたチェック−データは、
ディスプレイ装置の表示のため本来有する機能によって
バッファに定義されたコードに相当するＲＡＭのデータ
を１フレーム−スキャンの間にリードさｎるデータを比
較するので、リードと比較の段階をハード的に容易［実
現でき、マイクロプログラムの容量を減らすことができ
ることは勿論、チェックに要する時間が大幅に短縮でき
、装置の非稼働時間が短縮化による稼働状態へ早期に立
上ることができる、などの効果がある。さらには、比較
出力とＲＡＭのデータ′とを組み合わせることによって
障害メモリが早期、かつ容易に発見することができる効
果がある。

【図面の簡単な説明】

第１図は従来のディスプレイ装置のメモリ・チェック方
式を説明するフロー・チャート、第２図は本発明による
メモリ・チェック処理を説明するフロー・チャート、第
３図は本発明の一実施例を説明するブロック図である。 １・・・ＭＰＵｆマイクロプロセッサ）、２・・・画面
バッファ、３・・・ＲＡＭ　（ＣＧ等）、４・・・表示
制御ｆＪ、５，７．９と１０・・・レジスタ、６・・・
シフト・レジスタ、８・・・比較回路、　１１と１２・
・・セレクタ。 グ　１　図 エラー ′−Ｘ　２　図 、８９−了

Claims (1)

【特許請求の範囲】
1. 文字コードが格納される画面バッファと、上記画面バッ
   ファより読み出された読み出しデータに対応する文字パ
   ターンを出力するキャラクタ・ゼネレータ用ＲＡＭと、
   上記画面バッファおよび上記キャラクタ・ゼネレータ用
   ＲＡＭをリード／ライトできるプロセッサと、上記プロ
   セッサによって起動されるとともに上記画面バッファお
   よび上記キャラクタ−ゼネレータ用ＲＡＭのアクセスを
   制御する表示制御部と、上記キャラクタ・ゼネレータ用
   ＲＡＭからの読み出しデータを直列形式の表示ドツト・
   データに変換しディスプレイに送る手段とを有するディ
   スプレイ・システムにおいて、上記プロセッサによって
   期待値データがセントされる期待値データ・レジスタと
   、上記期待値データ・レジスタの内容と上記キャラクタ
   ・ゼネレータ用ＲＡＭからの読み出しデータとの比較を
   行う比較回路を設け、かつ、上記プロセッサが上記比較
   回路の出力を読み取り得るように構成したことを特徴と
   するディスプレイ・システムにおけるメモリ・チェック
   方式。