JPS58165103A - 好ましくない動作条件が起きた時に被制御回路から電力を除去するためのフエイルセ−フ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電気制御回路に関するものであり、更に詳しく
いえば被制御回路を調整する回路の故障のような、好ま
しくない動作条件が起きた時に、被制御回路から電力を
除去するための７エイルセー、□Ｋ１１ｔ泰、ｌ：４゜
アあ、。

１１ 〔従来技術］　１１．ｐ：　’　Ｉｌｌ、ｌ。

電子制御回路は従来広く用いられ、電子部品が小型とな
り、価格が低下し、かつそれらの部品のパワーが増大す
るにつれてますます広く用いられるようになって睡だ。

そのような回路線電子レンジ、工業用ロボット、化学処
理プラント、工業炉、医用Ｗ子機器、スペースシャトル
のような宇宙船、等の装置を制御するために用いられて
いる。たとえば大型の工業炉を用いている発電所の制御
（ロ）路が、その炉の火が消えた後で炉の燃焼機への燃
料の遮断ができなかったとすると、その炉が爆発する可
能性があり、もし爆発したとすると多額の財産が損害を
受けるとともに、多数の人命が失われることになるかも
しれない。したがって、故障した時に安全が確保される
ようにするフェイルセーフの電子制御回路を設計するこ
とが重要である。

従来の７工イルセー７回路の良い例が、本願出願人が特
許権を有する米国特許第３９５８１２６号に開示されて
いる。この制御回路は、それぞれの燃料弁を開放状態に
するために電力を必要とするソレノイドにより、燃焼機
への燃料供給を調整する。

したがって、たとえば何かの理由でそれらのソレノイ・
ドから電力が除去されたとすると、安全の要請に従って
燃料供給管が遮断される。前記米国特許に示されている
回路においては、電気機械的なリレーの常開接点を通じ
てそれらのソレノイドに電力が供給される。固体リレー
は電気機械的なリレーよりも短絡事故を起しやすく、短
絡事故が起ると燃料弁が危険なままに開放状態に放置さ
れるから、固体リレーを通じて電力を供給するよりも電
気機械的なリレーを通じて電力を供給する方かはるかに
安全である。前記米国特許に示されている制御回路スイ
ッチングトランジスタと、２個のコンデンサと、２個の
ダイオードと、１個の抵抗器とを含むリレー作動回路を
更に含む。各リレー作動回路は、ある最低周波数を有す
る７工イルセーフ信号がその作動回路に供給された時だ
け、関連するリレーに電力を供給する。このフェイルセ
ーフ信号線、燃料弁を開放状態に保つことが安全である
と制御回路が判定した時だけそのフェイルセーフ信号が
発生される。最低周波数で変化するフェイルセーフ信号
を要求することによシ、前記米国特許に示されている制
御回路の７エイルセーフの性質が更に向上する。その理
由は、その制御回路が高い信号レベルまたは低い信号レ
ベルを発生するようにして故障するよりも、連続して変
化する信号を発生するようにして故障を起すことが少い
からである。

前記米国特許に示されている種類の制御回路により大き
なフェイルセーフ特徴が得られるが、それでもその制御
回路を改良する余地はめる。たとえば、ある柚の電子部
品が故障した時に、前記米国特許に示されているような
１９１類のリレー作動回路を動作させるのに必要な最低
周波数以上で連続して、または断続して変化する信号を
それらの電子部品が発生するようにすることも可能であ
る。

〔発明の概要」　　　　　　　　　　　　　′本発明の
目的は、先行技術における前記した諸欠点を解消し、好
ましくない動作条件が起きた時に制御回路から電力を除
去する゛産めのフーイーセ−：ｙ＊ｔｔｉ、ａｊ＆−’
ｌ”あ　ａ　　；ｊ；、１１・１１ 本発明の他の目的は、故障を起した時に被制御回路へ電
力を供給し続けることが非常に少いようなフェイルセー
フ装置を得る仁とである。

本発明の更に他の目的は、好ましくない動作条件が断続
的に起きた時に、被制御回路から電力を連続して除去す
るための７エイルセーフ装置を得ることである。

本発明の別の目的は、コンピュータ制御回路に用いるた
めの７エイルセーフ装置を得ることである。

本発明の１実施例によれば、被制御回路を調整するため
に用いられる電子装置における故障のような好ましくな
い動作条件が起きた時に、その被制御回路から電力を除
去するためのフェイルセーフ装置が得られる。この７エ
イルセー７装置は、好ましくない動作条件が存在しない
と所定範囲内の周波数で信号レベル８０間で変化するフ
ェイルセーフ信号を発生する信：号発生器と、フェイル
セーフ信号に応答して、ス）１工イルセーフ信号がその
所定範囲内の周波数を肴、する時だけ被制御回路へ電力
を供給する電力制御−を含む。

本発明の他の実施例によれば、フェイルセーフ信号を発
生する信号発生器は２進ビット列を発生する要素を含む
。好ましくない動作条件が存在しなければ、フェイルセ
ーフ信号の所定の周波数範囲に対応する範囲内の周波数
で、そのビット列に所定のビットパターンが現われる。

この２進ピント列を受け、そのビット列を基準パターン
とくり返えし比較し、両者の一致に応じて信号レベルが
変化する出力を発生する比較装置が設けられる１゜本発
明の好適な実施例におい・ては、２進ビット列を発生す
るこの要素は、被制御回路を制御するためのプログラム
可能なコンピュータ装置を含むことができる。そのコン
ピュータ装置は、好ましくない動作条件が存在しなけれ
ば２進ビット列をコンピュータ装置に発生させるビット
送り命令を含む記憶装置を有する。その実施例に・おい
て杜、直列入力端子と並列出力端子を有し、コンピュー
タ装置により発生され九ビット列を受けるシフトレジス
タを比較装置が含む。その比較装置は２つの並列入力端
子を有する比較器も含む。一方の・並列入力端子には基
準パターンが供給され、他方Ｏ並列入力端子はシフトレ
ジスタの並列出力を入力として受ける。

本発明の更に他の実施例によれば、電力制御器社被制御
回路へ電力を供給するための電気機械的なリレーと、リ
レー作動器とを含む。電気機械的なリレーは電磁石と常
開接点を有し、それらの常開接点を通じて電力が被制御
回路へ供給される。

それらの常開接点を閉止状態に保つのに十分な電流が電
磁石に供給されなければ常開接点は開かれたままである
。リレー作動器は電力端子を有し、そのリレー作動器の
電力端子へ電力が供給されるとともに、７工イルセーフ
信号が所定範囲内の・周波数を有する時に、リレーの常
開接点を閉止状態に保つのに十分な電流を電磁石に供給
するように設計される。

本発明の更にまた他の実施例によれば、電力制御器は、
リレーの常開接点がひとたび開かれた時はそれらの常開
接点を電磁石が閉じることを阻止する保持解除要素を更
に含む。たとえば、本発明の好適な実施例においては、
常開接点がひとたび開放状態にされた時はリレー作動器
がもはや電力を受けず、リレーが保持解除状態に入るよ
うに、保持解除要素は電力をリレーの常開接点を通じて
リレー作動器へ供給するための要素を含む。本発明のこ
の面に従って、電力制御器は、常開接点を閉じて保持解
除状態を終らせるために十分な電流を選択的に供給する
ためのリセット要素を更に含む。

本発胸の更にまた他の実施例によれば、７工イルセー７
信号の信号レベル変化に応答してＩ！１の信号状態と第
２の信号状態の間でスイッチングするためのスイッチン
グ要素を含むリレー作動器が設けられる。そのスイッチ
ング要素Ｋ１１ｌ連して蓄積コンデンサと、スイッチン
グ要素が第１の信号状態にある時に蓄積コンデンサを充
電するための要素と、スイッチング要゛嵩がｌｌＩ２の
状態にある時、：： に電磁石に電流を供給す、るように電気機械的なリレー
の電磁石を通じて−ｉ・−コンデンサを放電させるため
の要素とが設けられ゛る。

本発明の更にまた他の実施例の面によれば、最高周波数
以下で起るフェイルセーフ信号の信号し一作動器が設け
られる。

以下、図面を参照して本発明の詳細な説明する。

〔実施例〕

まず、本発明を具対化したフェイルセーフ信号置１０が
示されている第１図を譲照する。このフェイルセーフ装
置１０は、回路１２のような被制御回路を調整するため
に用いられているコンピュータ１４０機能的な誤りのよ
うな好ましくない動作条件が起きた時に、その被制御回
路から電力を除去するために構成される。フェイルセー
フ装置１０は広い種類の回路を調整するために使用でき
る。

たとえば、このフェイルセーフ装置が燃焼機制御装置を
調整する些めに用いられたとすると、回路１２は燃焼機
へら燃料供給を調整する目的の燃料′）但 弁ソレノイド悶むことができる。

フェイルセーフ信号置１０はフェイルセーフ信号を発生
する信号発生器１６と、被制御回路１２へ電力を供給す
るための電力制御器１８で構成される。信号発生器１・
はフェイルセーフ信号を発生する。このフェイルセーフ
信号は、好ましくない動作条件が起きなければ最高周波
数と最低周波数の間の所定範囲内の周波数で信号レベル
を通常変化する。、　［力制御器１８は信号発生器１６
からの出力に応答して、フェイルセーフ信号が所定範囲
内の周波数を有する時だけ被制御回路１２へ電力を供給
する。

信号発生器１６はコンピュータ１４を有する１゜このコ
ンピュータ１４は２進ビット列を発生する。

この２進ビット列には、コンビエータ１４により検出さ
れる好ましくない動作条件が存在しなければ、フェイル
セーフ信号の所定範１ｉＫ対応する範囲内の周波数で所
定のビットパターンが現われる。

信号発生器１６は比較装置２０も含む。この比較装置２
０ａコンピユータ１４により発生された２進ビット列を
受け、そのビット列を基準パターンとく夛返えし比較し
、両者の一歇に応じて信号レベルを変化する出力を発生
する。

電力制御器１８は電力を被制御回路１２へ供給するため
の電気機械的なリレー２２を含む。このリレ−１２社電
磁石２４と常開接点２８．３０を含む。それらの常開接
点を通じて電力が被制御回路１２へ供給される。それら
の常開接点２１１．３０を閉じるのに十分な電流が電磁
石２４へ供給されなければそれらの常開接点は開かれた
ままである。

電力制御器１８はリレー作動器３２も含む。このリレー
作動器３２は電力端子３４．３６と、フェイルセーフ信
号の所定の周波数範囲の最高周波数以下で起る比較ｆｔ
ｔ２０の出力の信号レベル変化だけを送るための低域要
素３８とを有する。リレー作動器３２は、次の２つの条
件が満され九時だけ常開接点２魯、３０を閉じた１１に
するのに十分た電流を電磁石２４へ供給するように構成
される。

（１）作動器の電力端子３４．Ｓ＠へ電力が供給される
こと、（２）比較装置２０の出力が適切な所定範囲内の
周波数を有する仁と。電力制御器１Ｓは、常開接点２・
、３０がひとたび開かれた時に十分な電流が電磁石２４
へ供給されることを阻止するための保持解除要素も會む
。常開接点が開かれるとリレー作動器が電力を受けず、
リレー２２が保持解除状態に入るように、この保持解除
状態は、常開接点２８と３０を通じてリレー作動器３２
へ電力を供給するために２８Ｖ電源と常開接点２８の間
の接続部と、常開接点３０と作動器３２の正電源端子３
４の間の接続部とを含む要素を有する。保持解除要素は
、常開接点２８と３０を閉じて保持解除状態を終らせる
ために、電磁石２４に十分な電流を選択的に供給するた
めのリセット要＃ｃ４４も含む。

コンピュータ１４はマイクロプロセッサ４６を中心とし
て構成される。ここで説明している実施例では、マイク
ロプロセッサ４６紘アメリカ所在のインテル社（Ｉｎｔ
ｅｌ　Ｃｏｒｐｏｒａｔｉｏｎ）　ＪｌｌのＩｓｔ＠１
８０８５マイクロプロセッサである。コンピュータ１４
はランダム・アクセス・メモリ（Ｒ劃）４８と、読出し
専用メモリ（ＲＯＭ）　５　０・・ｉ、コンピュータ１
４を映ｇＩＩｉ１１！１子５５にインターフェイスする
ための並列■んポート５２と、直列ＶＯポート５４も含
む。

マイクロプロセッサ４６と、ＲＡＭ４１Ｂと、ＲＯＭ５
０と、並列ＶＯダボ−５２と、直列！ルボート５４はデ
ータバスＳ６とアドレス・制御パス５８とを介して相互
に接続される。データバス５６により８ビット並列デー
タ・セグメント（バイトと呼ばれている）をマイクロプ
ロセッサ４６と、このデータバスに接続されている他の
部品との間で送ることができる。アドレス・制御パス５
８によυマイクルプロセッサ４６はそのバスに接続され
てい−る種々の装置ｉアドレスでき、かつマイクロプロ
セッサ４Ｉと、パスＳＩＫ接続されている他の部品との
間で制御信号を送ることができる。好ましくない動ｆ１
″秦件４６によ１生されたクロックパルスをカウントす
るため、およびマイクロプロセッサ４６に割込むための
割込み信号を約１０きり秒ごとに発生するた応に、マイ
クロプロセッサ４６に割込みカウンタ６−“″が接続さ
れる。好ましくな・纂□・；ｉ・ い動作条件をベースと亨るコンピュータ装置に詳しい人
であればわかるであろうように、これまで説明したコン
ビエータ１４の素子と、それらの素子の間の相互接続は
周知である。

インテル社製のＩｎｔｅ１８２５５プ四グラム１周辺イ
フグラム１周辺インターフェイスれたＩ／ｌｌポート５
２はそれの出力端子のうちの２つの出力端子としてシフ
トレジスタ・データ線６２とシフトレジスタ・ストロー
ブ線６４とを有する。後で詳しく説明するように、好ま
しくない動作条件がコンピュータ１４の動作中に検出さ
れなければ、マイクロプロセッサ４６は３ピント・パタ
ーン「０１１Ｊ　　の連続するデータビットを１０４９
秒ごとＫＩ１０ポート５２のデータ線６２へ与える。マ
イクロプロセッサ４６は、各データビットがデータ１１
１１２に存在している間に，短−ストループパルスをス
トローブ線６４へ送り出す。したがって、正常な動作中
はくり返えしパターンｒ０１１Ｊを有するスト四−ブさ
れたデータビット列をコンビエータ１４が比較装置２０
０Å力端子へ連続して送シ出す。

比較装置２０はシフトレジスタ６６と比較器６８を含む
。シフトレジスタ６６はデータ１１６２に接続された直
列データ入力端子と、ストローブ線６４に接続されたス
ト四ーブ入力端子を有する。これＫＸ’り．スト四ープ
線６４にストローブパルスが存在する時は、データ線６
２上のデータをシフトレジスタ６６へ常に桁送りするこ
とができる。シフトレジスタ６６は４ビツトシフトレジ
スタであって、４ビット並列出力端子を有する。比較器
６８は４ビツト比較器であって、２つの４ビット並列入
力端子を有する。一方の並列入力端子にはビン）　ｒｏ
ｌｌｏＪを含むハードワイヤされた基準パターンが供給
される。このハードワイヤされた基準パターンは、それ
の基準入力端子の最初のビットと最後のビットを接地し
、中間の２つのビットを正論理電圧に接続することによ
シ比較器６Ｉへ供給される。比較器・・の他の４ビツト
入力端子はシフトレジスター６の４ビツト出力端子へ接
続される。

７工イルセーア信号である比較器６８の出力は、シフト
レジスター６かも受けた４つの入力の全てが、ハードワ
イヤされている基準パターン［０１１０Ｊの対比するビ
ットに一致する時だけ、高い論理レベルを有する。した
がって、〈シ返えされるビツト列ｒｏｉｔＪからのビッ
トをコンビエータ１４カ１０ミリ秒ごとに１ビツトの率
でシフトレジスタ６６へ供給する時は、そのシフトレジ
スタ中のパターンは３０ミリ秒ごとに「０１１０」とな
る。その結果、正常な動作中に、比較器６８により発生
されたフェイルセーフ信号は、３０ξり秒に１回、低い
論理レベルと高い論理レベルの間で変化する。

比較器６８の出力端子はリレー作動器３２の低域要素３
８へ接続される。この低域要素３８は光導電光結合器で
構成される。この光導電光結合器は、発光ダイオードを
含み、比較器６８の出力端子を接地する入力回路経路と
、リレー作動器３２の一部として接続され、通常の高イ
ンピーダンス状態から、光導電光結合器の入力経路の発
光グイ］ オードが光を発生した時に、低インピーダンス状ゝ１−
１１ 態に変る出力経路との２グ、：ユ回路経路を有する。

前記発光ダイオードは、−′−器６８の出力が高い＋Ｆ
′ｌ。

論理レベルになるたびに光を発生する。しかし、光導電
結合器の周波数応答は限定されることに注意されたい。

この光導電結合器の発光ダイオードがターンオンおよび
ターンオフされる頻度が１秒間当り４０サイクルをζえ
ると、光導電光結合器の出力経路が高インピーダンス状
態から低インピーダンス状態に変化する頻度が実際に低
下を始め、光導電光結合器の久方端子へ与えられる信号
の周波数が１秒間当り８ｏサイクルをこえると、出力経
路のインピーダンスが変化する頻度も大幅に減少する。

リレー作動器３２は、光結合器３８へ与えられたフェイ
ルセーフ信号のレベル変化に応答して第１の状態と第２
の状態の間でスイッチングするため（Ｄスイッチング要
素を含む。このスイッチング要素は抵抗器間、７２．７
４と、トランジスタ７６゜１６で構成される。ＴＯはリ
レー作動器３２の正電源端子１４と光結合器３８の出力
経路の間に直・、パ 列接続される。光、＃合１ｓｓｓの出力経路の他の側、
−。

祉通常紘接地さ些する、。抵抗器Ｔｏと光結合器３８と
の共通接続点は粋便トランジスタ７６のベースに接続さ
れ、トランジスター６のニオツタは抵抗器１２を介して
正電源端子８４に接続される。トランジスタ１６のコレ
クタは抵抗器１４を介してリレー作動器３２の負電源端
子へ接続される。リレー作動器３２はアース電位を有す
る。トランジスタ１６のコレクタと抵抗器７４の共通接
続点はＮＰＮ　）ランジスタフ８のベースに接続される
。トランジスタ７８のエミッタは負電源端子３６へ接続
される。光結合器３８の出力・経路が高インピーダンス
状態にある時は、トランジスタＴ６のベースは抵抗器１
０を通じて高レベルにされるから、このトランジスタは
ターンオフされて抵抗−Ｔ。

を電流が流れる仁とを阻止し、その九めにトランジスタ
７８のベースが低レベルにされてトランジスタ７８はタ
ーンオフされる。しかし、比較器６８の出力が高レベル
になると、光結合器３８の出力経路が低インピーダンス
状態となり、そのために抵抗器７０を通じて電流が流さ
れる。そのために、トランジスタＴ６のベースに与えら
れている電圧がそのトランジスタをターンオフするのに
十分低いレベルまで低下し、その結果として電流が抵抗
器７４を通じて流され、したがってトランジスタＴ８の
ベース電圧はそのトランジスタをターンオンするまで十
分に上昇する。したがって、比較器６８はトランジスタ
７８を含んているスイッチング装置を、トランジスタＴ
８がオフ状態である第１の状態と、トランジスタ７８が
オン状態である第２の状態の間でスイッチングされる。

リレー作動器３２は蓄積コンデンサ８ｏと、抵抗器８２
とダイオード８４．８６を含んでトランジスタ７８がオ
フ状態の時に蓄積コンデンサ８ｏを充電させるための要
素と、トランジスタＴ８がオン状態の時に蓄積コンデン
サ８ｏを電磁石を通じて放電させるためにダイオ一ド１
８を含む要素も含む。リレー作動１１３２は電磁石２４
と正電源端子３４０間に接続されるコンデンサｓＯも含
む。

トランジスタＴＩがオフ状態であると、正電荷が正電源
端子３４から抵抗ＩＨ２とダイオード８４゜＠６を通じ
てコンデンサ８０へ移動し、このコンデｙｔｓｏを充電
する。この時に祉、ダイオード−８のカソード電圧が＝
ンデンプ＄Ｏの電圧より高いから、多量の電荷紘電磁石
２４を通らない。

しかしトランジスタ１８がオン状態になると、ダイオー
ド８６のアノードとダイオード８８０カソードに接続さ
れているトランジスタ７８のコレクタ電圧がアース電圧
に近い電圧まで低下する。そのために、コンデンサ８０
に充電されている正電荷が電磁石２４とダイオード８８
と、トランジスタ１８のコレクターエミッタ経路とを通
ってアースへ流れる。電磁石２４をその電流が１回流れ
ただけではリレー２２を動作させず、そのリレーの常開
接点２８．３０を閉じるには十分ではないが。

フェイルセーフ装置１０が正常に動作している間は比較
器６８の出力がトランジスタ１８を１秒間に約３３回オ
ン−オンおよびターンオフし、したがって１秒間に約３
３回電流ノチルスを電磁石に流す。この周波数の電流パ
ルスはリレー２２をオン゛。

状態にして、それの常開接点２′□８，３０を閉じさせ
るのに十分である。　　　　　１′：：：“・ず、″ 第１図に示す装置を用いて行った試験によれば、リレー
２２をオン状態にするために電磁石２４に十分な電流を
流すためには、比較器６８の出力の最低周波数は１秒間
に約２０サイクルであることが判明している。リレー作
動器３２の最高周波数応答は１秒間に約４０サイクルに
達する。この周波数では電磁石２４を流れる電流は最大
となる。

光結合器３８に供給される信号の周波数が１秒間に８０
サイクル以上になると、この光結合器の低域特性のため
に電磁石２４を流れる電流パルスの周波数が、リレー２
２をオン状態にして常開接点２８．３０を閉止状態にす
るために必要な周波数以下に低下させられる。したがっ
て、第１図に示す回路で社、リレーをオン状態に保つた
めに必要な所定の周波教範ｉ！Ｉａ１秒間におよそ２０
〜８０サイクルである。

先に説明したように、接続部４０は正の直流四ボルト電
圧を常開接点３０へ供給し、接続部４２、： は常開接点２８をリレー作動器３２の電力端子３４、、
′１ に接続する。したがうヤ、リレー２２がオン状態にされ
ると、常開接点２１１．３０を通じて２８ボルトの電圧
が電力端子３４へ供給される。しかし、比較器６８から
の７工イルセーフ信号の周波数がリレー２２をオン状態
に保つために必要な所定範囲内の周波数以下になったと
すると、リレー２２はオフ状態となって常開接点２８．
３０が開かれるから電力は電力端子３４へ供給されなく
なる。したがって、リレー２２がひとたびオフ状態にな
ると、リレー作動器３２とｔＷＩｉ石２４から電力が除
去されてリレー２２は保持解除状態に入る。この保持解
除状態においては、比較器６８により発生されたフェイ
ルセーフ信号の周波数が所定の周波数範囲に再び入るか
どうかとは無関係に、リレー２２はオフ状態を保つ。７
エイルセーフ装置１０のこの保持解除特徴は望ましいも
のである。なぜなら、コンピュータ１４がフェイルセー
フ信号を所定の周波数範囲から外れさせることが、短い
期間でも、十分に信頼度が低いものとすると、被制御回
路１２の制御を任せることがらｔｂ安全でなくなる。

電力制御器１８のリセット要素４．４は、常開接点２８
．３０を閉じさせて保持解除状態を終らせるのに十分な
電流を選択的に供給するように構成される。このように
構成することは、たとえば、コンピュータ１４について
試験を行って、コンピュータ１４に被制御回路１２を動
作させ続けることが安全であると判定された後では望ま
しいことである。−リセット要素４４は、電力制御器１
８に初めて電力を供給する間に、作動器３２とリレー２
２に電力を供給するためにも用いられる。

リセット要素４４はトランジスタ９２と抵抗器９４を含
む。抵抗器９４はトランジスタｓ２のコレクターエミッ
タ回路と正の２８ボルト亀源の間に接続される。接続Ｓ
ＳＳが、抵抗器９４とトランジスタ９２の共通接続点と
リレー作動器３２の電力−子３４との間に接続される。

接続線９６はリレ−２２常閉接点・８に接続される。リ
レー２２がオフ状態の時にのみ接点２８へ接続される。

したがって、リレー２２が保持解除状態にあるオフ状態
で、まだオン状態になっていない時は、トランジスタｓ
２のコレクタがリレー作動器３２の正端子３４に接続さ
れる。正電源とタイＺング・コンデンサ１０２０１つの
端子の間に抵抗器１００が接続される。コンデンサ１Ｇ
２の他の端子は接地される。抵抗５器１００とコンデン
サ１０２の共通接続点はツェナーダイオード１０４を介
してトランジスタ９２０ペースに接続される。ダイオー
ド１０６のアノードは、抵抗器１００とコンデンサ１０
２の共通接続点に接続され、ダイオード１０６のカソー
ドは正電源に接続される。光結合器３８の出力経路、ま
たはコンデン−Ｆ１０２と抵抗器１００との共通接続点
を接地する押しボタン１０Ｂが設けられる。押しボタン
１０１１が光結合器３８を接地する位置に通常あシ、か
つオペレータによシ押された時だけ抵抗ａ１１００とコ
ンデンサ１０２の共通接続点を接地するように、押しボ
タン１０８は構成される。

電力制御器１８に電力が最初に４見られる時にはコンデ
ンサ１０２の電荷は無視でき、したがって、ツェナーダ
イオード１０４ｔ−逆バイアスし、トラン、□、２゜６
．Ｘ　−：ＬＪ””””ｊ　ｐ接合１２．イアユしてト
ランジスタ９２をターンオンさせるために十分な電圧が
抵抗器１００とコンデンサ１０２の共通接続点に与えら
れないから、トランジスタ１１２ａターンオンされ表い
。したがって、電力制御器１８の最初のスタート時Ｋａ
）ランジスタ９２はオフ状態であり、そのコレクタ電圧
はＩＫオームの抵抗器９４を通じて約２８ボルトまで引
きあげられる。この高い電圧レベルは接続線９６と、常
閉リレー接点９８と、リレー接点２Ｂを介してリレー作
動器３２の正端子３４へ与えられる。この時に祉、後で
説明するように、コンピュータ１４は、比較器６８の出
力端子からの高レベル信号は出さないようにプログラム
され、したがって、光結合器３８の出力経路は高インビ
ニダンスとなる。したがって、端子３４に与えられた正
電圧のためにコンデンサ＠Ｏ紘高い電圧レベルまで充電
される。

正常な動作条件の下では、コンデンサ８ｏが充電時間を
ひとたび有、、ｉｔ−ると、コンピュータ１４は比較器
６８の出力大１１１′□ｉ、−、、秒間に約３３サイク
ルの速さて変化させ始め、そ□のためにリレー２２がタ
ーンオンさせられて、端子３４を常開リレー接点３゜で
２２ボルトの電源に接続する。

この初期設定期間中に、正電荷が抵抗器１００を通じて
コンデンサ１０２に少しづつ充電される。１秒よシ短い
時間が経過した後では、コンデンサ１０２０１子間電圧
は１０ボルト以上になる。この°電圧にツェナーダイオ
ード１０４を逆バイアスする、したがってトランジスタ
９２をターンオンするのに十分である。トランジスタ９
２がターンオンされると、そのトランジスタのコレクタ
電圧が低くなり、その低電圧を保って常閉接点９８に電
力が供給されることを阻止する。そうすると、初期設定
後にリレー２２がターンオフされるものとすると、リレ
ー作動器３２が電力を受けることが阻止され、したがっ
て、リレー２２が保持解除状態に入ることが可能となる
。

すＶ−２２の保持解除状態を終らせたい時には、押しボ
タン１０８を一時的に押して、抵抗器１００とコンデン
サ１０２の共通接続点１０２を接地させる。

このように一時的に接地させるだけで、コンデンサ１０
２を放電させてトランジスタ９２をターンオフするのに
十分である。したがって、リセット要素４４が、初期設
定期間中に起る状態と同様な状態へ戻される、すなわち
、トランジスタＳ２のコレクタ電圧が１秒間より短い時
間の間高くなって、電力を常閉接点１１８を通じて正端
子３４へ供給できるようにし、したがって、比較器６８
の出力が所定の周波数範囲内であるならば、十分な電流
を電磁石２４を通じてリレー２２へ供給できるようにす
る。

次に、コンピュータ１４に↓リデータ線６２を　。

介してシフトレジスタ６６へ送られるビット列の例が示
されて−る９２〜４図を参照する。第２図は誤差を生じ
ないデータの流れを示す、このデータの流れで社１０建
り秒ごとに個々のビットが送られ、３０ンり秒ととＫ　
［０１１Ｊのビットパターンが反復される。３０オリ秒
ごとに比較器６８はシフトレジスタ６６内にあるビット
パターｙｒｏｔｘｏ」を見つけることが第２図かられか
る。このビットパターンｒ０１１０Ｊは比較器６ｓに論
理的に高レベルの信号を発生させる。第３図に示すビッ
トパターンは、「誤り」と記されている矢印により示さ
れているように、「１」であるべき１つのビットが［０
］と表っていることを除き、第２図のビットパターンと
同じである。この「０」が生ずるだけで、比較器６８が
、６ミリ秒の間、論理的に高いレベルの信号を発生する
ことを十分に阻止することがわかる。この６ミリ秒とい
う時間社、リレー２２がターンオフされて常蘭接点２８
．３０か開かれ、リレー２２を保持解除状態にするのに
十分な長さである。第４図に示されているピント列扛、
「ｉ＃４す」と記載されている矢叩で示されているよう
に、「０」であるべき１つのビットがｒｌＪとなってい
ることを除き、第２図のビット列と同じである。この１
つの誤りで、比較器６８が高レベルの信号の発生を９０
叱り秒の間阻止するのに十分であシ、更に、リレー２２
を保持解除状態に入れるのに十分である。正常動作中に
データ線６２へ与えられるビットの流れは非対称であｆ
ｆｌ′−「０」の数とｒｌＪ□１ の数が異なることが第２図か、ら：：わかる。そのよう
な非対称信号はフェイルセーフ装置１０で用いられる。

その理由は、コンピューター４が、「１１００Ｊのよう
な対称的なビットパターンを発生することよりも、非対
称的なビットパターンを偶然に発生することの方がよシ
起りにくいと考えられるからである。

次に、第５〜１２図を参照してコンピュータ１４のプロ
グラミングを説明する。

第５図はコンピュータ１４の初期設定プログラム部分を
示すもので、本発明に関連するものである。スタートす
ると、マイクロプロセッサ４６はＸｆッ：ｌ；’　５０
２を実行する。このステップでは、３つのビット送りレ
ジスタ対を初期設定値で設定するものである。各ビット
送りレジスタ対はＲＡＭ４８内の２つの別々のアドレス
より成る。各アドレスは８ビツト２進値を保持する。そ
れらのレジスタ対の第１のもののアドレスの１つがマイ
ナス１の値を有し、他の１つ一ダラス１の値を有するよ
うに、その第１のものが：セットされる。また、それら
の対の第２のものめ□°１子ドレスの１つがマイナス２
の値を有し、他の１ちがプラス２の値を有するように、
その第２の４のがセットされる。最後に、それらの対の
うちの第３の対のアドレスの１つがマイナス３の値を有
し、他の１つがプラス３の値を有するようにその第３の
対がセットされる。ステップ５０２が終ったら、マイク
ロプロセラｔ４６はステップ５０４へ進む。ステップ５
０４においては、データ４１１１６２とストローブ線６
４に接続されているボートが保持された出力ボートとし
て機能するように、並列Ｉ１０ボート５２のプログラム
可能な周辺インターフェイスをプログラムする。この好
適な実施例で用いられるＩｎｔ＠１８２５５プログラム
可能周辺インターフェイスに対してそのプログラミング
をどのようにして行うかについての記述が、１９７５年
９月にインテル社によりＩ＠行された［Ｉｎｔ＠１８０
８０マイクロコンピュータ・システムズ・ユーザー慟マ
ニュアル（Ｉｎｔ＠１８０８０　Ｍｉｃｒｏ＠ａｍｐｕ
ｔ＠ｒ８ｙｓｔ＠ｍｓ　Ｕｓ＠ｒ　胤ｎｕａｌ）Ｊに含
まれている。凶ボート５２がプログラムされると、マイ
クロプロセッサ４６はステップ５０６へ進む。このステ
ップは＠６図に示されているフラッシュ・ルーチンを求
める。このフラッシュ・すブルーチンにおいては、まず
ステップ５０８を実行する。ステップ５０８ではマイク
ロプル七ツナ４６祉零レベル出力をデータ１１１＠２に
与えさせる。ＶＯボート５２へ与えられた値が保持され
るように並列！ルボート５２は動作するから、この零レ
ベル信号は、マイクロプロセッサにより変えられるまで
データ線６２に留まる。ステップ５０８における動作が
終ったら、マイクロプロセラｔ４６はステップ５１Ｇへ
進み、６個のストローブパルスをストローブ線へ出させ
る。

マイクロプロセッサ４６Ｆｉ、まず高レベル信号をスト
ローブ線６４に置き、次に低レベルの信号をストローブ
ｍ＠４に与えて、立上り縁部と立下り縁部の両方を有す
るパルスを作るようにする。データ１１１！２からの連
続する零出力と、線６４からの６個のストローブパルス
とに応答してシフトレジスタ６６は６備の「０」を桁送
りさせられる。これによりシフトレジスタ６６は十分に
零クリヤされる。

ステップ５１０が終ったら、プログラムは第６図のフラ
ッシュ・ナブル−チンから＠５図のスタート・サブルー
チンへ戻シ、そζでステップ５１２へ進む。このステッ
プでは、まず、データ線６２上の信号を［１」にセット
し、次に１ｓ６４上の２個のストローブパルスを送るこ
とにより、２個の［１１ピントがシフトレジスタ６６に
よ桁送りされる。

このようにするのは、シフトレジスタ６６がパターンｌ
０ＩＩＯＪを最初に持たせるために１つのｆ−Ｏｊピン
トを送ることだけが求められるようにするためである。

この動作が終ると、プログ２ムはステップ５１４へ進む
。このステップにおいては、十分な電荷がリセット回路
４４から常開接点８８を通ってコンデンサ８０へ流れる
ことができるように、マイクロプロセッサは建り秒台の
短時間だけ待つ。

こうすることによシ、比較器５８が光結合器３８の出力
経路を低インピーダンス状態に切９換える前に、コンデ
ンサ８０をを電できることになる。

その出力経路が低インピーダンス状態になると、電荷が
コンデンサ８０か、、ｇ、彷流させられる。ステップ５
１４における遅砥蒔関が経過して、コンデンサ８０が充
電の機会を持った後は、マイクロプロセッサ４６のプロ
グラムは＠５図に示すスタート・ルーチンを出て、１１
７図に示されている主プログラムの実行を開始する。

第７図を参照して、正常な処理動作中は、マイフルプロ
セラｔ４６の動作は、ブロック５１６，５１８で示され
ている制御機能の実行と、ブロック５２０゜５２２で示
されている診断機能の実行とに分割される。制御機能５
１６，５１８は、マイクロプロセッサ４６が被制御回路
１２を制御および監視し、第１図に示される映倫端末装
置５５のような制御端末装置と交信する機能である。そ
のような制御、監視および交信のような機能はコンビエ
ータ制御回路の分野において棗（知られている。診断機
能５２０゜５２２には、鳩試験、圏試験のようなコンピ
ューター４の動作条件の点検と、マイクａコンピュータ
の診断試験の１分野における当業者にとって良く知られ
ているー、、類の命令セット試験である。第し：。

７図に示されているように、コンピューター４の１ 制御機能と診断機能は制御サイクルと呼ばれるサイクル
の形でセットされる。この制御サイクルは、そのサーイ
クル中に行うべき制御機能と診断機能との数に応じて、
約２０〜２００　ミリ秒の範囲の周期でくり返えされる
。第７図に示されているように、コンピュータが任意の
１つのストリ−ｆ　（ｓｔｒ＠ａｃｈ　）におけるそれ
の制御機能を実行することを割込まれる時間ｔｔｌ−減
少させるように、診断機能は制御サイクル中の異なる２
個所の点で実行される。

制御サイクルの実行中は、割込みカワンタ６０は、１０
ミリ秒ごとに約１回ずつ、割込み信号をマイクロプロセ
ッサ４６へ送る。マイクロプロセッサ４６は割込み可能
モードと割込み不能モードの２つのモードのいずれかで
動作できる。割込み可能モードにおいては、マイクロプ
ロセッサは現在それが行っている動作を一時的に停止し
、割込みルーチンを実行する。割込み不能モードにおい
ては、マイクロプロセッサ４６は割込みを無視する。正
常な動作中は、マイクロプロセッサ４６は割込み可能モ
ードで動作し、割込みカクンタ６０により発生された６
割込みに応じて、＠７図に示されている諸機能の実行を
一時的に停止し、第９図に示すビット送りサブルーチン
を実行する。

しかし、第７図の制御機能５１６と５１８″！ｌたは診
断機能５２０，５２２の実行中にマイクロプロセッサが
好ましくない動作条件を発見したとすると、マイクロプ
ロセッサは第８図に示されている障害ループに入る。こ
のループにおいては、マイクロプロセッサは２つのステ
ップ５２４，５２６を連続してくり返えし、リレー２２
をオン状態に保ち、および被制御回路１２ｔ−オン状態
に保つために必要なピント列を発生することを阻止する
。ステップ５２４では、マイクロプロセッサは割込み不
能モードに自身で切シ換わるから、マイクロプロセラ？
紘カクンタ６０により発生された割込みにはもはや応答
せず、第９図に示すビット送り命令の実行を阻止する。

それから障害ループがステップ５２１１を実行する。こ
のステップではマイクロプロセッサは第６図のフラッシ
ユ・ルーチンを呼ぶ。

診断機能５２０，５２２により、マイクロプロセッサの
ＲＡＩＭｔたは圏の試験により示されるメモリの障害、
ま九ｉ′ｉマイクｐプロセッサの命令セット試験により
示されるマイクロプロセッサの障害のような重大な障害
が検出されると、マイクロプロセッサ４６は第８図の障
害ループに入る。同様に、制御機能５１６，５１８に含
まれている複数の信頼度試験の１つによりある重大な障
害が検出されると、マイクロプロセッサは第８図の障害
ループに入る。

たとえば、被制御回路１２の制御におけるタイミング時
間をカクントするために用いられる全てのカクント値が
２つのレジスタに格納される。一方のレジスタにおいて
は力９ント値は正の数として表され、他方のレジスタに
おいては力９ント値は対応する負の数として表される。

したがって、カクント値が変るたびに、一方のレジスタ
の内容を対応する量だけ増加し、他方のレジスタの内容
を対応する量だけ減少しなければならない。次に、それ
らのレジスタにおける値門試験してそれらの１４４．： 値が相補的なものであることを確認し、もし相補６直・ 的なものでなければ、マイクロプロセラｆ４＠、！：Ｒ
ＡＭ４８のいずれかが信頼て睡ないという指示が行われ
、プログラムは第８の障害ループに入る。同様に、シフ
トレジスタ６・または被制御回路１２と交信する目的で
、出力値が並列Ｉ／ｌｌポート５２へ送られるたびに、
インターフェイス５２に保持されている値がマイクロプ
ロセッサ４６にただちに読み戻されて、その値が送り出
されたばかりの値と等しいかどうかについての判定が行
われる。

もし等しくないとすると、マイクロプロセッサ４６また
は並列インターフェイス５２のいずれかが信頼でき表い
という指示が与えられるから、マイクロプロセンナは＠
８図の障害ループに入る。制御機能の実行中に行われる
別の試験は範囲点検である。たとえば、メツセージがＩ
／ｌ）ポート５４を介して映偉端末装置５５へ送られる
たびに、そのメツセージ中で送られ′＃、キャラクタの
数がカリントされる。ここで説明１ている実施例では、
送ることをコンピュータがプログラムされているメツセ
ージ線いずれも４０−．７　？フタ長より長くない。

したがって、メツセージ中の送られた中ヤラクタのカク
ントが４０以上であると、誤りの指示がされて、マイク
ロプロセッサは１１！８図の障害ループに入る。

好ましくない動作条件が検出された時にマイクロプロセ
ッサ１４を割込み不能状態に置くために、第７図に示さ
れている制御機能と診断機能の実行中に、他の多くの種
類の信頼度試験を実行できることが当業者には明らかで
あろう。

マイクロプロセッサ４６が割込み可能モードにある時は
、カワンタ６０が割込みを生ずるたびに、マイクロプロ
セッサは第７図に示されている諸機能の実行を一時的に
停止して、第９図に示すビット送り割込みルーチンに入
る。このルーチンにおける第１のステップ５２８は、第
１のビット送シレジスタ対の内容を減少させることであ
る。このレジスタ対は、第５図に示す初期設定ルーチン
においてマイナス１とプラス１にセットされたアドレス
値を有するレジスタ対である。このレジスタ対の内容を
減少させると、それぞれの各アドレス中の値が１だけ零
に近い方へ動く。したがって、たとえば、第９図のサブ
ルーチンの第１回目では、第１のレジスタ対内の値はと
もに零にセットされる。ステップ５２８が終ると、プロ
グラムはステップＳＳＯへ進む。このステップでは、レ
ジスタ対における値が変化し表かったかどうかの判定が
行なわれる。この判定は、レジスタ対の内容を加え合わ
せて、その和が零に等しいかどうかを調べることにより
行われる。第１のレジスタ対の内容の和が零に等しく々
く、マイクロプロセッサ１４が−りを生じたことが示さ
れると、プログラムＦｉｒｊ４８図の障害ループへ分岐
する。この障害ループではマイクロプロセラ′ｒｒ１４
の割込みかくり返えし不能とされ、シフトレジスタ８６
がクリヤされる。

そのためにリレー２２がターンオフされ、被制御回路１
２から電力が除去される。

しかし、第１のビット送９レジスタ対の値が不変であれ
ば、プ■グツムはステップ５３２へ進む。

このステップ５３２では、そのレジスタ対の第１のレジ
スタの値が零に等しいかどうかについての試験が行われ
る。もし等しければ、それは、たとえば、初期設定の後
で第９図のサブルーチンに初めて入った時のように、プ
ログラムは第１０図のサブルーチンへ分岐する。このサ
ブルーチンにおいては４第１のステップ５３４は、第１
のレジスタ対の値をマイナス３とプラス３にリセットす
る仁とを含む。次に、ステップ５３６では、データ線６
２上の値が１−０１にセントされる。最後に、ステップ
５３８では、マイクロプロセッサはストローブパルスを
線６４上に発生させる。そうすると、データー６２上の
１０１値が桁送りされてシフトレジスタ６６に入れられ
る。第１のビントップルーチンが終ったら、プログラム
はステップ５４０へ戻る。このステップは、第１のレジ
スタ対の値が零でない時にプログラムが直接進むステッ
プと同じステップである。

ステップ５４０〜５４６はステップ５２８〜５３３に非
常に類似している。すなわ□ち、ステップ５４０におい
ては、第２のビット送が：ｔ：：：レジスタ対の各アド
レス値が１だけ零に近づけら１１．１ｍる。ステップ５
４２においては、第２のレジスタ対の和が零に等しいか
否かについての試験が行われる。その和が零に等しくな
いと、プログ２ムは障害ループに入り、そこでリレー２
２が保持解除状態に入って、被制御回路１２から電力が
除去される。一方、第２のレジスタ対の値が相補的なも
のであるとすると、プログラムはステップ５５４へ進む
。このステップではそれらのレジスタ対の値が零である
か否かについての判定が行われる。もし零であればプロ
グラムはナブル−チン５４６へ進む。このサブルーチン
の詳細がＩｆ！１１図に示されている。このサブルーチ
ンは、第１のステップ５４８が、第１のレジスタ対でれ
なくて、第２のレジスタ対をリセットすることを除いて
、１１１０図に示されているナブル−チンと同じである
。ＩＩＥ２のステップ！４１１で鉱、最終的に、「０」
でなくて［ＩＪをシフトレジスタ６６に送らせる。

ナブル−チンｓ４６が終った後で、または醜２の１・・
′／ レジスタ対の内容：が零でないことがステップ５４４）
１”、′ で判定が行われ専一で、プレグラムはステップ５５０へ
進む。ステップｓｓｏ　−ｓｓｓに含まれているブーグ
ラミング紘、第２のビット送９レジスタでなくて第３の
ビット送ｐレジスタに関して行われることを除き、ステ
ップ５４０〜５４６に含まれているプログラミングと同
じである。すなわち、ステップ５５０゛においては第３
のレジスタ対の内容が減少させられて、そのレジスタ対
の各アドレスの値が零に１だけ近くされる。ステップ５
５２においては、第３のレジスタ対における値が変った
かどうかについての判定が行われ、もし変っておればプ
ログラムは鯖８図に示されている障害ループに入る。そ
うすると、被制御回路１２から電力が除去される。また
、第３のレジスタ対における値か不変であれば、Ｉ！３
のレジスタ対の値が零であるか否かについての判定がス
テップ８！４で行われる。

その値が零でなければ、プログラムは第９図のビット送
シサシルーチンを出て、プログツムは、割込みが発生さ
れる前に行われた１１７図のナブル−チンへ戻される。

まえ、第３のレジスタ対の内容が零であると、プログツ
ムはステップ５５６へ分岐する。このサブルーチンの詳
細を１１１１２図に示す。

このナブル−チン酸、第１のステップ５５６において、
第２のレジスタ対でなくて第３のレジスタ対がリセット
されることを除いて、第１１図に示すナブル−チンと同
じである。

以上説明したように、第５図の初期設定手続により、第
１のビット送やレジスタ対により表されている値が１　
にセットされ、第２のビット送シレジスタ対により表さ
れている値が２にセットされ、第３のピット送シレジス
タ対により表されている値が３にセットされる。＠９図
のビット送９割込みナブル−チンが呼出されるたびに、
三対の各ビット送りレジスタ対における値が１だけ減少
させられ、その減少により零に値がセットされるレジス
タ対扛それに対応する第１０．１１または１２図のビッ
トツブルーチンを実行して、それの値を３にリセットす
る。このように、第９図の割込みナブル−チンが最初に
呼出された時は、第１のレジスタ対の内容が零まで減少
させられ、「ＯＪビットが第１０図のナブル−チンに従
ってシフトレジスタ６６へ送られる。第９図のサブルー
チンが２回目に呼出されると、第２のレジスタ対の値が
零にセットされ、ｒｌＪが第１１図に示すサブルーチン
に従ってシフトレジスタ＠６へ送られる。最後に、第９
図のサブルーチンが３回目に呼出されると、ｗｃ３のレ
ジスタ対の値が零にセットされ、［１１が第１２図のサ
ブルーチンに従ってシフトレジスタ６６へ送られる。引
き続く各場合に割込みが発生される、第１０．１１．１
２図のサブルーチンを引き続いて呼出すこのパターンは
反復されるから、正常な動作条件の下では、ｌ−０１１
Ｊのピントパー−７がシフトレジス！６６へくり返えし
送られ、そのために比較器６８が所定の周波数範囲内の
周波数を有するフェイルセーフ信号が発生させられる。

そうするとリレー２２がターンオンされるから被制御回
路１２に電力が連続して供給される。

以上説明した本発明の好適な実施例により、好ましくな
い動作条件が起きた時に被制御回路から電力を除去し、
リセットボタンにより電力を再び供給するまではその回
路に電力を供給しないよう□ にするための装置が得られると・とがわかる。また、以
上説明した装置のリレー作動器に用いられる光結合器の
低域特性により、光結合器に供給されるフェイルセーフ
信号が比較的狭い所定の周波数範囲内の周波数を有する
限抄は、リレー２２がオン状態を保って、リレー２２が
ランダムな振動によ゛つてオン状態を保つ機会を少くし
ていることがわかる。同様に、比較装置２０を使用する
ことにより、フェイルセーフ信号が適正な周波数を有す
るようＫするためにコンピューター４の出力が特定のパ
ターンを持たなければならないようにして、コンピュー
ター４の誤動作により被制御回路１２へ電力が加えられ
る可能性を史に低くしている。

以上説明した本発明の実施例は種々変更できることを理
解すべきである。たとえば、シフトレジスタ６・へ与え
られる２進ビット列を発生するためにコンピュータでな
くてハードワイヤされた回路を使用できる。また、フェ
イル信号発生器１６は、アナログ回路を発生するために
、１１１図に示：、・： されているデジタル回路でなくてアナログ回路を含むこ
とができることも理解すべきである。更に。

フェイルセーフ信号がその適正な所定周波数範囲内の周
波数を持たなくなった時に、被制御回路から電力を除去
するために他の種類の電力制御器も使用できることを理
解すべきである。また更に、先に説明したプログラム以
外に１本発明の装置を機能させるために多くのプログラ
ムを使用できることは、コンピュータ・プログラミング
の当業者には明らかである。

【図面の簡単な説明】

第１図は本発明の７エイルセー７装置の一５Ｊ！施例の
ブロック回路図、第２図乃至第４図は第１図ニ示スフエ
イルセーフ装置のコンピュータにより発生されたビット
列の線図、＠５図乃至第１２図は第１図に示すフェイル
セーフ装置のマイクロプロセツナで用いられるプルグラ
會ングの流れ図である。 １０・・・・フェイルセーフａｔ、１４・・・自＝ンピ
エ−７，１６・・・・７工イルセーフ佃号発生器、１８
・・・・電力制御器、２０・・・・比較装置、２２・・
・・リレー、２４・・・・電磁石、２８．３０・・・・
リレーの常開接点、３２・°）・・・リレー作動器、３
４．３１１・・・・電力端子、３８・・・・光結合器（
低域要素）、４４・・・・りセット要素、４６・・・・
マイクｐプロセツナ、４１１・・・・１１Ｍ％　５０・
・・・ＲＯＭ。 ６・・・・・シフトレジスタ、６８・・・・比較器。 ！許出願人　　　エレクト四二りス・コーポレーション
・オプ・アメリカ 代理人　山川政樹（ｌリム１名） ＦＩＧ、２ ＦＩＧ、３ ！ 誤り ＦＩＧ、４ Ｆ　ＩＧ、　７ ＦＩＧ、１０ ＦＩＧ、　１２ ＦＩＧ、ＩＩ ＼

Claims (1)

1. 【特許請求の範囲】 （１１好ましくない動作条件が存在しなければ、最高周
   波数と最低周波数の間の所定範囲内の周波数で信号レベ
   ルを過室変化する７工イ゛ルセーフ信号を発生する要素
   と、電磁石と機械的な常開リレー接点を有し、被制御回
   路へ電力を供給すゐための電気機械的表リレーと、電力
   端子と、前記最高周液数以下で起るフェイルセーフ信号
   のレベル変化を送るための低域要素を有し、前記電力端
   子へ電力が供給されるとともに、前記信・号レベルの変
   化が前記所定範囲内の周波数を有する時に、前記電磁石
   に十分な電力を供給して前記常開接点を閉止状態に保つ
   リレー作動器と、を備え、前記常開接点を通じて電力が
   前記回路へ供給され、前記電磁石に十分な電力が供給さ
   れてそれらの常開接点を閉止状態□に保たなければ、そ
   れらの常開接点は開放状態を保つことを特徴とする好ま
   しくない動作条件が起きた時に被制御回路から電力を除
   去する７エイルセーフ装置。 （２）２進ビット列を発生する要素と、前記２進ビット
   列を受けるための比較装置と、電力制、御器と、を備え
   、好ましくない動作条件が存在しなければ、前記２進ビ
   ット列中に所定の周波数範囲に対応する範囲内の周波数
   で所定のビットパターンが現われ、前記比較装置紘前記
   ２進ビット列を受けてその２進ビット列を基準パターン
   と比較し、前記ビット列と前記基準パターンの間の一致
   に応答して信号レベルが変化する出力を発生し、前記電
   力制御器□は前Ｉ比較装置の出力に応答して、前記比較
   装置の出力が前記所定範囲内の周波数を有する時だけ前
   記被制御１路へ電力を供給することを特徴とする好しく
   ない動作条件が起き゛た時に被制御回路から電力を除去
   するフェイルセーフ装置。 （３）２進ビット列を発生する要素と、前記２進ビット
   列を受吃る比較装置と、電磁石と機械的な常開リレー接
   点を有し、被制御回路へ電力を供給するための電気機械
   的なリレーと、電力端子を有するリレー作動器とを備え
   、前記２進ビット列中には、好ましくない動作条件が存
   在しなければ、最低周波数と最高周波数の間の所定範囲
   に対応する範囲　□内の周波数で所定のビットパターン
   が現われ、前記比較装置は前記列を基準パターンとくり
   返えし比較し、前記列と前記基準パターンの間の一致に
   応答して信号レベルが変化する出力を発生し、前記電力
   燗子へ電力が供給されるとともに、前記信号レベルの変
   化が前記所定範囲内の周波数を有する時に、前記電磁石
   に十分な電力を供給して前記常開接点を閉止状態に保つ
   リレー作動器とを備え、前記常開接点を通じて電力が前
   記回路へ供給され、前記電磁石に十分な電力が供給され
   てそれらの常開接点を閉止状態に保た謙ければ、それら
   の常開接点は開放状態を保ち、ｉ記すレー作動器は前記
   ・′ｉ″′：・ 比較装置の出力に応答しぞ、前記電力端子へ電力が供給
   されるとともに、前記比較装置の前記出力における前記
   信号レベルの変化が前記最低周波数以上で起きた時に、
   前記電磁石に十分な電力を供給して前記常開接点を閉止
   状態に保つことを特徴とする好ましくない動作条件が起
   きた時に被制御回路から電力を除去するフェイルセーフ
   装置。 （４）被制御回路を制御するためのプログラム可能なコ
   ンピュータ装置と、比較装置と、電力制御器と、を備え
   、前記コンピュータ装置は、そのコンピュータ装置に２
   進ビット列を出力として発生させるビット送り命令を含
   む記憶装置を含み、前記ピッ所定のビットパターンが現
   われ、前記比較装置は前記列を基準パターンとくり返え
   し比較し、前記ビット列と前記基準パターンの間の一致
   に応答して信号レベルが変化する出力を発生し、前記電
   力制御器は前記比−装置の出力に応答して、前記比較装
   置の出力が一記所定周波数範囲内の周波数を有する時だ
   け前−一制御回路へ電力を供給することを特徴とする好
   ｔｔ、、＜ない動作条件が起きた時′に被制御回路から
   電力を除去するフェイルセーフ装置。 （５）好ましくない動作条件゛が存在しなければ最低周
   波数以上で信号レベルを通常変化する。７工イルセーフ
   信号を発生する要素と、電磁石と機械的な常開リレー接
   点を有し、被制御回路に電力を供給するための電気機・
   械的なリレーと、電力端子を有し、それらの電力端子に
   電゛力が供給されるとともに、前記最低周波−数以上で
   前記フェイルセーフ信号のレベルが変動する′時に、゛
   前記フェイルセーフ信・号に応答して前記電磁石に十分
   ・な電力を、供給゛して前記常開接点を閉止状態に保つ
   リレー作動器と、前記常開接点がひとたび開かれた時に
   前記リレー作動器が電力を受けず、前記リレーが保持解
   除状態に入るｘ４徒、前記常開接点を通じて電力を前記
   【リレー作動器へ供給するための要素と、前記電−磁。 石に十分な電流を供給して前記常開・接点、を、閉じさ
   せ、・前記保持解除を終らせるり、セット畳重、と、を
   備え、前゛記常開接点は、前記電磁石に十分牟電流が供
   給されて閉止状態にされなければ開放状態を保つことを
   特徴とする好ましく、ない動作条件が生じた時に被制御
   回路から電力を除去するフェイルセーフ装置。 （６）好ましくない動作条件が存在しなければ最低周波
   数以上の信号レベルの間で通常変化するフェイルセーフ
   信号を発生する要素と、電磁石、と機械、的な常開リレ
   ー接点を有し、被制御回路へ電力を供給するための電気
   機械的なリレーと、電力端子を有し、“電力がそれあの
   電力端子に供給されるとともに、前記フェイルセーフ信
   号のし、ベル変化が前記最低周波数以上である時に、前
   記電磁、石に十分な電流を供給して前記常開接点を閉止
   状態に保つリレー作動暮と、前記常開接点が開いてい、
   る、瞳に十分な電流を、前記電磁石に選択的に供給して
   前記。 常開接点を閉じさせるリセツ）、１！素と、前記常開接
   点がひとたび開かれると、前記リセットｇ！−素がそれ
   らの接点を閉じるまでは前記作動器が前記電磁石に電流
   を′供給しないように、前記常開接点を通じて前記リレ
   ー作動器へ電力を供給する要素と、を備え、前記常開接
   点を閉止状態に保つのに十分表電流が前記電磁石に供給
   されなければ、前記常開接点は開かれた１１でＴｏシ、
   前記リレー作動器は、前記フェイルセーフ信号のレベル
   変化に応答して第１の状態と第２の状態の間でスイッチ
   ングするためのスイッチング要素と、蓄積コンデンサと
   、前記のスイッチング要素が前記第１の状態にある時に
   蓄積コンデンサを充電するための要素と、前記スイッチ
   ング要素が前記゛第２め状態にある時に前記蓄積コンデ
   ンサを前記電磁石を通じて放電させて前記電磁石に電流
   を供給するための要素と、を含むことを特徴とするフエ
   ーイルセーフ装置。 （７）好ましくない動作条件が存在−しなければ最低周
   波数と最高周波数の間の所定−日内の周波数において信
   号レベルの間で通常変化するフェイルセーフ信号を発生
   する要素と、電磁石と機械的な常開リレー接点を有し、
   被制御回路へ電力を供給するための電気機械的なリレー
   と１、電力端子と、前記□ 最高周波数以下で起るフェイルセーフ信号レベルの変化
   だけを送るための低域−一とを有し、電力が前記電力端
   子へ供給されるとと′もＫＪ前記フェイルセーフ信号の
   レベル変化が前記所定範囲内である時に前記電磁石に十
   分な電力を供給して前記常開接点を閉じさせるリレー作
   動器と、前記常開接点がひとたび開かれると前記電磁石
   に前記常開接点を閉じるのに十分な電流が供給されるこ
   とを阻止するための保持解除要素と、を備え、前記常開
   接点を閉止状態に保持するのに十分な電流が前配電磁石
   に供給されなければ前記常開接点は開かれたままであ夛
   、前記リレー作動器は、前記低域要素により送られた前
   記フェイルセーフ信号のレペー変化に応答して第１のｉ
   と＠２の状態の間でスイッチングする丸めのスイッチン
   グ要素と、蓄積コンデンサと、前記のスイッチング要素
   が前記第１の状態にある時に蓄積コンデンサを充電する
   ための要素と、前記スイッチング要素が前記第２の状態
   にある時に前記蓄積コンデンサを前記電磁石を通じて放
   電させて前記電磁石に電流を供給するため０１！素と・
   −ｉ’！ｆ：、保持解除要素、杜前記常開接点を閉じて
   前記保持解、除を終らせるために十分な電流を前記電磁
   石に選択的に供給するためのリセット要素を有すること
   を特徴とするフェイルセーフ装置。 （８）好ましくない動作条件が存在しなければ最低周波
   数以上の信号レベルの間で通常変化するフェイルセーフ
   信号を発生する要素と、電磁石と機械的表常開リレー接
   点を有し、被制御回路へ電力を供給するための電気機械
   的なリレーと、電力端子を有し、電力がそれらの電力端
   子に供給されるとともに、前記フェイルセーフ信号のレ
   ベル変化が前記最低周波数以上である時に、前記電磁石
   に十分な電流を供給して前記常開接点を閉止状ｍに保つ
   リレー作動器と、前記常開接点がひとたび開かれた時に
   その常開接点を閉じるために十分な電流が前記電磁石に
   供給されることを阻止して、前記リレーを保持解除状態
   に入れる保持解除要素と、全備え、前記リレー作動器は
   、前記７工イルセーフ信号のレベル変化に応答して第１
   の状態と第２の状態の間でスイッチングするためのスイ
   ッチング要素Ｉ素と、蓄積コンデンサと、前記スイッチ
   ング要素が前記第２の状態にある時に前記蓄積コンデン
   サを前記を磁石を通じて放電させて前記電磁石に電流を
   供給するための要素とを含み、前記保持解除要素は前配
   常開接点會閉じさせるのに十分な電流を前記電磁石に選
   択的に供給して前記保持解除を終らせるリセット要素を
   含むことを特徴とする好ましくない動作条件が起きた時
   に被制御回路から電力ｉ除去するフェイルセーフ装置。 （９）被制御回路を制御するためのプログラム可能なコ
   ンピュータ装置と、比較装置とを含み、好ましくない動
   作条件が存在しなければ、最低周波数−と最高周波数の
   間の所定範囲内のある周波数で信号レベルを通常変化す
   るフェイルセーフ信号を発生する装置と、前記被制御回
   路へ電力を供給するための電気機械的なリレーと、リレ
   ー作動器と、保持解除器とを含み、前記比較装置の出力
   に応答して、その出力が前記所定範囲内の周波数を有す
   る時だけ前記被制御回路へ電力を供給する電力制御装置
   と、を備え、前記コンピュータ装置は、そのコンピュー
   タ装置に２進ビット列を発生させるためのビット送り出
   し命令を含む記憶装置を有し、好ましくない動作条件が
   存在しなければ、前記のビット列中には所定のビット・
   ノ々ターンが前記所定範囲に対応する範囲内の周波数で
   現われ、前記比較装置は前記２進ビット列を受けて、そ
   のビット列を所定のパターンとくり返えし比較し、前記
   一連のピントと前記所定のパターンの間の一致に応答し
   て信号レベルを変化する出力を発生し、前記リレーは電
   磁石と機械的な常開リレー接点とを有し、その常開接点
   を通じて電力が前記１路へ供給され、前記常開接点を閉
   止状態に保持するのに十分な電力が前ｈピ電砒石に供給
   されなければ、前記常開接点は開放状態を保ち、前記リ
   レー作動器は電力端子と、前記最高周波数以下で起る前
   記比較器の出力中の信号レベルの変動分のみを送る低域
   器とを有し、前記リレー作動器は、電力が前記電力端子
   へ供給されるとともに、前記信号レベルの変動分が前記
   所定範囲内□゛の周波数を有する場合に、前記常開接点
   を閉止萩１態に保持するのに十分１１１□□１□、竺！
   ５、。ツエ、□１、、、’：Ｉｌｌ”　”’１．””Ｉ
   ：：：。 前記常開接点がひとたび開かれ九時は、前記常開接点を
   閉じるために十分外電流が前記電磁石に供給されること
   を阻止し、前記保持解除器は、前記接点がひとたび開か
   れると前記リレー作動器が電力を受けず、かつ前記リレ
   ーが保持解除状態に入るように、前記常開接点を通じて
   前記リレー作動器）電力を供給するための要素と、前記
   電磁石に十分な電流を選択的に供給して前記常開接点を
   閉じさせ、前記保持解除を終らせるリセット要素とを有
   することを特徴とする好ましくない動作条件が起きた時
   に被制御回路から電力を除去するための７エイルセー７
   装置。