JPS5816619B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5816619B2
JPS5816619B2 JP53061612A JP6161278A JPS5816619B2 JP S5816619 B2 JPS5816619 B2 JP S5816619B2 JP 53061612 A JP53061612 A JP 53061612A JP 6161278 A JP6161278 A JP 6161278A JP S5816619 B2 JPS5816619 B2 JP S5816619B2
Authority
JP
Japan
Prior art keywords
layer
light
insulating layer
manufacturing
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53061612A
Other languages
English (en)
Other versions
JPS54153582A (en
Inventor
佐藤耐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP53061612A priority Critical patent/JPS5816619B2/ja
Publication of JPS54153582A publication Critical patent/JPS54153582A/ja
Publication of JPS5816619B2 publication Critical patent/JPS5816619B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Element Separation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は透光性基板、例えばサファイヤ基板上に半導体
素子を形成する半導体装置の製造方法に関する。
透光性基板上に島状の半導体素子を形成した半導体装置
として、SO8(Silicon on 5apphi
re )がある。
この種の半導体装置では、島状の半導体素子(主にトラ
ンジスタ)の界面に111面が露出し、その面に沿った
部分の反転により半導体素子の電流リーク等の原因にな
っている。
そこでこのような半導体素子界面の反転を防止する為、
従来界面に沿った部分にイオン注入を行なっていた。
即ち、サファイヤ基板上にシリコン層、緩衝用酸化物層
、SiN層、緩衝用酸化物層を順次積層形成した後、そ
の上にレジストマスクパターンを形成する。
そして上にマスクパターンの存在しない前記上側の緩衝
用酸化物層、SiN層、下側の緩衝用酸化物層を順次エ
ツチング除去し、前記シリコン層が露出した所でパター
ン化した前記SiN層をマスクとしてシリコン層にイオ
ン注入する。
その後、露出した半導体層を熱酸化しフィールド絶縁層
を形成し、さらに前記SiN層及び緩衝用酸化物層を除
去し、露出した半導体層上に、例えばMO8型電界効果
トランジスタを形成している。
この場合、MO8型電界効果トランジスタがPチャンネ
ルの場合にはN型不純物を、又Nチャンネルの場合には
P型不純物を前記シリコン層にイオン注入することにな
る。
このような製造方法によりMO8型トランジスタ界面に
沿った部分の反転を防止することができるが、その反面
次のような欠点がある。
上述した従来方法では、不純物をイオン注入した後、フ
ィールド酸化絶縁層の形成の為サファイヤ基板を加熱す
る為、前記不純物がMO8型電界効果トランジスタ内へ
熱拡散し、第2図に示すように実効トランジスタ幅(W
−△W)が相当減少する欠点を有している。
ただし第2図において、1はMO8型トランジスタを構
成する半導体層、2はポリシリコンのゲート配線であり
、Wは半導△W 体層1の幅、薯「はイオン注入した不純物の存在する領
域の幅、Lはゲート配線2の幅である。
本発明は上記欠点を除くためになされたもので、その目
的とするところは半導体素子界面に沿った部分の反転を
防止するとともに実効半導体素子幅の減少が少ない半導
体装置の製造方法を提供するものである。
以下本発明の一実施例を第1図を参照しながら説明する
先ず第1図aに示すように、透光性基板、例えばサファ
イヤ基板3上には通常の方法でP型巣結晶シワ3フ 化シリコン(SiN)層6、緩衝用酸化物(Sin2’
層7が積層形成される。
シリコン層4はSiN4と02の混合ガスの熱分解によ
る気相成長により形成され、下側の酸化物層5は110
0℃で酸素の存在下で熱酸化により形成され、818層
6は1000℃でNH3とSiH。
の混合ガスの熱分解による気相成長により形成され、ま
た上側の酸化物層7はSiH4と02の混合ガスの熱分
解による気相成長により形成される。
そして上側の酸化物層7上にはレジスト、例えば0MR
83(東京応化製)が被着され、エツチングによりパタ
ーン化されマスク8が形成される。
その債、NH4F液により酸化物層7をエツチングし、
プラズマエツチングにより818層6をエツチングし、
NH4F液により酸化物層5をエツチングし、第1図す
に示すようにシリコン層4の一部が露出する。
この後、従来では不純物、例えばボロンをシリコン層4
内に(破線で示す)イオン注入するが、ここではイオン
注入しないで、シリコン層4を0.3μm程度にエツチ
ングした後第1図Cに示すように1100℃で酸素の存
在下で露出したシリコン層4を熱酸化し0.6μm程度
のフィールド酸化絶縁層9を成長させる。
次に818層6をプラズマエツチングにより除去しく第
1図d)、さらにシリコン層4表面及びフィールド酸化
絶縁層9表面上にポジ型レジスト10例えばナツト・キ
ノン・ジアジド化合物(通称08TR,−2)を被覆す
る(第1図e)。
そこでサファイヤ基板3の下側からレジスト10に光1
1を照射し、露光する。
この場合シリコン層4は光を透過しないで、酸化絶縁層
9は光を透過するので、酸化絶縁層9上のレジスト10
のみが露光される。
露光されたレジスト10部分を第1図fに示すように除
去した債、図中上方から、P型不純物、例えばポロンを
イオン注入すれば、レジスト10で覆われないフィール
ド酸化絶縁層9及びその周辺のシリコン層4にポロンが
注入される。
その結果P型シリコン層4の界面に沿った部分は高不純
物濃度となる。
尚、イオン注入条件は、例えばドーズ量5 x 101
3/crA、加速電圧50KeVでよい。
この債、分離されたシリコン層4部分にはそれぞれ通常
の工程により、例えばMO8型電界効果トランジスタが
形成される。
このような製造方法によれば、不純物をイオン注入した
後、高温下で長時間熱酸化する工程がないので、不純物
がシリコン層4内を拡散しトランジスタの実効幅が減少
することがない。
) 上述したイオン注入条件下では、イオン注入した不
純物の存在する領域の幅仝Wが約0.2μm、実効トラ
ンジスタ幅Wが約3.6μmのものが得られた。
これに対して、従来のように不純物をイオン注;入債、
高温下で熱酸化によりフィールド酸化絶縁層を形成した
場合には、上述したイオン注入条件と同様な条件下でイ
オン注入した不純物の存在する領域の幅仝Wが約1°0
μm、実効トランジスタ幅Wが約3μmと大幅に減少し
てしまった。
; 上述した実施例では、NチャンネルMO8型電界効
果トランジスタの製造方法について述べたが、Pチャン
ネルMO8型電界効果トランジスタについても同様に適
用することができる。
ここで、Nチャンネルの場合イオン注入すべき不純物は
ボロンの池インジウム等でもよいし、一方Pチャンネル
の場合イオン注入すべき不純物はリン、ヒ素等でよい。
以上詳述した本発明によれば、半導体素子界面に沿った
部分の反転を有効に防止するとともに、;実効半導体素
子幅の減少を少なくすることができる。
【図面の簡単な説明】
第1図a−fは本発明方法の一実施例における各工程の
サファイヤ基板上の状態を示す断面図、第2図はサファ
イヤ基板上に形成されたトランジスタの構成を示す平面
図である。 3・・・・・・サファイヤ基板、4・・・・・・シリコ
ン層、9・・・・・・フィールド酸化絶縁層。

Claims (1)

    【特許請求の範囲】
  1. 1 透光性基板上に半導体層を形成する工程と、前記半
    導体層に部分的に透光性絶縁層を形成する工程と、前記
    半導体層及び透光性絶縁層の表面にポジ型レジスト被膜
    を形成する工程と、前記透光性基板から前記透光性絶縁
    層を通して前記ポジ型レジスト被膜を露光する工程と、
    前記ポジ型レジスト被膜の露光した部分を除去した後露
    出した前記透光性絶縁層あるいはその周辺の前記半導体
    層にイオン注入する工程とを具備した半導体装置の製造
    方法。
JP53061612A 1978-05-25 1978-05-25 半導体装置の製造方法 Expired JPS5816619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53061612A JPS5816619B2 (ja) 1978-05-25 1978-05-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53061612A JPS5816619B2 (ja) 1978-05-25 1978-05-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS54153582A JPS54153582A (en) 1979-12-03
JPS5816619B2 true JPS5816619B2 (ja) 1983-04-01

Family

ID=13176155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53061612A Expired JPS5816619B2 (ja) 1978-05-25 1978-05-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5816619B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196579A (en) * 1981-05-28 1982-12-02 Nec Corp Sos/mos transistor and manufacture thereof

Also Published As

Publication number Publication date
JPS54153582A (en) 1979-12-03

Similar Documents

Publication Publication Date Title
JP2924763B2 (ja) 半導体装置の製造方法
JPH0824144B2 (ja) 半導体装置の製造方法
JPH02219253A (ja) 半導体集積回路装置の製造方法
JPS5972759A (ja) 半導体装置の製造方法
JPS5947471B2 (ja) 絶縁ゲ−ト型電界効果半導体装置の製造方法
JPH0712058B2 (ja) 半導体装置およびその製造方法
JPS5816619B2 (ja) 半導体装置の製造方法
JPS6115595B2 (ja)
JP2917696B2 (ja) Cmos半導体装置の製造方法
US4196507A (en) Method of fabricating MNOS transistors having implanted channels
JPS6231507B2 (ja)
JP3521921B2 (ja) 半導体装置の製造方法
JPS6244862B2 (ja)
JP3250298B2 (ja) 半導体装置の製造方法
JPS62248236A (ja) 半導体装置の製造方法
JPH0479336A (ja) 半導体装置の製造方法
JPS6126223B2 (ja)
JPH07211783A (ja) 半導体装置の製造方法
KR940000986B1 (ko) 스택형 cmos 제조방법
JPS624866B2 (ja)
KR100247813B1 (ko) 반도체장치 및 그의 제조방법
JPH0428246A (ja) 半導体装置およびその製造方法
JPH01238058A (ja) 高速バイポーラトランジスタの製造方法
JPH0215651A (ja) 半導体装置の製造方法
JPH05343418A (ja) 半導体装置の製造方法