JPS58169652A - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS58169652A JPS58169652A JP5306382A JP5306382A JPS58169652A JP S58169652 A JPS58169652 A JP S58169652A JP 5306382 A JP5306382 A JP 5306382A JP 5306382 A JP5306382 A JP 5306382A JP S58169652 A JPS58169652 A JP S58169652A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- read
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、リード／ライト可能な大容量メモリ（例え
ば、画像メモＩＪ ） Ｋ適用すると最適なデータ転送
制御装置に関するものである。
ば、画像メモＩＪ ） Ｋ適用すると最適なデータ転送
制御装置に関するものである。
一般的に、画像データを扱う装置（例えば、ファクシミ
リ装置）で使用される画像メモリは、大容量になる。例
えば、ファクシミリ装置で、Ａ４サイズの原稿１枚に対
して得られる画情報は、約５００にバイト程度となるか
らである。
リ装置）で使用される画像メモリは、大容量になる。例
えば、ファクシミリ装置で、Ａ４サイズの原稿１枚に対
して得られる画情報は、約５００にバイト程度となるか
らである。
このような大容量のメモリのデータ転送をマイクロプロ
セッサで処理するときＫは、通常、マイクロプロセッサ
が直接アドレッシングできるメモリ領域は、６４にバイ
トであるため、画像メモリのメモリ領域を適当なセグメ
ントに分割し、１セグメントに対してアクセスするセグ
メントアクセス方式が採られる。
セッサで処理するときＫは、通常、マイクロプロセッサ
が直接アドレッシングできるメモリ領域は、６４にバイ
トであるため、画像メモリのメモリ領域を適当なセグメ
ントに分割し、１セグメントに対してアクセスするセグ
メントアクセス方式が採られる。
例えば、１Ｍバイトの１僧メモリで、３２にバイトを１
セグメントとすると、１儂メモリは３２セグメン）Ｋ分
割され、この３２セグメント中１セグメントだけが、マ
イクロプロセッサから直接アドレッシング可能となる。
セグメントとすると、１儂メモリは３２セグメン）Ｋ分
割され、この３２セグメント中１セグメントだけが、マ
イクロプロセッサから直接アドレッシング可能となる。
しかしながら、このセグメントアクセス方式で、１偉メ
モリ内の任意のメモリ領域をアクセスする場合には、セ
グメント番号を割）出す処理が必要となる。更に、ＤＭ
Ａ転送等により、連続してリード／ライトを奥行してい
る際に、復数のセグメントにわ九るリード／ライトが必
要となると、ｌセグメントに対するアクセスが終了する
ととに処理を中断する必要が生じる。したがって、セグ
メントアクセス方式は、処理が複雑化したり、処理時間
が長くなったりする：という欠点を有する。
モリ内の任意のメモリ領域をアクセスする場合には、セ
グメント番号を割）出す処理が必要となる。更に、ＤＭ
Ａ転送等により、連続してリード／ライトを奥行してい
る際に、復数のセグメントにわ九るリード／ライトが必
要となると、ｌセグメントに対するアクセスが終了する
ととに処理を中断する必要が生じる。したがって、セグ
メントアクセス方式は、処理が複雑化したり、処理時間
が長くなったりする：という欠点を有する。
また、ＤＭＡコントローラを使用してメモリアクセスす
ることも考えられるが、このＤＭＡコントローラは、転
送バイト数に制限があシ、大容量のメモリアクセスには
不向きである。
ることも考えられるが、このＤＭＡコントローラは、転
送バイト数に制限があシ、大容量のメモリアクセスには
不向きである。
末完明線、以上述べた事情に鑑みなされたものである。
それ故、本発明の目的は、メモリ容量の多いメモリに対
しても、容易な処１１にてデータ転送が可能な上、処理
時間の短いデータ転送制御装置を提供することである。
しても、容易な処１１にてデータ転送が可能な上、処理
時間の短いデータ転送制御装置を提供することである。
そこで、本発明では、アドレス発生部と、リード／ライ
ト制御部と、メモリアクセス領域管理部と、メモリ制御
部とでデータ転送制御装置を構成した。
ト制御部と、メモリアクセス領域管理部と、メモリ制御
部とでデータ転送制御装置を構成した。
このデータ転送制御装置の、メモリ制御部は、例えば、
ＣＰＵ（第２装置）からり−ド／ライト指示信号とメモ
リアクセス領域を示すデータとを受は取り、アドレス発
生部へメモリアクセスのためのスタートアドレスを与え
、メモリアクセス領域管理部へアクセスすべき領域のワ
ードレングスとアドレス長とを与え、更に、リード／ラ
イト制御部へリード／ライトのスタート信号を与える。
ＣＰＵ（第２装置）からり−ド／ライト指示信号とメモ
リアクセス領域を示すデータとを受は取り、アドレス発
生部へメモリアクセスのためのスタートアドレスを与え
、メモリアクセス領域管理部へアクセスすべき領域のワ
ードレングスとアドレス長とを与え、更に、リード／ラ
イト制御部へリード／ライトのスタート信号を与える。
リード／ライト制御部は、上記のスタート信号により、
起動され、例えに１プリンタやスキャナ（第１装置）と
メモリとの間のデータ転送を行い、ｌサイクルのデータ
転送が終了するととに１転送終了信号を出力する。この
転送終了信号の出゛カに基づき、メモリアクセス領域管
理部は、メモリアドレス発生□部が出力するアドレスを
更新させ、かつ、予定のアドレス要分のデータ転送が完
了すると、転送完了信号をメモリ制御部に送シ、処理を
完了する。
起動され、例えに１プリンタやスキャナ（第１装置）と
メモリとの間のデータ転送を行い、ｌサイクルのデータ
転送が終了するととに１転送終了信号を出力する。この
転送終了信号の出゛カに基づき、メモリアクセス領域管
理部は、メモリアドレス発生□部が出力するアドレスを
更新させ、かつ、予定のアドレス要分のデータ転送が完
了すると、転送完了信号をメモリ制御部に送シ、処理を
完了する。
以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明の実施例装置のブロック図である。
は、本発明の実施例装置のブロック図である。
同図において、１はメモリを示す。このメモリ１は、リ
ード／ライト１」能で、１バイトが１ワードとしてアク
セスされる。
ード／ライト１」能で、１バイトが１ワードとしてアク
セスされる。
メモリ１は、データバス１１を介して、リード／ライト
制御部２と接続される。リード／ライト制御部２は、デ
ータバス１２を介して図示されない館１装置たるプリン
タ、スキャナ、ＣＰＵ勢と接続されており、このリード
／ライト制御部２は、第１装置から、ライト要求信号Ｗ
ＲＥＱとリード要求信号ＲＲＥＱとが与えられ、これら
を受は付けると、第１装置から送られたデータの書き込
み。
制御部２と接続される。リード／ライト制御部２は、デ
ータバス１２を介して図示されない館１装置たるプリン
タ、スキャナ、ＣＰＵ勢と接続されており、このリード
／ライト制御部２は、第１装置から、ライト要求信号Ｗ
ＲＥＱとリード要求信号ＲＲＥＱとが与えられ、これら
を受は付けると、第１装置から送られたデータの書き込
み。
及び第１装置へのデータ送出を行なう、また、リード／
ライト制御部２は、前述の、ライト要求信号ＷＲＥ Ｑ
、 リード要求信号ＲＲＥＱＫ夫々応えて、ライトコ
マンド信号ＷＣＯＭ、 リードコマンド信号ＲＣＯＭ
をメモリ１へ出方することにょシ、メモリアクセスをす
る。以上のような信号を使用して、リード／ライト制御
部２が１サイクル（ｌワード分）のデータ転送を終了す
ると、転送終了信号ＥＮＤを出力する。
ライト制御部２は、前述の、ライト要求信号ＷＲＥ Ｑ
、 リード要求信号ＲＲＥＱＫ夫々応えて、ライトコ
マンド信号ＷＣＯＭ、 リードコマンド信号ＲＣＯＭ
をメモリ１へ出方することにょシ、メモリアクセスをす
る。以上のような信号を使用して、リード／ライト制御
部２が１サイクル（ｌワード分）のデータ転送を終了す
ると、転送終了信号ＥＮＤを出力する。
３は、メモリ制御部を示す。このメモリ制御部３は、図
示されない第２装置たるＣＰＵから、データバス１３を
介して、メモリアクセス領域を示すデータを受は取る。
示されない第２装置たるＣＰＵから、データバス１３を
介して、メモリアクセス領域を示すデータを受は取る。
また、メモリ制御部３は、第２装置からリード指示信号
ＲＯＲＤ、又は、ライト指示信号ＷＯＲＤを受は取る。
ＲＯＲＤ、又は、ライト指示信号ＷＯＲＤを受は取る。
例えば、リード指示信号ＲＯＲＤが与えられ、メモリア
クセス領域を示すデータが与えられたときＫは、そのメ
モリアクセス領域についてリードすべきことに＆Ｄ、又
、ライト指示信号ＷＯＲＤが与えられ、メモリアクセス
領域が与えられたときＫは、そのメモリアクセス領域に
ついてライトすべきことＫなる。
クセス領域を示すデータが与えられたときＫは、そのメ
モリアクセス領域についてリードすべきことに＆Ｄ、又
、ライト指示信号ＷＯＲＤが与えられ、メモリアクセス
領域が与えられたときＫは、そのメモリアクセス領域に
ついてライトすべきことＫなる。
ここで、メモリアクセス領域を示すデータについて説明
する。今、メモリｌが、謔２図のように横方向Ｋｍバイ
トの長さを持ち、縦方向にｎアドレスを持つものとする
。このメモリｌのうち、アドレスｙ１で％”１バイト目
から、図の斜線で示すように１横方向へｍピくイト、縦
方向Ｋｎｌアドレスの領域についてアクセスするときに
は、上記のＸ１＋７１ ＃ １ｎ１ ＋ ｎｌがメモリ
アクセス領域を示すデータとなる。
する。今、メモリｌが、謔２図のように横方向Ｋｍバイ
トの長さを持ち、縦方向にｎアドレスを持つものとする
。このメモリｌのうち、アドレスｙ１で％”１バイト目
から、図の斜線で示すように１横方向へｍピくイト、縦
方向Ｋｎｌアドレスの領域についてアクセスするときに
は、上記のＸ１＋７１ ＃ １ｎ１ ＋ ｎｌがメモリ
アクセス領域を示すデータとなる。
このようなメモリアクセス、領域を示すデータが、メモ
リ制御部３に与えられ本：、と、メモリ制御部３は仁れ
Ｋもとづき、演算をして、アドレス発生部４にはメモリ
アクセスのためのスタートアドレスを与え、メモリアク
セス領域管理部５にはアクセスすべき領域のワードレン
グスとアドレス長とを与える。
リ制御部３に与えられ本：、と、メモリ制御部３は仁れ
Ｋもとづき、演算をして、アドレス発生部４にはメモリ
アクセスのためのスタートアドレスを与え、メモリアク
セス領域管理部５にはアクセスすべき領域のワードレン
グスとアドレス長とを与える。
更に１メモリ制御部３社、第２俟置から与えられ九リー
ド指示信号ＲＯＲＤ、 ライト指示信号ＷＯＲＤＫ基づ
いて、リード／ライト制御部２ヘリ−トスタート信４ｔ
Ｒ８ＴＡＲＴ、ライトスタート信号ＷＳＴＡＲＴを夫々
送出し、リードｌライト制御部２に動作の準備をさせる
。
ド指示信号ＲＯＲＤ、 ライト指示信号ＷＯＲＤＫ基づ
いて、リード／ライト制御部２ヘリ−トスタート信４ｔ
Ｒ８ＴＡＲＴ、ライトスタート信号ＷＳＴＡＲＴを夫々
送出し、リードｌライト制御部２に動作の準備をさせる
。
アドレス発生部４は、ラインアドレス発生器４１とワー
ドアドレス発生器４２とからなる。ラインアドレス発生
器４】は、データバス１４を介して、メモリ制御部３か
らスタートラインアドレスがセットされる０例えは、第
２図の斜線の領域をアクセスするときは、スタートライ
ンアドレスｙ１がセットされる。ラインアドレス発生器
４１紘、アドレスバス１６を介してラインアドレスを出
力し、クロック端子に与えられるり、口、ツクによシ、
ラインアドレスをｙｌから順次ｙ１ ＋ｎｌ ｔで更新
する。一方、ワードアドレス発生器４２は、データバス
１５を介して、メモリ制御部３からスタートワードアド
レスがセットされる。例えば、第２図の斜線の領域をア
ク−ｋｘするときは、スタートワードアドレスｘ１カセ
ットされる。ワードアドレス発生器４２は、アドレスバ
ス１７を介してワードアドレスを出力し、クロック端子
に与えられるクロック（リード／ライト制御部２から出
力される転送終了信号ＥＮＤ）Ｋよｐ１ワードアドレス
ｘ１から順次ｘｌ＋ｍ１１で更新され、イニシャライズ
端子に与えられる信号によりアドレスｘ１に戻る。
ドアドレス発生器４２とからなる。ラインアドレス発生
器４】は、データバス１４を介して、メモリ制御部３か
らスタートラインアドレスがセットされる０例えは、第
２図の斜線の領域をアクセスするときは、スタートライ
ンアドレスｙ１がセットされる。ラインアドレス発生器
４１紘、アドレスバス１６を介してラインアドレスを出
力し、クロック端子に与えられるり、口、ツクによシ、
ラインアドレスをｙｌから順次ｙ１ ＋ｎｌ ｔで更新
する。一方、ワードアドレス発生器４２は、データバス
１５を介して、メモリ制御部３からスタートワードアド
レスがセットされる。例えば、第２図の斜線の領域をア
ク−ｋｘするときは、スタートワードアドレスｘ１カセ
ットされる。ワードアドレス発生器４２は、アドレスバ
ス１７を介してワードアドレスを出力し、クロック端子
に与えられるクロック（リード／ライト制御部２から出
力される転送終了信号ＥＮＤ）Ｋよｐ１ワードアドレス
ｘ１から順次ｘｌ＋ｍ１１で更新され、イニシャライズ
端子に与えられる信号によりアドレスｘ１に戻る。
アドレスバス１６及びアドレスバス１７上のラインアド
レスとワードアドレスとは合成されて、アドレスバス１
８を介してメモリ制御部えられる。
レスとワードアドレスとは合成されて、アドレスバス１
８を介してメモリ制御部えられる。
メモリアクセス領域管理部５は、ラインカウンタ５１と
ワードカウンタ圏とからなる。ワードカウンタ社は、メ
モリ制御部３から、データバス加を介して得られるデー
タにより、アクセスすべきワードレングスがセットされ
る０例えば、第２図の斜線の領域をアクセスするときＫ
は、ワードレングス１１１１（ハイド）がセットされる
。ワードカウンタ社は、リード／ライト制御部２が１サ
イクルのデータ転送を終了する毎に出力する転送終了信
号ＥＮＤをクロック端子への入力とし、セットされたワ
ードレングスｍ、と同じ回−島送終了信号ＥＮＤが与え
られると、ラインカウントアツプ信号ＬＡＵＰを出力す
る。このラインカウントアツプ信号ＬＡＵＰは、ライン
力へンタ５１のクロック端子、ワードアドレス発生器４
２のイニシャライズ端子、ラインアドレス発生！４１の
クロック端子に与えられる。
ワードカウンタ圏とからなる。ワードカウンタ社は、メ
モリ制御部３から、データバス加を介して得られるデー
タにより、アクセスすべきワードレングスがセットされ
る０例えば、第２図の斜線の領域をアクセスするときＫ
は、ワードレングス１１１１（ハイド）がセットされる
。ワードカウンタ社は、リード／ライト制御部２が１サ
イクルのデータ転送を終了する毎に出力する転送終了信
号ＥＮＤをクロック端子への入力とし、セットされたワ
ードレングスｍ、と同じ回−島送終了信号ＥＮＤが与え
られると、ラインカウントアツプ信号ＬＡＵＰを出力す
る。このラインカウントアツプ信号ＬＡＵＰは、ライン
力へンタ５１のクロック端子、ワードアドレス発生器４
２のイニシャライズ端子、ラインアドレス発生！４１の
クロック端子に与えられる。
一方、ラインカウンタ５１は、メモリ制御部３から、デ
ータバス１９を介して得られるデータ忙より、アクセス
すべきアドレス長がセットされる。例えば、第２図の斜
線の領域をアクセスすると自は、アドレス長ｎ、がセッ
トされる。ラインカウンタ５１は、ワードカウンタ５２
が出力するラインカウントアツプ信号ＬＡＵＰをクロッ
ク端子への入力とし、セットされたアトＶ４ｎ□と同じ
回数、ラインカウントアツプ信号ＬＡＵＰが与えられる
と、予定のデータ転送が完了したことを示すため転送完
了信号ＬＡＳＴをメモリ制御部３へ出力する。これＫよ
夛、メモリ制御部３は、次の処理の準備をする。
ータバス１９を介して得られるデータ忙より、アクセス
すべきアドレス長がセットされる。例えば、第２図の斜
線の領域をアクセスすると自は、アドレス長ｎ、がセッ
トされる。ラインカウンタ５１は、ワードカウンタ５２
が出力するラインカウントアツプ信号ＬＡＵＰをクロッ
ク端子への入力とし、セットされたアトＶ４ｎ□と同じ
回数、ラインカウントアツプ信号ＬＡＵＰが与えられる
と、予定のデータ転送が完了したことを示すため転送完
了信号ＬＡＳＴをメモリ制御部３へ出力する。これＫよ
夛、メモリ制御部３は、次の処理の準備をする。
以上説明した構成要素中、アドレス発生部４とメモリア
クセス領域管理部５とは２１１１づつ設けられ、−組が
メモリリード用に、他の一組がメモリライト用に使用さ
れる。
クセス領域管理部５とは２１１１づつ設けられ、−組が
メモリリード用に、他の一組がメモリライト用に使用さ
れる。
以下ＪＩＥ ２ｗ１Ｎｆｉｓ□ついてメモリリードがな
鳴れる場合を例として、第１図に示したデータ転送制御
装置の動作を説明する。
鳴れる場合を例として、第１図に示したデータ転送制御
装置の動作を説明する。
先ず、例えば、図示しないＣＰＵからデータバス１３を
介してメモリアクセス領域を示すデータとリード指示信
号ＲＯＲＤとがメモリ制御部３へ与えられゐ。
介してメモリアクセス領域を示すデータとリード指示信
号ＲＯＲＤとがメモリ制御部３へ与えられゐ。
これにより、メモリ制御部３は、データバス１４を介し
て、スタートラインアドレスｙ、をラインアドレス発生
器４１にセットし、データバス１５を介して、スタート
ワードアドレスｘ１をワードアドレス発生器４２にセッ
トし、データバス１９を介して、アドレス長ｎ１をライ
ンカウンタ５１にセットし、データバス加を介してワー
ドレングス−をワードカウンタ圏にセットする。また、
メモリ制御部３は、リードスタート信号Ｒ８ＴＡＲＴを
リード／ライト制御部２に与える。
て、スタートラインアドレスｙ、をラインアドレス発生
器４１にセットし、データバス１５を介して、スタート
ワードアドレスｘ１をワードアドレス発生器４２にセッ
トし、データバス１９を介して、アドレス長ｎ１をライ
ンカウンタ５１にセットし、データバス加を介してワー
ドレングス−をワードカウンタ圏にセットする。また、
メモリ制御部３は、リードスタート信号Ｒ８ＴＡＲＴを
リード／ライト制御部２に与える。
これによシ、リード／ライト制御部２は、データ転送の
準備をする。次に１例えば、図示しないプリンタからり
−ド／ライト制御部２ヘリード要求償号ＲＲＥＱが送ら
れると、リード／ライト制制部２は、これに応えて、リ
ード動作を開始する。
準備をする。次に１例えば、図示しないプリンタからり
−ド／ライト制御部２ヘリード要求償号ＲＲＥＱが送ら
れると、リード／ライト制制部２は、これに応えて、リ
ード動作を開始する。
次のタイミングで、リード／ライト制御部２はリード指
示信号ＲＣＯＭをメモリＩＫ出力する。
示信号ＲＣＯＭをメモリＩＫ出力する。
この時、ラインアドレス発生器４１からは、スタートラ
インアドレスｙ１がアドレスバス１６に出力され、ワー
ドアドレス発生器４２からは、スタートワードアドレス
ｘ１がアドレスバス１７に出力され、この結果、アドレ
スバス１８に社、リードすべき領域の先頭アドレスが出
力されている。
インアドレスｙ１がアドレスバス１６に出力され、ワー
ドアドレス発生器４２からは、スタートワードアドレス
ｘ１がアドレスバス１７に出力され、この結果、アドレ
スバス１８に社、リードすべき領域の先頭アドレスが出
力されている。
従って、メモリ１はアクセスされ、ラインアドレスｙ１
でｘ１パーイト目“のデータは、データバス１１を介し
てリード／ライト制御部２に取シ込まれる。
でｘ１パーイト目“のデータは、データバス１１を介し
てリード／ライト制御部２に取シ込まれる。
次に、リード／ライト制御部２は、リード受付信号ＲＡ
ＣＫを出力し、プリンタにデータ受付の準備を整えさせ
、メモＩＪ １から読み出したデータをデータバス１２
を介してプリンタへ転送する。この転送が終了したタイ
ミングで、リード／ライト制御部２は、転送終了信号Ｅ
ＮＤを出力する。出力された転送終了信号ＥＮＤは、ワ
ードカウンタ圏のクロック端子とワードアドレス発生器
４２のクロック端子とに４見られる。ワードカウンタ犯
は第１回目のデータ転送碌ので、ラインカウントアツプ
信号ＬＡＵＰを出力しない。一方、ワードアドレス発生
器４２は、ワードアドレスをｘｌからＸ１＋１へ更新す
る。
ＣＫを出力し、プリンタにデータ受付の準備を整えさせ
、メモＩＪ １から読み出したデータをデータバス１２
を介してプリンタへ転送する。この転送が終了したタイ
ミングで、リード／ライト制御部２は、転送終了信号Ｅ
ＮＤを出力する。出力された転送終了信号ＥＮＤは、ワ
ードカウンタ圏のクロック端子とワードアドレス発生器
４２のクロック端子とに４見られる。ワードカウンタ犯
は第１回目のデータ転送碌ので、ラインカウントアツプ
信号ＬＡＵＰを出力しない。一方、ワードアドレス発生
器４２は、ワードアドレスをｘｌからＸ１＋１へ更新す
る。
以上の動作の結果、アドレスバス１８には次に読み出す
べきデータのアドレスが出力される。そこで、プリンタ
からリード要求信号ＲＲＥＱが出力されると、上記で説
明したような動作が繰シ返丸し行なわれ、データ転送が
終了すると転送終了信号ＥＮＤが出力され、ワードアド
レス発生器４２が出力するワードアドレスが更新される
。
べきデータのアドレスが出力される。そこで、プリンタ
からリード要求信号ＲＲＥＱが出力されると、上記で説
明したような動作が繰シ返丸し行なわれ、データ転送が
終了すると転送終了信号ＥＮＤが出力され、ワードアド
レス発生器４２が出力するワードアドレスが更新される
。
このようＫしてデータ転送がなされ、ラインアドレスｙ
、１について一バイト分のワードの転送が終了すると、
リード／ライト制御部２から転送終了信号ＥＮＤが出力
される。この転送終了信号ＥＮＤＫよってワードカラｙ
り５２はラインカウントアツプ信号ＬＡＵＰを出力する
。このラインカウントアツプ信号ＬＡＵＰはラインカウ
ンタ５１のクロック端子へ与えられ、例えば、アドレス
長をｎ、−１とする。更に、ラインアドレス発生器４】
のクロック端子にもクロック（ラインカウントアツプ信
号ＬＡＵＰ）が与えられたことになるから、アドレスバ
ス１６から出力されるラインアドレスはｙ１＋１へ更新
される。また、ワードアドレス発生器４２のイニシャラ
イズ電子にも、ラインカウントアツプ信号ＬＡＵＰが与
えられ、ワードアドレス発生−社は、メモリ制御部３に
よりセットされたワードアドレスｘ１を出力するようＫ
なる。
、１について一バイト分のワードの転送が終了すると、
リード／ライト制御部２から転送終了信号ＥＮＤが出力
される。この転送終了信号ＥＮＤＫよってワードカラｙ
り５２はラインカウントアツプ信号ＬＡＵＰを出力する
。このラインカウントアツプ信号ＬＡＵＰはラインカウ
ンタ５１のクロック端子へ与えられ、例えば、アドレス
長をｎ、−１とする。更に、ラインアドレス発生器４】
のクロック端子にもクロック（ラインカウントアツプ信
号ＬＡＵＰ）が与えられたことになるから、アドレスバ
ス１６から出力されるラインアドレスはｙ１＋１へ更新
される。また、ワードアドレス発生器４２のイニシャラ
イズ電子にも、ラインカウントアツプ信号ＬＡＵＰが与
えられ、ワードアドレス発生−社は、メモリ制御部３に
よりセットされたワードアドレスｘ１を出力するようＫ
なる。
以下、プリンタからリード要求信号ＲＲＥＱが与えられ
ることによシ、その毎にデータ転送が行なわれ、最終の
ラインアドレスｙ１＋ｎ、についてのｘ１＋ｍ１バイト
目のデータが転送されたとする。すると、転送終了信号
ＥＮＤが出力され、ワードカウンタ圏はラインカウント
アツプ信号ＬＡＵＰを出力する。このラインカウントア
ツプ信号ＬＡＵＰは、ラインカウンタ５１にクロックと
して入力し、アドレス長が０となる。従って、ラインカ
ウンタ５１からは転送完了信号ＬＡＳＴが出力され、メ
モリ制御部３はこれを受けて、次の処理の準備をする。
ることによシ、その毎にデータ転送が行なわれ、最終の
ラインアドレスｙ１＋ｎ、についてのｘ１＋ｍ１バイト
目のデータが転送されたとする。すると、転送終了信号
ＥＮＤが出力され、ワードカウンタ圏はラインカウント
アツプ信号ＬＡＵＰを出力する。このラインカウントア
ツプ信号ＬＡＵＰは、ラインカウンタ５１にクロックと
して入力し、アドレス長が０となる。従って、ラインカ
ウンタ５１からは転送完了信号ＬＡＳＴが出力され、メ
モリ制御部３はこれを受けて、次の処理の準備をする。
尚、以上の動作の関において、ライト用のアドレス発生
部とメモリアクセス領域管理部と杜、メ毫り制御ｌ１３
とり一ド／ライト制御部２とよｐ制御されて、メモリラ
イトの実行が可能である。
部とメモリアクセス領域管理部と杜、メ毫り制御ｌ１３
とり一ド／ライト制御部２とよｐ制御されて、メモリラ
イトの実行が可能である。
以上説−したように１本発明によれば、マイクロプロセ
ッサＳ度のＣＰＵでも、メモリ制御部に必要情報をセッ
トするだけで、大容量メ毫りのデータ転送が可能である
。
ッサＳ度のＣＰＵでも、メモリ制御部に必要情報をセッ
トするだけで、大容量メ毫りのデータ転送が可能である
。
ｔた、ＤＭＡ転送で連続：的に読み出し、書き込みを行
うことも可能となる上、システムにおけるワード単位の
データ転送も可能とな夛、無駄な処理時間がなくデータ
転送が速くなる。
うことも可能となる上、システムにおけるワード単位の
データ転送も可能とな夛、無駄な処理時間がなくデータ
転送が速くなる。
また、本発明の詳細な説明したように１メモリリードと
メモリライトとが同時Ｋｌｋ立して実行可能であるから
、メモリを１俸バッファメモリとした場合、使い易いと
いう利点がある。
メモリライトとが同時Ｋｌｋ立して実行可能であるから
、メモリを１俸バッファメモリとした場合、使い易いと
いう利点がある。
更に、画像メモリのデータ転送用として、本発明の装置
を用いれば、主走査方向と副走査方向とに対応したり一
ド／ライト制御が簡単であシ、画像のある領域への他の
データの書き込み、又は画像のある領域からのデータの
抽出が簡単に行える。
を用いれば、主走査方向と副走査方向とに対応したり一
ド／ライト制御が簡単であシ、画像のある領域への他の
データの書き込み、又は画像のある領域からのデータの
抽出が簡単に行える。
第１図は本発明の実施例装置のプ四ツク図、第２図は動
作を説明するための説明図。 １・・・メモリ ２・・・リード／ライト制御部
３・・・メモリ制御部 ４・・・アドレス発生部５・
・・メモリアクセス領域管理部
作を説明するための説明図。 １・・・メモリ ２・・・リード／ライト制御部
３・・・メモリ制御部 ４・・・アドレス発生部５・
・・メモリアクセス領域管理部
Claims (1)
- 【特許請求の範囲】 データをワード単位でリード／ライト可能なメモリへア
ドレスを与えるアドレス発生部と、第１装置から与えら
れるリード／ライト要求に基づき、前記、メモリと第】
装置との間のデータ転送を制御し、各データ転送サイク
ル終了毎に転送終了信号を出力するり一ド／ライト制御
部と、該リード／ライト制御部が出力する転送終了信号
に基づいて、前記アドレス発生部が出力するアドレスを
更新させ、かつ、予定のアドレス要分のデータ転送が完
了すると、転送完了信号を出力して、前記メモリ内のり
一ド／ライト領球を管理するメモリアクセス領域管理部
と、 第２装置から与えられるリード／ライト指示信号と、メ
モリアクセス領域を示すデータとに基づき、前記アドレ
ス発生部へメモリアクセスのためのスタートアドレスを
与え、前記メモリアクセス領域管理部へアクセスすべき
領域のワードレングスとアドレス長とを与え、更に、前
記リード／ライ、ト制御部へり一ド／ライトのスタート
信号を与えるメモリ制御部とからなるデータ転送制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5306382A JPS58169652A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5306382A JPS58169652A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169652A true JPS58169652A (ja) | 1983-10-06 |
Family
ID=12932374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5306382A Pending JPS58169652A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105260A (en) * | 1989-10-31 | 1992-04-14 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package with nickel oxide barrier |
-
1982
- 1982-03-31 JP JP5306382A patent/JPS58169652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105260A (en) * | 1989-10-31 | 1992-04-14 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package with nickel oxide barrier |
| USRE37082E1 (en) | 1989-10-31 | 2001-03-06 | Stmicroelectronics, Inc. | RF transistor package with nickel oxide barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002067405A (ja) | プリンタ内でデータを転送するシステム | |
| JPS58169652A (ja) | デ−タ転送制御装置 | |
| JP2021027435A (ja) | ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム | |
| JPS60124764A (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JP3227274B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JP3272890B2 (ja) | メモリアクセス制御回路及び出力装置 | |
| JP2691031B2 (ja) | メモリ制御装置 | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JPH0516452A (ja) | プリンタ | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| KR940005003Y1 (ko) | 직접 메모리 억세스 시스템 | |
| JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH04130945A (ja) | 情報処理装置 | |
| JP2003186857A (ja) | ディジタル信号処理回路 | |
| JPH05309875A (ja) | 印刷処理装置 | |
| JPH0483674A (ja) | データ出力装置 | |
| JPH0567983B2 (ja) | ||
| JPH05165585A (ja) | プリンタ制御装置 | |
| JPH064457A (ja) | 電子ファイリング装置 | |
| JPS6336541B2 (ja) | ||
| JPH0484352A (ja) | Ｄｍａ制御装置 | |
| JPH0991244A (ja) | データ転送装置 |