JPS58169665A - イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 - Google Patents
イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路Info
- Publication number
- JPS58169665A JPS58169665A JP57052876A JP5287682A JPS58169665A JP S58169665 A JPS58169665 A JP S58169665A JP 57052876 A JP57052876 A JP 57052876A JP 5287682 A JP5287682 A JP 5287682A JP S58169665 A JPS58169665 A JP S58169665A
- Authority
- JP
- Japan
- Prior art keywords
- image
- address
- vertical
- array
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、プリンタやファクシミリ装置などのイメージ
処理機器における。イメージ情報の記憶のためのイメー
ジ・メモリ・システムに関し、特に縦長と横長のフォー
マット形式をもつイメージ情報を、一方のフォーマット
から他方のフォーマットへ任意に交換して記憶すること
を可能にするイメージ配列の縦横変換回路に関する。
処理機器における。イメージ情報の記憶のためのイメー
ジ・メモリ・システムに関し、特に縦長と横長のフォー
マット形式をもつイメージ情報を、一方のフォーマット
から他方のフォーマットへ任意に交換して記憶すること
を可能にするイメージ配列の縦横変換回路に関する。
（２）技術の背景
最近のプリンタは、Ａ４．ＢＳなどの指定された寸法の
用紙に９文字の縦打ちあるいは横打ちなど、任意のフォ
ーマットで印字することが可能な方式のものが多くなっ
ている。このような方式のプリンタにおいて、縦長フォ
ーマットのイメージを横長の印字用紙に出力したい場合
、あるいは逆の場合がある。このために９通常、プリン
タ内のイメージ・バッファとしては、第１図（ａ）、
（ｂ）Ｋ示すように、任意のフォーマットでの出力要求
に応えられるような、縦横とも最大サイズのフォーマッ
トＢ４を許容できる。たとえば４０９５ Ｘ ４０９５
の方形アドレス空間のメモリが用意されている。
用紙に９文字の縦打ちあるいは横打ちなど、任意のフォ
ーマットで印字することが可能な方式のものが多くなっ
ている。このような方式のプリンタにおいて、縦長フォ
ーマットのイメージを横長の印字用紙に出力したい場合
、あるいは逆の場合がある。このために９通常、プリン
タ内のイメージ・バッファとしては、第１図（ａ）、
（ｂ）Ｋ示すように、任意のフォーマットでの出力要求
に応えられるような、縦横とも最大サイズのフォーマッ
トＢ４を許容できる。たとえば４０９５ Ｘ ４０９５
の方形アドレス空間のメモリが用意されている。
しかし、このような方形アドレス壁間のメモリは１図中
の斜線部分が示すように、無駄な領域が多く、またメモ
リ素子の利用効率も患い。骨に。
の斜線部分が示すように、無駄な領域が多く、またメモ
リ素子の利用効率も患い。骨に。
イメージ・バッファは、処理を高速化するＫめに通常２
個設けられこれを交互に切替えて使用されるから、なお
さらである。
個設けられこれを交互に切替えて使用されるから、なお
さらである。
そこで、その改善策として第２図に示すように。
イメージ・メモリ内のイメージ格納領域ｔ、左側の縦長
最大サイズのイメージ配列位置に固定し。
最大サイズのイメージ配列位置に固定し。
残りの右側領域を１文字塊を器（Ｃ，Ｇ）、制御命令を
格納する領域、ワーク領域などに使用し。
格納する領域、ワーク領域などに使用し。
下部は未使用として、メモリ素子を実装しないようにす
る方式が提案されている。
る方式が提案されている。
この場合、フォーマットｅサイズによっては。
横長あるいは縦長の７オーマツトを、それぞれ縦長ある
いは横長のフォーマットに変換する必要が生じる。この
変換は、座標軸の９０に回転変換であり、単純に行アド
レスと列アドレスとを交換しただけでは、イメージが反
転して９０度回転が実現できない。メモリ全体の座標軸
Ｙ９０度回転したアドレス演算系、アクセス系があれば
よいが。
いは横長のフォーマットに変換する必要が生じる。この
変換は、座標軸の９０に回転変換であり、単純に行アド
レスと列アドレスとを交換しただけでは、イメージが反
転して９０度回転が実現できない。メモリ全体の座標軸
Ｙ９０度回転したアドレス演算系、アクセス系があれば
よいが。
このためには９通常のアクセス処理のためのアト；レス
演算系とアクセス系と併せて２組用意しなければならず
、ハードウェアの負担が大きくなる。
演算系とアクセス系と併せて２組用意しなければならず
、ハードウェアの負担が大きくなる。
他方、特公昭５４−３９０９８号（イメージ処理のため
のメモリーシステム：ＩＢＭ）や９本出願人による特ｍ
昭５６−１０１４９８号に・開示されている形式のイメ
ージ・メモリ・システムでは、記憶処理を高速化するた
めに、イメージ配列と呼ばれる複数のイメージ点を単位
として、これを同数の記憶モジー−ルに分散し、同時に
読出し／書込みを実行処理することが行なわれる。第３
図は、このようなイメージ副配列の１例を示す。先頭位
置のイメージ点１（ｉ＠ｊ）ｔ−基点にして、ＰＸＩま
たはＩＸＰの、いずれかのＰビットのイメージ副配列が
選択される。この場合には、イメージ配列の回転変換と
同時に、イメージ副配列の指定ｔも切替える必要がある
。
のメモリーシステム：ＩＢＭ）や９本出願人による特ｍ
昭５６−１０１４９８号に・開示されている形式のイメ
ージ・メモリ・システムでは、記憶処理を高速化するた
めに、イメージ配列と呼ばれる複数のイメージ点を単位
として、これを同数の記憶モジー−ルに分散し、同時に
読出し／書込みを実行処理することが行なわれる。第３
図は、このようなイメージ副配列の１例を示す。先頭位
置のイメージ点１（ｉ＠ｊ）ｔ−基点にして、ＰＸＩま
たはＩＸＰの、いずれかのＰビットのイメージ副配列が
選択される。この場合には、イメージ配列の回転変換と
同時に、イメージ副配列の指定ｔも切替える必要がある
。
（３）発明の目的
本発明の目的は、前掲したイメージ銅配りＵ処理形式の
イメージ・メモリ・システムにおいて、従来のアドレス
演算系およびアクセス系な変更することな（、シかも９
文字発生器領域やワーク領域も同時に設定可能な、簡単
な構成によるイメージ配列の縦横変換回路を提供するこ
とにある。
イメージ・メモリ・システムにおいて、従来のアドレス
演算系およびアクセス系な変更することな（、シかも９
文字発生器領域やワーク領域も同時に設定可能な、簡単
な構成によるイメージ配列の縦横変換回路を提供するこ
とにある。
本発明の他の目的は１本出願人により先に出願された特
願昭５６−２１３４９２号に開示されている発明の、他
の変型技術を提供することにある。
願昭５６−２１３４９２号に開示されている発明の、他
の変型技術を提供することにある。
（４）発明の構成
本発明の原理を第４図により説明する。同図＠は９本来
のイメージメモリ上す。これを書込み時に。
のイメージメモリ上す。これを書込み時に。
行アドレスｉと列アドレスｊとｔ交換することにより、
同図＠に示すよ５に、イメージメモリ中には１反転した
イメージ只が記憶される。そこで本発明は、耽出し時に
は＠に示すよ５に、イメージメモリ上で行アドレスの最
後の方から逆順のアクセスを行ない、結果とし工、＠に
示すよ５に、■の督込み時に、あたかも＠の正置イメー
ジ９が記憶されていたかのように出力するよう、アドレ
ス変換処理を行なうものである。
同図＠に示すよ５に、イメージメモリ中には１反転した
イメージ只が記憶される。そこで本発明は、耽出し時に
は＠に示すよ５に、イメージメモリ上で行アドレスの最
後の方から逆順のアクセスを行ない、結果とし工、＠に
示すよ５に、■の督込み時に、あたかも＠の正置イメー
ジ９が記憶されていたかのように出力するよう、アドレ
ス変換処理を行なうものである。
本発明は、そのための構成として、イメージ配列中のイ
メージ点を選択するための行アドレスｉ）おまひ列アド
レスｊと、２個のイメージ点ｇｌＸＰまｔこはＰＸＩの
いずれかの副配列で指定する信号手段ｔとによりアクセ
ス制御されるイメージ・メモリを有するイメージ・メモ
リ・システムにおい【。
メージ点を選択するための行アドレスｉ）おまひ列アド
レスｊと、２個のイメージ点ｇｌＸＰまｔこはＰＸＩの
いずれかの副配列で指定する信号手段ｔとによりアクセ
ス制御されるイメージ・メモリを有するイメージ・メモ
リ・システムにおい【。
イメージ配列の縦長または横長のいずれかの７オーｉツ
）１−指定する信号手段Ｒ，Ｍと１行アドレスｉと列ア
ドレスｊとの間の相互変換を指示する信号中＠Ａと、上
記信号手段ＲＭがフォーマットの指定を変更したとき、
上記信号手段ｔを反転して了とするとともに信号手段Ａ
Ｖ反転して９行アドレスｉｋ！ｌｒたな列アドレスｊ′
とし１列アドレスｊについては、書込み時にはそのまま
新たな行アドレス１１とするが読出し時にはイメージ配
列の蝦大列アドレス値ｊｍａｘから列アドレス値を減算
した値を新たな行アドレス１１とするアドレス交換手段
とを備えていることＶ％徴とするものである。
）１−指定する信号手段Ｒ，Ｍと１行アドレスｉと列ア
ドレスｊとの間の相互変換を指示する信号中＠Ａと、上
記信号手段ＲＭがフォーマットの指定を変更したとき、
上記信号手段ｔを反転して了とするとともに信号手段Ａ
Ｖ反転して９行アドレスｉｋ！ｌｒたな列アドレスｊ′
とし１列アドレスｊについては、書込み時にはそのまま
新たな行アドレス１１とするが読出し時にはイメージ配
列の蝦大列アドレス値ｊｍａｘから列アドレス値を減算
した値を新たな行アドレス１１とするアドレス交換手段
とを備えていることＶ％徴とするものである。
（５）発明の実施例
以下に９本発明な実施例にしたがって説明する。
第５図は１本実施例で使用されるイメージ・メモリの構
成説明図、第６図は本実施例の縦横変換回路を制御する
外部レジスタの信号説明図である。
成説明図、第６図は本実施例の縦横変換回路を制御する
外部レジスタの信号説明図である。
第５図において同図（ａ）は縦横変換前のイメージ配列
、同図（ｂ）は変換後のイメージ配列を示している。行
９列それぞれ４０９５のアリレス位置をもち。
、同図（ｂ）は変換後のイメージ配列を示している。行
９列それぞれ４０９５のアリレス位置をもち。
各１２ビ・トの行アドレヘｉ、１．と１）、Ｉアト・へ
ｊｌ、・とによりイメージ点Ｉ （ｉ、 ｊ ）Ｙ選
択する。イメージ副配列は１６ビツト構成であり、副配
列タイプ指定信号ｔを使用して、第３図に示すＰｘｌタ
イプをｒ＝１．１ｘＰタイプｖｔ＝ｏで表わしている。
ｊｌ、・とによりイメージ点Ｉ （ｉ、 ｊ ）Ｙ選
択する。イメージ副配列は１６ビツト構成であり、副配
列タイプ指定信号ｔを使用して、第３図に示すＰｘｌタ
イプをｒ＝１．１ｘＰタイプｖｔ＝ｏで表わしている。
第６図において、同図（ａ）は、各フォーマツ）８４／
Ａ４．Ｂ５／Ａ５について、縦長と横長とのいずれのイ
メージ配列で使用するかな指示する９回転モード信号Ｒ
Ｍｔ−示す。たとえば、第５図（ａ）に示すように、Ａ
４／Ｂ４フォーマットを横長で使用したい場合には、同
図（ｂ）に示すように′、イメージ・メモリには縦長に
回転交換して格納されなければならない。これをＲＭ
＝＠ｌ”で浅水する。またＡ４／Ｂ４を縦長で使用する
場合には回転変換の必要がないので、ＲＭ＝”Ｏ″とな
る。Ａ５／Ｂ５７オーマクトの場合には、Ａ４／Ｂ４と
逆の関係が成立する。このように、ＲＭ−“ｌ”の場合
には、縦横変換処理が起動されなければならない。
Ａ４．Ｂ５／Ａ５について、縦長と横長とのいずれのイ
メージ配列で使用するかな指示する９回転モード信号Ｒ
Ｍｔ−示す。たとえば、第５図（ａ）に示すように、Ａ
４／Ｂ４フォーマットを横長で使用したい場合には、同
図（ｂ）に示すように′、イメージ・メモリには縦長に
回転交換して格納されなければならない。これをＲＭ
＝＠ｌ”で浅水する。またＡ４／Ｂ４を縦長で使用する
場合には回転変換の必要がないので、ＲＭ＝”Ｏ″とな
る。Ａ５／Ｂ５７オーマクトの場合には、Ａ４／Ｂ４と
逆の関係が成立する。このように、ＲＭ−“ｌ”の場合
には、縦横変換処理が起動されなければならない。
１８６図（ｂ）において、メモリ・モード信号ＭＭは。
イメージ・メそりのアクセス要求が１文字発生器または
ワーク領域に対するものか（＝＠０“）、イメージ・バ
ッファ領域に対するものか（＝”１”）ｔ−指示する。
ワーク領域に対するものか（＝＠０“）、イメージ・バ
ッファ領域に対するものか（＝”１”）ｔ−指示する。
またアクセス・モード信号ｔは、イメージ副配列のアク
セス・タイプのＩ ＸＰｔ−水平モード（＝＠Ｏ″）、
ＰＸｌを垂直モード（＝”１カとして指定する。そして
、アドレス反転モード信号Ａは。
セス・タイプのＩ ＸＰｔ−水平モード（＝＠Ｏ″）、
ＰＸｌを垂直モード（＝”１カとして指定する。そして
、アドレス反転モード信号Ａは。
イメージ配列回転変換のための行アドレス１１８．と列
アドレスｊ１□、との入れ替え処理の有無を指示する。
アドレスｊ１□、との入れ替え処理の有無を指示する。
第６図＜Ｃ＞において、胱出し信号Ｒと書込み信号Ｗと
は、アドレス反転モード時に９行アクセスが。
は、アドレス反転モード時に９行アクセスが。
正順アクセスか逆順アクセスかヲ指示するために使用さ
れる。信号Ｂと信号Ｗとは相補的な値なとり、一方が″
Ｉ′のとき、他方は″０１ｔ′示す。
れる。信号Ｂと信号Ｗとは相補的な値なとり、一方が″
Ｉ′のとき、他方は″０１ｔ′示す。
Ａ＝’ １ ’の顔合でＲ＝’ｌ’、−ｊなわち続出し
時には、逆順の行アドレスを生成するだめの減算回路を
機能化する。
時には、逆順の行アドレスを生成するだめの減算回路を
機能化する。
次に、第７図の実施例回路Ｙ：説明する。
同図において、１はイメージ・メモリ、２はモジ具−ル
構成の実メモリ、３はイメージ・メモリ空間上の行アド
レスｉと列アドレスｊとから、記憶モジ島−ルの番号Ｍ
（蓼、ｊ）とその記憶位置Ａ＜ｉ、ｉ＞とな計算するア
ドレス演算回路である。
構成の実メモリ、３はイメージ・メモリ空間上の行アド
レスｉと列アドレスｊとから、記憶モジ島−ルの番号Ｍ
（蓼、ｊ）とその記憶位置Ａ＜ｉ、ｉ＞とな計算するア
ドレス演算回路である。
４は縦横変換回路であり、５，６は行１列関でのアドレ
ス交換を行なうデータ・セレクタ、７は最大列アドレス
値ｊ ｍａｘからｊ１□−８を減算する減算回路、８は
データ・セレクタ、９はＮＡＮＤゲートであり、１０乃
至１２は反転信号ｔつくるためのインバータ、１３およ
び１４はＡＮＬ）ゲートである。
ス交換を行なうデータ・セレクタ、７は最大列アドレス
値ｊ ｍａｘからｊ１□−８を減算する減算回路、８は
データ・セレクタ、９はＮＡＮＤゲートであり、１０乃
至１２は反転信号ｔつくるためのインバータ、１３およ
び１４はＡＮＬ）ゲートである。
動作において、メモリ・モード信号ＭＭが、イメージ・
バッファ処理動作を示す１”の値ｔとり。
バッファ処理動作を示す１”の値ｔとり。
そして回転モード信号ｋＬＭが、フォーマットの回転格
納が必要であることヲ詣示する”１”の値をとっている
とき、ＮＡＮＤゲート９の出力は”０”となり。
納が必要であることヲ詣示する”１”の値をとっている
とき、ＮＡＮＤゲート９の出力は”０”となり。
データ・セレクタ８は、その人力Ａ、Ａ、ｔ、Ｔのうち
、Ａ、ｒＹ選択して出力する。
、Ａ、ｒＹ選択して出力する。
信号λは、データ・セレクタ５，６に、縦横変換のため
の行と列のアドレス入れ替えｔ指示する。
の行と列のアドレス入れ替えｔ指示する。
ここで、書込み信号Ｗが、書込み動作を示す“１”の値
をとっているとき、データ・セレクタ６は。
をとっているとき、データ・セレクタ６は。
行アドレスｊ １１−０１に列アドレスＪ’ｎ■に出力
し、またデータ・セレクタ５は、、ＡＮＤゲート１４を
経て入力されたｊｌｌ、’ｔ’、行アドレス”１１−０
に出方する。
し、またデータ・セレクタ５は、、ＡＮＤゲート１４を
経て入力されたｊｌｌ、’ｔ’、行アドレス”１１−０
に出方する。
他方、書込み信号Ｗが“０″、したがって胱出し１１！
Ｉ号Ｒが１”の貌出し動作時には、減算回路７およびＡ
ＮＤゲー）１３を経て、逆順アドレス（ｊ ｍａｘ −
’１ｌ−ｔｌ）が、データ・セレクタ５から”１ｌ−Ｌ
ｌに出力される。
Ｉ号Ｒが１”の貌出し動作時には、減算回路７およびＡ
ＮＤゲー）１３を経て、逆順アドレス（ｊ ｍａｘ −
’１ｌ−ｔｌ）が、データ・セレクタ５から”１ｌ−Ｌ
ｌに出力される。
他方、イメージ・バッファ処理ではないか（ＭＭ＝″０
”）、あるいはイメージ・バッファ処理であっても縦横
変換処理が不要の場合（ＲＭ＝“０”）には。
”）、あるいはイメージ・バッファ処理であっても縦横
変換処理が不要の場合（ＲＭ＝“０”）には。
ＮＡＮＤゲート９の出力は“１”となり、データ・セレ
クタ８は、入力Ａ、７１に選択し出力する。この場合に
は、データ・セレクタ５，６においてｔ ’１１−０
が”１１−０に、そしてｔ ｊｌｌ−０がｊｌ□１．
にそのまま出方される。これらの信号は、それぞれアド
レス演算回路３に供給される。この場合には、 Ｒ，Ｗ
の値の如何に拘らず、減算回路７による逆順アドレスの
生成機能は働かされない。゛ （６）発明の効果 以上のようにして、イメージ・メモリ１は従来の構成の
ままで、従来と同じ形の入力信号ｔ／７”１１−１１
’ ｊ’１□、な処理すれはよく、簡単な回路でメモ
リの効率的な利用を図ることが可能となる。
クタ８は、入力Ａ、７１に選択し出力する。この場合に
は、データ・セレクタ５，６においてｔ ’１１−０
が”１１−０に、そしてｔ ｊｌｌ−０がｊｌ□１．
にそのまま出方される。これらの信号は、それぞれアド
レス演算回路３に供給される。この場合には、 Ｒ，Ｗ
の値の如何に拘らず、減算回路７による逆順アドレスの
生成機能は働かされない。゛ （６）発明の効果 以上のようにして、イメージ・メモリ１は従来の構成の
ままで、従来と同じ形の入力信号ｔ／７”１１−１１
’ ｊ’１□、な処理すれはよく、簡単な回路でメモ
リの効率的な利用を図ることが可能となる。
第１図は従来のイメージ・メモリの利用状態説明図、第
２図は改善されたイメージ・メモリの利用状態説明図、
＃！３図はイメージ副配列、の説明図。 第４図は本発明における縦横変換逃場の説明図。 第５図は実施例のイメージ・メモリ構成図、第６図は実
施例の縦横変換動作を制御する信号の説明図、第７区は
実施例の構成図である。 図において、ｌはイメージ・メモリ、４は縦横変換回路
、５，６．８はデータ・セレクタ、７は減算回路、９は
ＮＡＮＤゲート、１０乃至１２インバータ、１３．１４
はＡＮＤゲートな示す。 、％許出願人 富士通株式会社 代理人弁理士 長谷用 文 廣 （外１名） （す （ｂ） （Ｃ） ↑Ｇ肥
２図は改善されたイメージ・メモリの利用状態説明図、
＃！３図はイメージ副配列、の説明図。 第４図は本発明における縦横変換逃場の説明図。 第５図は実施例のイメージ・メモリ構成図、第６図は実
施例の縦横変換動作を制御する信号の説明図、第７区は
実施例の構成図である。 図において、ｌはイメージ・メモリ、４は縦横変換回路
、５，６．８はデータ・セレクタ、７は減算回路、９は
ＮＡＮＤゲート、１０乃至１２インバータ、１３．１４
はＡＮＤゲートな示す。 、％許出願人 富士通株式会社 代理人弁理士 長谷用 文 廣 （外１名） （す （ｂ） （Ｃ） ↑Ｇ肥
Claims (1)
- 【特許請求の範囲】 イメージ配列中のイメージ点を選択するための行アドレ
スｉおよび列アドレスｊと、Ｐ個のイメージ点１ｘｘＰ
またはＰＸＩのいずれかの副配列で指定する信号手段ｔ
とによりアクセス制御されるイメージ・メモリな有する
イメージ・メモリ・システムにおいて、イメージ配列の
縦長または横長のいずれかのフォーマットを指定する信
号手段ＲＭと１行アドレスｉと列アドレスｊとの間の相
互変換を指示する信号手１ｊＡと、上記信号手段ＲＭが
フォーマットの指定を変吏したとき。 上記信号手段ｔ−ｙ反転してＴとするとともに信号手＆
ＡＶ反転して１行アドレスｉｖ新たな列アドレスｊ１と
し９列アドレスｊについては、書込み時にはそのまま新
たな行アドレスｉｌとするが読出し時にはイメージ配列
の最大列アドレス値ｊｍａｘから列アドレス値を減算し
た値ｖｆＩｆｒたな行アドレスｉ１とするアドレス変換
手段とを備えていることを特徴とするイメージ配列の縦
横変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052876A JPS58169665A (ja) | 1982-03-31 | 1982-03-31 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052876A JPS58169665A (ja) | 1982-03-31 | 1982-03-31 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169665A true JPS58169665A (ja) | 1983-10-06 |
| JPH0117183B2 JPH0117183B2 (ja) | 1989-03-29 |
Family
ID=12927076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052876A Granted JPS58169665A (ja) | 1982-03-31 | 1982-03-31 | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169665A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60122441A (ja) * | 1983-12-07 | 1985-06-29 | Fujitsu Ltd | メモリアクセス方式 |
| JPS60142442A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | イメ−ジメモリシステム |
| JPS60148275A (ja) * | 1984-01-13 | 1985-08-05 | Ricoh Co Ltd | 画像情報記録装置 |
| JPS60196859A (ja) * | 1984-03-19 | 1985-10-05 | Casio Comput Co Ltd | メモリアドレス制御方式 |
| US4870491A (en) * | 1982-09-20 | 1989-09-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Display control apparatus for supplying display data to raster scanning type display device |
-
1982
- 1982-03-31 JP JP57052876A patent/JPS58169665A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870491A (en) * | 1982-09-20 | 1989-09-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Display control apparatus for supplying display data to raster scanning type display device |
| JPS60122441A (ja) * | 1983-12-07 | 1985-06-29 | Fujitsu Ltd | メモリアクセス方式 |
| JPS60142442A (ja) * | 1983-12-29 | 1985-07-27 | Fujitsu Ltd | イメ−ジメモリシステム |
| JPS60148275A (ja) * | 1984-01-13 | 1985-08-05 | Ricoh Co Ltd | 画像情報記録装置 |
| JPS60196859A (ja) * | 1984-03-19 | 1985-10-05 | Casio Comput Co Ltd | メモリアドレス制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117183B2 (ja) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571067B2 (ja) | バスマスタ | |
| JPH0777973A (ja) | 画像処理システム | |
| US5408539A (en) | Tessellating and quadding pels during image transfer | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| JPH0117183B2 (ja) | ||
| JPS58116860A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
| JPS58149556A (ja) | 並列処理装置 | |
| EP0067519B1 (en) | Telecommunications system | |
| JP2851804B2 (ja) | ２次元直交変換装置 | |
| JPH0120430B2 (ja) | ||
| JPS62205452A (ja) | 記憶制御方式 | |
| EP0295186A2 (en) | Boundary-free semiconductor memory device having a plurality of slide access memories | |
| CA1244958A (en) | Pixel slice processor | |
| JP2564435B2 (ja) | 画像転送中の画素のモザイク化及びクワド化装置 | |
| JP2800280B2 (ja) | プリンタサーバ | |
| JP2855899B2 (ja) | 機能メモリ | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPS59186057A (ja) | イメ−ジメモリシステムにおけるアクセス処理方式 | |
| JPH024020B2 (ja) | ||
| JPS6010963A (ja) | イメ−ジメモリ構成方式 | |
| JPS6349437A (ja) | 印刷デ−タ制御方式 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPH0236008B2 (ja) | ||
| JPS58115537A (ja) | イメ−ジ・メモリ構成方式 | |
| EP0341406A2 (en) | Methods and circuit for implementing an arbitrary graph on a polymorphic mesh |