JPS58172015A - のこぎり波発生回路 - Google Patents
のこぎり波発生回路Info
- Publication number
- JPS58172015A JPS58172015A JP5470782A JP5470782A JPS58172015A JP S58172015 A JPS58172015 A JP S58172015A JP 5470782 A JP5470782 A JP 5470782A JP 5470782 A JP5470782 A JP 5470782A JP S58172015 A JPS58172015 A JP S58172015A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- turn
- oscillation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 22
- 239000003990 capacitor Substances 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100448410 Mus musculus Gkn1 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、のこぎり波発生回路に関するもので、集積回
路化した場合における発振周波数の温度ドリフトに対す
る１）温度係数が小さい ２）温に係数のバラツキ−が
小さい、という利点に加えて製造上相じる発振レベル及
び晃伽周波畝のバラツキに対して極めて良好なのこぎり
波発生回路を提供するものである。
路化した場合における発振周波数の温度ドリフトに対す
る１）温度係数が小さい ２）温に係数のバラツキ−が
小さい、という利点に加えて製造上相じる発振レベル及
び晃伽周波畝のバラツキに対して極めて良好なのこぎり
波発生回路を提供するものである。
従来から、周波数５０Ｈｚもしくは５ＱＨｚで発振する
ＴＶ用の垂直偏向回路や低い周波数でのＰＬＬ回路等に
用いられるのこぎり波発生回路としては種々な本のが開
発されているが、自走発振時におけるバラツキに対して
今一つ満足できるものが少なかった。例えば、現在実用
化されているこの種の発振回路の一例を第１図に示すが
、この発振回路では、発振の時定数を定めるのに、通常
用いるごとくキャパシタと抵抗を用いてその時定数に基
〈キャパシタの充放電を利用したものであるが、その充
放−の限度レベルを設定するため、三つのトランジスタ
Ｑｎ ＊ Ｑｌ４およびＱｔｙの工きツタを共通接続し
て差動物性をもたせＱｓｓのベースに充放電用キャパシ
タＣｏ１の端子を圧を加え、他の二つのトランジスタＱ
１４ ＊ Ｑｌ？のベースにはそれぞれ発振波形の上限
及び下限を決足する基準バイアスが夫々独立に加えられ
ている。その値はＶｕ点で２／３Ｖｃｃ。
ＴＶ用の垂直偏向回路や低い周波数でのＰＬＬ回路等に
用いられるのこぎり波発生回路としては種々な本のが開
発されているが、自走発振時におけるバラツキに対して
今一つ満足できるものが少なかった。例えば、現在実用
化されているこの種の発振回路の一例を第１図に示すが
、この発振回路では、発振の時定数を定めるのに、通常
用いるごとくキャパシタと抵抗を用いてその時定数に基
〈キャパシタの充放電を利用したものであるが、その充
放−の限度レベルを設定するため、三つのトランジスタ
Ｑｎ ＊ Ｑｌ４およびＱｔｙの工きツタを共通接続し
て差動物性をもたせＱｓｓのベースに充放電用キャパシ
タＣｏ１の端子を圧を加え、他の二つのトランジスタＱ
１４ ＊ Ｑｌ？のベースにはそれぞれ発振波形の上限
及び下限を決足する基準バイアスが夫々独立に加えられ
ている。その値はＶｕ点で２／３Ｖｃｃ。
Ｖｓｌ点で１／３Ｖｃｃ（Ｖｃｃは電源電圧）に選ばれ
ている。
ている。
次に、第１図の発振回路の動作を図に基いて説明する。
先ず、ｍｌ源電圧Ｖｃｃが印加されると、トランジスタ
Ｑ１４ ＊ Ｑｔｙのベースには抵抗分割によってただ
ちに所定のバイアス電圧が加えられるが、キャパシタＣ
・１の両端には抵抗ＲｏｌとＣＯｔとの時定数に基く光
電々流によってＲＯＩの電圧降下を生じＶｃｃからこれ
を引いた電圧が加えられる。従って、キャパシタＣｏｔ
の両端の電位は０から徐々にＣ・！×Ｒｏ１の時定数に
したがって上昇する。トランジスタＱ１３のベース電圧
が、Ｑｌ４のベース電圧Ｖ ａｓに接近するとＱｌ鵞が
導通をはじめ、抵抗ＲＩＳＫ電圧降下が生じる。この電
圧によってトランジスタＱｓｓに電流が流れはじめて抵
抗ａｎｔの電圧降下がふえる。これによりトランジスタ
Ｑｓｏ ＋ Ｑｔｓが同時に導通を開始すると、トラン
ジスタＱｌｌはＱｌ４のペースバイアス抵抗であるＲ鵞
・ヲ蝮絡するため、Ｖ匂の一位は恩赦にさがクトランジ
スタＱＩ４はカットオフになる。よってトランジスタＱ
ｔｘには勢いよ＜１！を流が流れ、トランジスタＱｓｓ
＋ Ｑｓｓは完全導通となる。かくしてキャパシタＣ
ｏ１にたくわ見られた電荷は、抵抗ＲＢ？およびトラン
ジスタＱ、。
Ｑ１４ ＊ Ｑｔｙのベースには抵抗分割によってただ
ちに所定のバイアス電圧が加えられるが、キャパシタＣ
・１の両端には抵抗ＲｏｌとＣＯｔとの時定数に基く光
電々流によってＲＯＩの電圧降下を生じＶｃｃからこれ
を引いた電圧が加えられる。従って、キャパシタＣｏｔ
の両端の電位は０から徐々にＣ・！×Ｒｏ１の時定数に
したがって上昇する。トランジスタＱ１３のベース電圧
が、Ｑｌ４のベース電圧Ｖ ａｓに接近するとＱｌ鵞が
導通をはじめ、抵抗ＲＩＳＫ電圧降下が生じる。この電
圧によってトランジスタＱｓｓに電流が流れはじめて抵
抗ａｎｔの電圧降下がふえる。これによりトランジスタ
Ｑｓｏ ＋ Ｑｔｓが同時に導通を開始すると、トラン
ジスタＱｌｌはＱｌ４のペースバイアス抵抗であるＲ鵞
・ヲ蝮絡するため、Ｖ匂の一位は恩赦にさがクトランジ
スタＱＩ４はカットオフになる。よってトランジスタＱ
ｔｘには勢いよ＜１！を流が流れ、トランジスタＱｓｓ
＋ Ｑｓｓは完全導通となる。かくしてキャパシタＣ
ｏ１にたくわ見られた電荷は、抵抗ＲＢ？およびトラン
ジスタＱ、。
を通じて放電される。キャパシタＣｏｔとＲ１γの時定
数に基いて時間とともにＣＯＩの電圧Ｖｓ２は下降し、
Ｖｓｌの電圧に近くなってくるとＱｌ２には電流が次第
にながれなくなってくる。よって、トランジスタＱｌｓ
ｓ Ｑｌ。、Ｑｌ３は同時にカットオフに近くなる。
数に基いて時間とともにＣＯＩの電圧Ｖｓ２は下降し、
Ｖｓｌの電圧に近くなってくるとＱｌ２には電流が次第
にながれなくなってくる。よって、トランジスタＱｌｓ
ｓ Ｑｌ。、Ｑｌ３は同時にカットオフに近くなる。
こうなると、トランジスタＱ ｔｔが導通をはじめてト
ランジスタＱｓｓ ＋ Ｑｓ＠を導通させ、トランジス
タＱｌｌに減少しながらも流れこんでいる電流紫うばっ
てしまうため、トランジスタＱｔｍ＋Ｑｌｌ）の電流カ
ットオフは急赦に生じる。トランジスタＱ１・ｔＱｔｍ
がカットオフになると、トランジスタＱ１４のペース電
位が急上昇してもとくもどるため、トランジスタＱｔｙ
もカットオフになり、同時にキャパシタＣｏｗには抵抗
Ｒ・１を通じて再び充電が開始される。この彼、前述し
た動作が生じ。
ランジスタＱｓｓ ＋ Ｑｓ＠を導通させ、トランジス
タＱｌｌに減少しながらも流れこんでいる電流紫うばっ
てしまうため、トランジスタＱｔｍ＋Ｑｌｌ）の電流カ
ットオフは急赦に生じる。トランジスタＱ１・ｔＱｔｍ
がカットオフになると、トランジスタＱ１４のペース電
位が急上昇してもとくもどるため、トランジスタＱｔｙ
もカットオフになり、同時にキャパシタＣｏｗには抵抗
Ｒ・１を通じて再び充電が開始される。この彼、前述し
た動作が生じ。
結縄発振がくり返される。
ところが、この第１のごときｉ＆回１では、発振回路を
構成するトランジスタＱ１４ ＊Ｑ＊を及びＱｘｓのベ
ースバイアス回路がそれぞれ独立になっているため、同
一チップ上においても、各トランジスタ、抵抗等の素子
の微小なバラツキの影智でバイアス点が一定せずにバラ
ツキが大きくなシ、発振周波数のバラツキとなって製造
上選別あるいは外部定数での調整を余儀なくされる。一
方、各トランジスタ素子のｈＦＫのバラツキによる各ト
ランクｘｐのベース電流のバラツキによって、バイアス
抵抗の電圧降下のうちベース電流に基く部分がバラクい
て、発掘周波数及びその温変係数あるいは発皺振幅のバ
ラツキが大きい欠点をもつ。その上、ベース電流を無視
するためにバイアス抵抗を小さくし回路電流を十分に流
した場合、バイアスが２つもあり回路電流がむだに流す
ことになる。
構成するトランジスタＱ１４ ＊Ｑ＊を及びＱｘｓのベ
ースバイアス回路がそれぞれ独立になっているため、同
一チップ上においても、各トランジスタ、抵抗等の素子
の微小なバラツキの影智でバイアス点が一定せずにバラ
ツキが大きくなシ、発振周波数のバラツキとなって製造
上選別あるいは外部定数での調整を余儀なくされる。一
方、各トランジスタ素子のｈＦＫのバラツキによる各ト
ランクｘｐのベース電流のバラツキによって、バイアス
抵抗の電圧降下のうちベース電流に基く部分がバラクい
て、発掘周波数及びその温変係数あるいは発皺振幅のバ
ラツキが大きい欠点をもつ。その上、ベース電流を無視
するためにバイアス抵抗を小さくし回路電流を十分に流
した場合、バイアスが２つもあり回路電流がむだに流す
ことになる。
本発明の目的は、発振絢波数およびこの振１鵬のバラツ
キが小さく且つ温度係数も小さいのこぎ９波発生卸路を
提供することにある。
キが小さく且つ温度係数も小さいのこぎ９波発生卸路を
提供することにある。
本発明による回路は、各トランジスタのバイアス電圧を
得るためのバイアス１錯を一つにまとめ、さらにベース
電流の変化によるバイアス抵抗の電圧降下分を減少させ
る目的でベース１１．流會大幅に減少させる為にトラン
ジスタをダーリントン接続することとし、一方ダーリン
トン接続による温度特性の悪化にも工夫して対処したも
ので、原理的には発掘周波数に温匿係数ケもたない発振
回路を形成することができた。
得るためのバイアス１錯を一つにまとめ、さらにベース
電流の変化によるバイアス抵抗の電圧降下分を減少させ
る目的でベース１１．流會大幅に減少させる為にトラン
ジスタをダーリントン接続することとし、一方ダーリン
トン接続による温度特性の悪化にも工夫して対処したも
ので、原理的には発掘周波数に温匿係数ケもたない発振
回路を形成することができた。
第２図は、本発明に蔓づくバイアスを一箇所にまとめた
もので、説明を簡便にするため電流の温度補償は省いで
ある。次に、第２図について説明する。ダーリントン接
続された三組のトランジスタ対（Ｑｉｓ−Ｑｕ ） −
（Ｑｓｓ 、Ｑｓｅ ） −（Ｑｌ１−Ｑ８４）のエミ
ッタは共通接続されていて、トランジスタＱＳＩ−Ｑ＠
４はバイアス回路から抵抗分＠によって所Ｗの電圧を加
えている。バイアス回路はツェナーダイオードＤＷの両
端の電圧をトランジスタＱ・６のペースで受け、その工
Ｚツタ電圧を抵抗Ｒ＠ａ、 ｌ（、、Ｉ（、、の三つで
電圧分割してそれツレバイアス電圧をトランジスタＱ＠
、Ｑ−のペースに加えている。ダーリントン接続し九三
組メのトランジスタの各々の接続上で、例えばトランジ
スタＱｓｓのエミッタから抵抗１’ｔｓａを介してトラ
ンジスタＱ＠４のペースに接続し、トランジスタＱ＠４
のエミッタが他の組のＱｓｓ ＊ Ｑｓｓのエミッタと
共通接続している。他の組のトランジスタ対（Ｑ−９Ｑ
詩）、（Ｑｕ、Ｑ＠４）に対しも同じように抵抗Ｒ１Ｂ
！、Ｒ６４が接続されている。
もので、説明を簡便にするため電流の温度補償は省いで
ある。次に、第２図について説明する。ダーリントン接
続された三組のトランジスタ対（Ｑｉｓ−Ｑｕ ） −
（Ｑｓｓ 、Ｑｓｅ ） −（Ｑｌ１−Ｑ８４）のエミ
ッタは共通接続されていて、トランジスタＱＳＩ−Ｑ＠
４はバイアス回路から抵抗分＠によって所Ｗの電圧を加
えている。バイアス回路はツェナーダイオードＤＷの両
端の電圧をトランジスタＱ・６のペースで受け、その工
Ｚツタ電圧を抵抗Ｒ＠ａ、 ｌ（、、Ｉ（、、の三つで
電圧分割してそれツレバイアス電圧をトランジスタＱ＠
、Ｑ−のペースに加えている。ダーリントン接続し九三
組メのトランジスタの各々の接続上で、例えばトランジ
スタＱｓｓのエミッタから抵抗１’ｔｓａを介してトラ
ンジスタＱ＠４のペースに接続し、トランジスタＱ＠４
のエミッタが他の組のＱｓｓ ＊ Ｑｓｓのエミッタと
共通接続している。他の組のトランジスタ対（Ｑ−９Ｑ
詩）、（Ｑｕ、Ｑ＠４）に対しも同じように抵抗Ｒ１Ｂ
！、Ｒ６４が接続されている。
次に動作を説明する。電源電圧をＶｃｃ端子に加えると
、キャパシタＣ−は抵抗Ｒｕを通して充電される。抵抗
Ｒ１３につながるトランジスタＱｓ・。
、キャパシタＣ−は抵抗Ｒｕを通して充電される。抵抗
Ｒ１３につながるトランジスタＱｓ・。
ＱｒＩのトランジスタは電源ＯＮと同時にトランジスタ
Ｑｓｓ、Ｑ・鵞が作動するため、機を一つにして電流が
流れはじめる。コンデンサＣＯｔの両端の電位は、Ｒ，
、ＸＣ，、で決まる時定数でＯから次第に立上るので、
当初は低くてトランジスタＱｉｓ ｔ Ｑｕはオフ状態
となっている。このため、トランジスタＱ＠ｓもオフで
ある。したがって、トランジスタＱ・１もオフとなって
いるため、トランジスタＱｉｙのコレクタ電ａはすべて
トランジスタＱｓｓのペースに流入して急故にキャパシ
タＣｏｔを充電しようとする。
Ｑｓｓ、Ｑ・鵞が作動するため、機を一つにして電流が
流れはじめる。コンデンサＣＯｔの両端の電位は、Ｒ，
、ＸＣ，、で決まる時定数でＯから次第に立上るので、
当初は低くてトランジスタＱｉｓ ｔ Ｑｕはオフ状態
となっている。このため、トランジスタＱ＠ｓもオフで
ある。したがって、トランジスタＱ・１もオフとなって
いるため、トランジスタＱｉｙのコレクタ電ａはすべて
トランジスタＱｓｓのペースに流入して急故にキャパシ
タＣｏｔを充電しようとする。
次に、キャパシタＣｏｗの充電が進んでこの両端の電位
が上り、トランジスタＱｇｓで決っていた共通工はツタ
の電位に対するトランジスタＱ＠ａのできまる電位を越
える程にトランジスタＱｓｓのペース電位が上昇してく
ると、トランジスタＱＩ４が急速に導通をはじめ、それ
と反対にトランジスタＱｓｓはカットオフになる。そう
なると、トランジスタＱＩ４のコレクタ電流によって抵
抗）ｔｓｓが電位降下し、その結果トランジスタＱｓｓ
が導通する。このため、抵抗Ｒ，−の電圧降下がふえ、
トランジスタＱｍｏ −Ｑｓｔ ｆｒドライブ可能とす
ると、これらが導通開始する。そうすると、トランジス
タＱｉｓ ＋ Ｑｓｓのペースに流れていた電流は、ト
ランジスタＱ・１゜ＱＨに吸いとられて、Ｑｓ−ｔＱｉ
−は急速にカットオフに至る。と同時にキャパシタＣ＠
ｌの充電が止まる。この瞬間のＣＤの両端の電圧が発振
電圧の上限レベルを定める。キャパシタＣ（１１の充電
が止篭るとＣａ１１に蓄えられ丸亀荷は抵抗ルｏａｔ通
じて放電開始する。放電に伴ってキャパシタＣ１１の両
端の電位はさがってゆくが、前記共通エミッタの電位が
トランジスタＱａで決まるエミッタ電位になるまで、ト
ランジスタＱ１４は導通をつづける（キャパシタＣ・３
の放電々流の一部でベース駆動している丸め）ため、こ
の間はトランジスタＱｉ・はカットオフであり、トラン
ジスタＱ・３で決まるエミッタ電位になったときトラン
ジスタＱＩ４はカットオフとなシ、その為にトランジス
タＱｕｅ Ｑ＠６ ｅＱｓｔが再びカットオフになる。
が上り、トランジスタＱｇｓで決っていた共通工はツタ
の電位に対するトランジスタＱ＠ａのできまる電位を越
える程にトランジスタＱｓｓのペース電位が上昇してく
ると、トランジスタＱＩ４が急速に導通をはじめ、それ
と反対にトランジスタＱｓｓはカットオフになる。そう
なると、トランジスタＱＩ４のコレクタ電流によって抵
抗）ｔｓｓが電位降下し、その結果トランジスタＱｓｓ
が導通する。このため、抵抗Ｒ，−の電圧降下がふえ、
トランジスタＱｍｏ −Ｑｓｔ ｆｒドライブ可能とす
ると、これらが導通開始する。そうすると、トランジス
タＱｉｓ ＋ Ｑｓｓのペースに流れていた電流は、ト
ランジスタＱ・１゜ＱＨに吸いとられて、Ｑｓ−ｔＱｉ
−は急速にカットオフに至る。と同時にキャパシタＣ＠
ｌの充電が止まる。この瞬間のＣＤの両端の電圧が発振
電圧の上限レベルを定める。キャパシタＣ（１１の充電
が止篭るとＣａ１１に蓄えられ丸亀荷は抵抗ルｏａｔ通
じて放電開始する。放電に伴ってキャパシタＣ１１の両
端の電位はさがってゆくが、前記共通エミッタの電位が
トランジスタＱａで決まるエミッタ電位になるまで、ト
ランジスタＱ１４は導通をつづける（キャパシタＣ・３
の放電々流の一部でベース駆動している丸め）ため、こ
の間はトランジスタＱｉ・はカットオフであり、トラン
ジスタＱ・３で決まるエミッタ電位になったときトラン
ジスタＱＩ４はカットオフとなシ、その為にトランジス
タＱｕｅ Ｑ＠６ ｅＱｓｔが再びカットオフになる。
この点で、キャパシタＣａｍの放電が止まシ、発振電圧
の最下点を決定する。トランジスタＱｉ４がカットオフ
にな夛、トランジスタＱｕが導通をはじめるとｓ Ｑｓ
ｓで決まるエミッタ電位が高いので、トランジスタＱａ
ｓ本カットオフになり、キャパシタＣｏｗには再び充電
が開始され、発掘がくり返される。
の最下点を決定する。トランジスタＱｉ４がカットオフ
にな夛、トランジスタＱｕが導通をはじめるとｓ Ｑｓ
ｓで決まるエミッタ電位が高いので、トランジスタＱａ
ｓ本カットオフになり、キャパシタＣｏｗには再び充電
が開始され、発掘がくり返される。
第３図は、実際に本発明を応用した回路で、第２図にお
ける抵抗Ｒ＠、 、 Ｒ１，１をトランジスタ。６テ。
ける抵抗Ｒ＠、 、 Ｒ１，１をトランジスタ。６テ。
Ｑ・畠でおきかえ、トランジスタＱ□、Ｑ６７のペース
・エミッタ間電圧の温度変化を補償し、発振の温菱安屋
１ｆｋ基本的に完壁なものになしたものであり、その他
の回路木子の記号はすべて第２図と共通に示しである。
・エミッタ間電圧の温度変化を補償し、発振の温菱安屋
１ｆｋ基本的に完壁なものになしたものであり、その他
の回路木子の記号はすべて第２図と共通に示しである。
本発明の発振回路の出方は、基本的に発振条件を指定す
るキャパシタＣｏ５（第１図）、Ｃ＠ｓ（第２図）の両
端の電圧を増幅回路をへてと）出す。
るキャパシタＣｏ５（第１図）、Ｃ＠ｓ（第２図）の両
端の電圧を増幅回路をへてと）出す。
第１図は従来のノコギリ波発生回路の一例を示す回路図
、第２図は本発明の基本的回路を示す回路図、第３図は
本発明の具体的構成の一実施例を示す回路図である。 Ｑ・・・・・・トランジスタ、Ｄ・・・・・・ダイオー
ド、ｎ・・・・・・抵抗、Ｃ・・・・・・コンデンサ。
、第２図は本発明の基本的回路を示す回路図、第３図は
本発明の具体的構成の一実施例を示す回路図である。 Ｑ・・・・・・トランジスタ、Ｄ・・・・・・ダイオー
ド、ｎ・・・・・・抵抗、Ｃ・・・・・・コンデンサ。
Claims (1)
- 第１．第２および纂３のトランジスタ部と、骸第１のト
ランジスタ部のベース相当端子に出力電圧を供給する充
放電回路と、前記第２および第３のトランジスタの各ベ
ース相当端子へそれぞれ供給される第１および第２のバ
イアス電圧を発生するためのバイアス源と、前記第１．
第２および第３のトランジスタの各エミッタ相当端子を
直流接続した接続点に接続され丸亀流源と、前記第２の
トランジスタ部に流れる電流を検出して前記充放電回路
の充電電流を制御する第１の回路手段と、前記第１のト
ランジスタ部に流れる電流を検出して前記第１の回路手
段の動作を制御すると共に前記第２のトランジスタに流
れる電流を制御する第２の回路手段とを具備することを
特徴とするのζぎり波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5470782A JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5470782A JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172015A true JPS58172015A (ja) | 1983-10-08 |
| JPS634965B2 JPS634965B2 (ja) | 1988-02-01 |
Family
ID=12978266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5470782A Granted JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861697A (en) * | 1995-10-31 | 1999-01-19 | Mitsubishi Denki Kabushiki Kaisha | Single-phase induction motor and rotor assembling apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989464A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
-
1982
- 1982-04-01 JP JP5470782A patent/JPS58172015A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989464A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861697A (en) * | 1995-10-31 | 1999-01-19 | Mitsubishi Denki Kabushiki Kaisha | Single-phase induction motor and rotor assembling apparatus |
| US5898250A (en) * | 1995-10-31 | 1999-04-27 | Mitsubishi Denki Kabushiki Kaisha | Single-phase induction motor and rotor assembling apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634965B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3281357B2 (ja) | スイッチング電源 | |
| JP4314709B2 (ja) | スイッチング電源装置 | |
| US5610502A (en) | Boost power supply with clock period compensation | |
| US5914589A (en) | Voltage boosting circuit for high-potential-side MOS switching transistor | |
| JPS6155614B2 (ja) | ||
| US5847940A (en) | Power-supply circuit | |
| US4052645A (en) | Vertical deflection circuit | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| EP0880087A2 (en) | Power supply circuit and CCD camera using same | |
| CA1048144A (en) | Automatic beam current limiter with video hold-off | |
| JPH07208308A (ja) | 二重積分回路 | |
| JPH03179168A (ja) | 点火用インダクタの制御回路及びその制御方法 | |
| JPH0724813Y2 (ja) | 電子同調チューナの電圧重畳回路 | |
| US5875749A (en) | A.C. ignition system for an engine | |
| CN114726027B (zh) | 一种咖啡机混料驱动集成电路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JP3396592B2 (ja) | スイッチングレギュレータ | |
| JPS6122345Y2 (ja) | ||
| US4126815A (en) | Delayed kinescope blanking pulse generator | |
| JP2647146B2 (ja) | 二次電池充電制御装置 | |
| JP2617318B2 (ja) | Ｄｃ−ｄｃコンバーター | |
| JPS634965B2 (ja) | ||
| JPH024497Y2 (ja) | ||
| JPH0117217Y2 (ja) | ||
| JPS6041699Y2 (ja) | ソレノイド回路 |