JPS5817620A - 半導体ウエハ加工処理方法 - Google Patents
半導体ウエハ加工処理方法Info
- Publication number
- JPS5817620A JPS5817620A JP56115260A JP11526081A JPS5817620A JP S5817620 A JPS5817620 A JP S5817620A JP 56115260 A JP56115260 A JP 56115260A JP 11526081 A JP11526081 A JP 11526081A JP S5817620 A JPS5817620 A JP S5817620A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- polishing
- machining method
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体ウェハを規定の厚さにするための半導
体ウェハ加工処理方法に関する。
体ウェハ加工処理方法に関する。
第１図に示す半導体装置の製造工程において素子形成の
終了した半導体ウェハを、ダイシング工程で個々のベレ
ットに分離する前にその製品に必要な規定の厚さにする
だめの、ラッピングと呼ばれるウェハ加工処理工程があ
る。従来この工程ては、機械的な研磨によるラッピング
を行なっていた。これを図面を用いて以下に説明する。
終了した半導体ウェハを、ダイシング工程で個々のベレ
ットに分離する前にその製品に必要な規定の厚さにする
だめの、ラッピングと呼ばれるウェハ加工処理工程があ
る。従来この工程ては、機械的な研磨によるラッピング
を行なっていた。これを図面を用いて以下に説明する。
第２図は、ラッピングを行なうだめの研磨装置の横断面
図である。円板状の支持板２１は回動自在であり駆動部
（図示路）と連結されている。またこの支持板２１は、
シート２２を介して、ウェハ２３の裏面を研磨台２４の
下面の荷重で押しつけるようになっている。また支持板
２１の下面の周縁部には突起２５が形成されてお秒、こ
の突起２５の高さを調整してウェハ２３が規定の厚さ以
上研磨されないようにしている。この研磨装置を使用し
、アルミナなどの適当な研磨剤を用いてウェハーを研磨
してゆき突起２５が研磨台２４に接した時に研磨を終了
する。
図である。円板状の支持板２１は回動自在であり駆動部
（図示路）と連結されている。またこの支持板２１は、
シート２２を介して、ウェハ２３の裏面を研磨台２４の
下面の荷重で押しつけるようになっている。また支持板
２１の下面の周縁部には突起２５が形成されてお秒、こ
の突起２５の高さを調整してウェハ２３が規定の厚さ以
上研磨されないようにしている。この研磨装置を使用し
、アルミナなどの適当な研磨剤を用いてウェハーを研磨
してゆき突起２５が研磨台２４に接した時に研磨を終了
する。
以上のような従来方法でラッピングを行なうと、第含図
に示すように研磨されたウェハ２３にはそりを生じてし
まう。直径１００■の１０枚のウェハについて調べた結
果を表１に示す。
に示すように研磨されたウェハ２３にはそりを生じてし
まう。直径１００■の１０枚のウェハについて調べた結
果を表１に示す。
ここでウェハのそりとは第３りすごとくウェハを平面上
に筐いた場合にそり上がったウェハ周端部の平面上から
の高さｈの値をいう。
に筐いた場合にそり上がったウェハ周端部の平面上から
の高さｈの値をいう。
表１に示したように、ウエノ・を研磨することにより本
来ウェハのもっていたそりが１５〜２０倍になってしま
う。また深く研磨するほどそ抄が大きくなることがわか
る。
来ウェハのもっていたそりが１５〜２０倍になってしま
う。また深く研磨するほどそ抄が大きくなることがわか
る。
このようにそりが生ずるのは、研磨された面に深さ数μ
ｍにわたって、結晶格子の乱れた破砕層２６ができるた
めであると考えられており、この破砕層を除去すること
によってそ抄をある程度回復できることが実験的に確か
められている。こうしてウェハにそりが生じると、後の
ダイシング工程に支障をきたす。すなわちウエノ・から
個々のチップを切９離すダイシングの工程においては、
第４図のような装置を用いてウェハ２３を台２７上に固
定する。この際パキ゛ニーム孔２８から空気を抜くこと
によってウェハ２３を固定するが、ウエノ・２３のそり
が大きいとウェハ２３と台２７との間の力が不均一とな
りウェハ２３に無理な力が加わる。このためウェハ２３
が破損してしまうことがある。
ｍにわたって、結晶格子の乱れた破砕層２６ができるた
めであると考えられており、この破砕層を除去すること
によってそ抄をある程度回復できることが実験的に確か
められている。こうしてウェハにそりが生じると、後の
ダイシング工程に支障をきたす。すなわちウエノ・から
個々のチップを切９離すダイシングの工程においては、
第４図のような装置を用いてウェハ２３を台２７上に固
定する。この際パキ゛ニーム孔２８から空気を抜くこと
によってウェハ２３を固定するが、ウエノ・２３のそり
が大きいとウェハ２３と台２７との間の力が不均一とな
りウェハ２３に無理な力が加わる。このためウェハ２３
が破損してしまうことがある。
また上述したブレードによるダイシングの代わりにケミ
カルエツチングによって素子４＋虐を行なう鳴合には、
写真−虫刻工程が必要であるが、この場合ウニ・・にそ
りがあると、マスク合わせかうまく行きにくい。その上
田着曲もわるいという欠漬がある。
カルエツチングによって素子４＋虐を行なう鳴合には、
写真−虫刻工程が必要であるが、この場合ウニ・・にそ
りがあると、マスク合わせかうまく行きにくい。その上
田着曲もわるいという欠漬がある。
本発明は以上のような従来の欠点を改善し、大きなそり
を生じさせることのないラッピングの方法を提供するこ
とを目的とする。
を生じさせることのないラッピングの方法を提供するこ
とを目的とする。
次に本発明を一実施例で１悦明トる。本発明では素子形
成の終了した半導体ウェハを、従来と同じ研′ａ装置を
用いて規定の厚さよね数μｍ厚いところまでｉｓｔ、る
。例えば７５Ａφの１ンエハでラッピング前４４０μＩ
ｎ の厚さのものを規定の厚さ３５０μｍ より数μｍ
ｌＶ、いところまで研磨する。次に残りの数μｎ１
の部分を、μ下のようにケミカルエツチング法によって
エツチングする。第５図（ａ）に示すように１．１２０
℃〜１３０℃に熱亡られた熱板５４−ヒに厚さ数μｍの
鉄板５３を敷き、その上にアビニシンワックス５２を載
せる。このアビニシンワックス５２の上に研磨されたウ
ニ／・５１を載せる。この際研磨された面を上にしてお
き研磨によってできた破砕層５５が表面に出るようにす
る。しばらくするとアビニシンワックス５２が軟化し、
第５図（ｂ）のように９エノ・５１の我子の形成された
面を全部榎うようになる。その後このウニＩ・を鉄板５
３から落ろして常温に戻し、ワックスがはがれないよう
に固化させる。次にこのウエノ・５１をフッ酸、銅酸及
び 酸の混合液に入れて、ウェハ５１の研磨された面を
数μｍエツチングして破砕層５５を取り除く。エツチン
グ時間は１分弱程匿である。最後にトリクレン等で洗浄
し、アビニシンワックスを取す除く。
成の終了した半導体ウェハを、従来と同じ研′ａ装置を
用いて規定の厚さよね数μｍ厚いところまでｉｓｔ、る
。例えば７５Ａφの１ンエハでラッピング前４４０μＩ
ｎ の厚さのものを規定の厚さ３５０μｍ より数μｍ
ｌＶ、いところまで研磨する。次に残りの数μｎ１
の部分を、μ下のようにケミカルエツチング法によって
エツチングする。第５図（ａ）に示すように１．１２０
℃〜１３０℃に熱亡られた熱板５４−ヒに厚さ数μｍの
鉄板５３を敷き、その上にアビニシンワックス５２を載
せる。このアビニシンワックス５２の上に研磨されたウ
ニ／・５１を載せる。この際研磨された面を上にしてお
き研磨によってできた破砕層５５が表面に出るようにす
る。しばらくするとアビニシンワックス５２が軟化し、
第５図（ｂ）のように９エノ・５１の我子の形成された
面を全部榎うようになる。その後このウニＩ・を鉄板５
３から落ろして常温に戻し、ワックスがはがれないよう
に固化させる。次にこのウエノ・５１をフッ酸、銅酸及
び 酸の混合液に入れて、ウェハ５１の研磨された面を
数μｍエツチングして破砕層５５を取り除く。エツチン
グ時間は１分弱程匿である。最後にトリクレン等で洗浄
し、アビニシンワックスを取す除く。
以上のような構成でウエノ１加工処理を行なえば、研磨
によって破砕層が生じたためにそりが起きても、ケミカ
ルエツチングによってこの破砕層を取り除いてしまうた
め、最終的なそりを小さくすることができる。その結果
ラッピング前後でのそりは従来の半分程度に改善された
。
によって破砕層が生じたためにそりが起きても、ケミカ
ルエツチングによってこの破砕層を取り除いてしまうた
め、最終的なそりを小さくすることができる。その結果
ラッピング前後でのそりは従来の半分程度に改善された
。
このようにそりを小さくすることができれば、後の工程
でウェハをバキュームでキャラ孟ングする際に、ウニ・
・を破損することもない。
でウェハをバキュームでキャラ孟ングする際に、ウニ・
・を破損することもない。
なお、本発明の破砕層を除くためのエツチングは、液体
によるエツチングに限らず、ガスエツチングやプラズマ
エツチングあるいはりアクティブイオンエツチング等の
非機械的エツチングであってもよい。
によるエツチングに限らず、ガスエツチングやプラズマ
エツチングあるいはりアクティブイオンエツチング等の
非機械的エツチングであってもよい。
（以ト丞自）
第１図は半導体装置の一般的な製造工程を示すフローチ
ャートである。 第２図は研ｄ装置の横断面図である。 第３図は研磨後のウェハの横断面図である。 第４図はウェハを固定する装置の横断面図である。 第５図（ａ）乃至（ｂ）は本発明のウェハ処理工程の一
部を示す横４面図である。 ５１ ・・・ 半導体ウェハ ５５・・・破砕；− 代理人 ｙＰ埋士 則 近 憲 佑 （ほか１名）第
１図 第２図
ャートである。 第２図は研ｄ装置の横断面図である。 第３図は研磨後のウェハの横断面図である。 第４図はウェハを固定する装置の横断面図である。 第５図（ａ）乃至（ｂ）は本発明のウェハ処理工程の一
部を示す横４面図である。 ５１ ・・・ 半導体ウェハ ５５・・・破砕；− 代理人 ｙＰ埋士 則 近 憲 佑 （ほか１名）第
１図 第２図
Claims (1)
- 半導体ウェハを所定の厚さまで機械的に研磨によって除
く工程とを含むことを特徴とする半導体ウェハ加工処理
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115260A JPS5817620A (ja) | 1981-07-24 | 1981-07-24 | 半導体ウエハ加工処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115260A JPS5817620A (ja) | 1981-07-24 | 1981-07-24 | 半導体ウエハ加工処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5817620A true JPS5817620A (ja) | 1983-02-01 |
Family
ID=14658265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56115260A Pending JPS5817620A (ja) | 1981-07-24 | 1981-07-24 | 半導体ウエハ加工処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5817620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| US6740882B2 (en) | 1992-01-22 | 2004-05-25 | Naviscan Pet Systems, Inc. | Dedicated apparatus and method for emission mammography |
-
1981
- 1981-07-24 JP JP56115260A patent/JPS5817620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| US6740882B2 (en) | 1992-01-22 | 2004-05-25 | Naviscan Pet Systems, Inc. | Dedicated apparatus and method for emission mammography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| TW200419661A (en) | Semiconductor chip and fabrication method thereof | |
| JPS6141133B2 (ja) | ||
| TW200425222A (en) | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method | |
| US3951728A (en) | Method of treating semiconductor wafers | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| EP0094302A3 (en) | A method of removing impurities from semiconductor wafers | |
| CN104620384A (zh) | Soi晶圆的制造方法 | |
| JP3570530B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| EP0455087B1 (en) | Method of forming a silicon wafer with a chip separating structure and single crystal layer sections | |
| JPH01226167A (ja) | 半導体装置基板の製造方法 | |
| TW303483B (ja) | ||
| JPWO2022153894A5 (ja) | ||
| JPH02139163A (ja) | ウェーハの加工方法 | |
| JPH01302837A (ja) | 半導体基板の製造方法 | |
| JP4474863B2 (ja) | 剥離ウェーハの再生処理方法及び再生されたウェーハ | |
| JPH0582728B2 (ja) | ||
| JP2000195767A (ja) | 半導体基板のマーキング方法 | |
| JPS5818928A (ja) | 半導体装置の製法 | |
| JPS5815225A (ja) | 半導体装置基板 | |
| JPS61182233A (ja) | ウエハおよびその製造方法 | |
| JPS5972139A (ja) | 薄板材の加工方法 | |
| JPH04208552A (ja) | ダイシング用基板テーブル |