JPH02295130A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02295130A
JPH02295130A JP2089265A JP8926590A JPH02295130A JP H02295130 A JPH02295130 A JP H02295130A JP 2089265 A JP2089265 A JP 2089265A JP 8926590 A JP8926590 A JP 8926590A JP H02295130 A JPH02295130 A JP H02295130A
Authority
JP
Japan
Prior art keywords
region
silicon
layer
area
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2089265A
Other languages
English (en)
Inventor
Henricus G R Maas
ヘンリカス　ホデフリダス　ラファエル　マース
Es Roland A Van
ローランド　アルトゥール　ファン　エス
Der Velden Johannes W A Van
ヨハネス　ウィルヘルムス　アドアリアヌス　ファン　デル　フェルデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02295130A publication Critical patent/JPH02295130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/441—Vertical BJTs having an emitter-base junction ending at a main surface of the body and a base-collector junction ending at a lateral surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/044—Edge diffusion under mask

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体本体を具え、この半導体本体にはこれに
設けられた埋設領域上に半導体本体の装置区域を画成す
る段部を一方の主面に設け、他に前記段部の側壁に保護
絶縁層を設け、前記段部の側壁に隣接する前記一方の主
面の１区域に絶縁領域を設け、この絶縁領域上に前記段
部に隣接して不純物をドープしたシリコン領域を画成し
、前記ドープされたシリコン領域から前記段部の側壁の
窓区域を経て前記装置区域にドーパント不純物を拡散し
て前記装置区域の装置領域に接触する接点領域を前記装
置区域内に画成するようにして半導体装置を製造する方
法に関するものである。
（従来の技術） この種の半導体装置の製造方法は、埋設領域または層が
コレクタ領域の一部分を構成し、装置領域をベース領域
とし、その接点領域を側壁接点としたバイポーラトラン
ジスタの製造に用いることができる。側壁ベース接点を
有するパイポーラトランジスタを製造するかかる方法は
ＩＥＥＥ　トランザクションズオンエレクトロン７’ハ
イス、第３５巻、第１０号、１９８８年、１０月、第１
５９６〜１６００頁にワシオカツヨシ、ナカムラ　トオ
ル、およびハヤシダテツヤが発表した論文“側壁面の２
段部酸化を用いる側壁ベース接点構体トランジスタの裂
造方法および装置特性”に記載されている。
」二連した論文に記載されているように、不純物を拡散
して接点区域を画成する側壁の窓区域の寸法は特に重要
である。その理由はこれによってベース領域の厚さを画
成するからである。更に接点領域に埋設コレクタ領域に
充分近付けて形成する場合には、トランジスタのブレー
クダウン電圧は減少するがベースーコレクタ容量が増大
してトランジスタの高周波特性に悪影響を与えるように
なる。
また、上記論文には厚い絶縁領域、特に酸化領域を形成
して窓区域従ってベース接点領域が埋設コレクタ領域か
ら良好に分離し得るようにした２段部酸化処理を提案し
ている。
（発明が解決しようとする課題） 上記論文に記載されているように、前記側壁および前記
一方の主面の区域に第１の酸化シリコン絶縁層を形成し
た後、耐酸化性窒化シリコン層の形態の第１保護層を絶
縁層段部の側壁に画成し、露出された前記一方の主面の
区域をエンチングして深い段部と、厚い第２の酸化シリ
コン層を形成するために酸化した絶縁層深い段部を囲む
新たな表面区域とを形成する。次いで第２の窒化シリコ
ン層を前記第１窒化シリコン層に設けて表面を再び酸化
して絶縁領域を形成する最終分離庖化シリコンを画成す
る。
上記文献に記載した方法によって前記段部により画成し
た装置区域から比較的厚い絶縁領域を分離するとともに
比較的厚い酸化領域の形成によっても生じ得る装置区域
内の格子欠陥を防止し得るようにし、従って２つの窒化
珪素保護層が側壁の窓区域の寸法および欠陥の発生に影
響を与えるようにする。更に、この方法は極めて複雑で
あるとともに前記論文に、これら保護層の制御が特に重
要であり、第１および第２の窒化珪素保護層の厚さを最
適に決めるのが重要であると記載されている。実際上、
上記論文には第１および第２の窒化珪素層の厚さが最適
でない場合に生じ得る問題を示す種々のＳＥＭマイクロ
グラフが示されている。
本発明は前記窓区域の寸法および位置を制御または調整
して、上述した論文に記載されているような複雑な処理
に依存することなく、ベースーコレクタ容量が不所望に
増大するのを防止しかつブレークダウン電圧が減少する
のを防止し得るようにした上述した種類の半導体装置の
製造方法を提供することをその目的とする。
（課題を解決するための手段） 本発明半導体装置の製造方法は半導体本体を具え、この
半導体本体にはこれに設けられた埋設領域上に半導体本
体の装置区域を画成する段部を一方の主面に設け、他に
前記段部の側壁に保護絶縁層を設け、前記段部の側壁に
隣接する前記一方の主面の１区域に絶縁領域を設け、こ
の絶縁領域上に前記段部に隣接して不純物をドープした
シリコン領域を画成し、前記ドープされたシリコン領域
から前記段部の側壁の窓区域を経て前記装置区域にドー
パント不純物を拡散して前記装置区域の装置領域に接触
する接点領域を前記装置区域内に画成するようにして半
導体装置を製造するに当たり、前記ドープされたシリコ
ン領域を画成する前に、前記段部の側壁で耐酸化層を有
する前記主面上にシリコンを堆積して前記主面の装置区
域上に中間シリコン領域を画成し、この中間シリコン領
域は前記段部の側壁から分離されるとともに露出側壁の
窓区域を残存させ、他に前記側壁の露出窓区域から前記
保護絶縁層を除去し、次いでドープされたシリコン領域
を画成するシリコン領域を堆積するようにしたことを特
徴とする。
本発明方法を使用することによって、段部の側壁に小寸
法の窓区域を形成してドープされたシリコン領域から不
純物を装置区域に拡散して形成された接点領域を埋設領
域から良好に離間して応力および歪みを生じ得る厚い絶
縁領域の成長に依存することなく、接点領域および埋設
領域間の容量を過剰とする問題を防止または減少し得る
ようにするとともに、特に保護層の厚さを精密に制御す
る必要のある上記論文に記載された比較的複雑な方法を
採用することなく前記装置区域内に結晶欠陥を生ぜしめ
るようになる。また、本発明方法は所望の任意厚さのフ
ィールド酸化物と相俟って用いることもできる。
前記中間シリコン領域は、シリコンを層状に堆積して前
記一方の主面の区域および前記段部の側壁並びに頂面に
シリコン領域を設け、次いで前記側壁のシリコン領域を
ドーパント不純物から遮蔽するようにしてドーパント不
純物を前記シリコン層に導入し、ドープしない側壁のシ
リコン領域を選択的に除去して次にドープされたシリコ
ン領域の形成を促進し得る比較的平坦な中間シリコン層
を形成し得るようにして画成する。
保護絶縁層は耐酸化層として形成し、中間シリコン領域
は堆積後に酸化する。中間シリコン領域を完全に酸化す
る箇所では、これを前記一方の主面の区域に直接画成す
るとともにこれにより絶縁領域を形成し、任意の酸化物
を前記一方の主面の区域に熟成長させる必要性を回避し
、かつ、酸化層の形成中応力および／または歪みの誘起
される結晶欠陥の可能性を少なくとも回避し得るように
する。
或はまた、中間シリコン領域は熱成長酸化物として既に
形成された絶縁領域の頂部に画成して熟成長酸化物を薄
くし熱酸化物の成長によって誘起される応力および歪み
を減少し得るようにする。
この場合には中間シリコン領域を部分的にのみ酸化して
酸化領域の下側のシリコン領域を残存せしめるようにす
る。
本発明方法の他の例では、前記中間シリコン領域は、前
記一方の主面の区域並びに前記段部の側壁および頂面に
シリコンの層を堆積し、前記段部のシリコン領域に耐酸
化マスクを設け、前記一方の主面の区域および前記段部
の頂面の露出シリコン領域を酸化し、前記耐酸化マスク
を除去し、次いで、前記側壁の残存シリコンを除去して
、前記中間シリコン領域をシリコン酸化領域として画成
し得るようにする。
また、本発明方法の更に他の例では、酸化シリコン層に
よって被覆された窒化シリコン層として前記保護絶縁層
を画成するに当たり、前記一方の主面の区域の絶縁領域
、前記保護絶縁層および前記段部の頂面にシリコン層を
堆積し、このシリコン層に不純物を導入して前記保護絶
縁層により被覆された側壁に隣接するシリコン領域はド
ープしない儘とし、ドープされないシリコン領域を選択
的に除去して前記区域に中間シリコン領域を画成し、残
存する非ドープシリコン領域をマスクとして用いて露出
酸化シリコン層を除去し、次いでドープされたシリコン
領域を選択的に除去するとともにこれにより露出された
窒化シリコンを酸化シリコン層の残存部分をマスクとし
て用いて除去し、その後前記絶縁領域上のドープされた
シリコン領域を画成してドープされたシリコン領域の下
側部分を前記段部の側壁から分離し得るようにする。
この例では、中間シリコン領域には、半導体本体に応力
を与え、次いで前記段部の側壁に分離を画成するために
用いた後除去する酸化処理を施さず、シリコンによって
絶縁領域上に堆積されたドープシリコン領域を形成し得
るようにする。
更に他の例では、中間シリコン領域はドーパント不純物
を導入し、次いで非ドープシリコン側壁領域およびシリ
コンを除去して電位応力および／または歪みを導入する
酸化処理を行うことなくドープされた中間シリコン領域
上に直接堆積されたドープシリコン領域を形成する。こ
の場合にはドープされたシリコン領域をドープする不純
物を上述したようにイオン注入するか、または他のシリ
コン層の非ドープ領域の選択的な除去が追従するドープ
中間シリコン領域からドーパント不純物を拡散すること
により導入を行う。
中間シリコン領域はドープシリコン領域の場合のように
多結晶シリコンまたはアモルファスシリコンの堆積によ
って形成することができる。ドープシリコン領域の場合
には、アモルファスシリコンを堆積する箇所に再結晶を
施して次の処理工程中例えばドーパント不純物の拡散中
多結晶シリコンを形成する。
（実施例） 図面につき本発明の実施例を説明する。
図面は拡大図であり、特に層または領域の厚さ方向の寸
法は拡大誇張して示し、その他の部分の寸法は縮小して
示す。また、図中同一部分には同一符号を付して示す。
図面、例えば第６〜９図に示すように、半導体装置を製
造する方法は、半導体本体１０を具え、この半導体本体
１０にはこれに設けられた埋設領域１２上に半導体本体
の装置区域１３を画成する段部１４を一方の主面１５に
設け、他に前記段部１４の側壁１４ａに保護絶縁層２４
を設け、前記段部１４の側壁１４ａに隣接する前記一方
の主面の１区域１５ａに絶縁領域２２を設け、この絶縁
領域２２上に前記段部１４ａに隣接して不純物をドープ
したシリコン領域２５ｃを画成し、前記ドープされたシ
リコン領域２５ｃから前記段部１４の側壁１４ａの窓区
域１４’ａを経て前記装置区域１３にドーパント不純物
を拡散して前記装置区域１３の装置領域２９に接触する
接点領域２８を前記装置区域１３内に画成し得るように
する。
本発明によれば、前記ドープされたシリコン領域２５ｃ
を画成する前に、前記段部１４の側壁１４ａで耐酸化層
２４を有する前記主面１５トにシリコンを堆積して前記
主面１５の区域１５ａ上に中間シリコン領域２３ｃを画
成し、この中間シリコン領域２３ｃは前記段部１４の側
壁１４ａから分離されるとともに露出側壁１４ａの窓区
域１４′ａを残存させ、他に前記側壁］．４ａの露出窓
区域１４゜ａから前記保護絶縁層２４ａを除去し、次い
でドープされたシリコン領域２５ｃを画成するシリコン
領域を堆積し得るようにする。第１〜５図は本発明半導
体装置の製造方法を用いて製造する際の種々の工程を示
す。
第１図に示すように、半導体本体１０は、本例では、ｐ
導電型不純物がドープされた単結晶シリコン基板１１を
具え・、これにｎ導電型不純物をイオン注入して不純物
が多量にドープされた層１２を形成し、この層を不純物
が一層少量にドープされたｎ導電型エビタキシャルシリ
コン層■３によって被覆し、これを以下装置区域と称す
る。
代表的にはこのエビタキシャル層１３は厚さがほぼ１μ
Ｉで、ドーパント濃度がほぼ１０１８原子ＣＩＩ１−３
とする。
段部ｌ４は半導体本体１０の一方の主面１５に以下に示
すように画成する。まず最初、酸化シリコンまたはオキ
シ窒化シリコンの薄い、例えば、ほぼ５０ｎｍの絶縁層
１６を前記一方の主面ｌ５上に設け、その上に厚さがほ
ぼ１００ｎｍの第１窒化珪素層１７を設けて耐酸化層お
よび厚さがほぼ１．２μｍの非ドープ多結晶珪素層を形
成する。次いで、非ドープ多結晶珪素層は慣例の写真食
刻処理によって画成するとともに慣例の熱酸化処理を施
して残存する非ドープ多結晶珪素領域ｌ８上に酸化層ｌ
９を形成する。
前記絶縁層１６および第１窒化珪素層１７の露出領域を
選択エッチング処理、例えば、好適にはプラズマで、ま
たは、加熱リン酸およびＨＦの緩衝水溶液で順次にエッ
チングすることによって除去する。
次いで酸化層１９をマスクとして用いてエッチングを行
い、半導体本体１０に凹部を形成する。この凹部は深さ
がほぼ０．ｈｍの条溝の形状とするため、この例ではこ
の条溝は埋設層１２内まで延在しない。
第１図には示さないがエビタキシャル層１３は僅かだけ
アンダーエッチングして次の処理を容易に促進し得るよ
うにする。
次に、酸化珪素層２０および第２の窒化珪素層を具える
他の耐酸化層を設ける。次（１で窒化珪素層を例えば炭
素水素フッ化物のプラズマエッチング処理を用いて異方
性エッチングを施してエッチング層１３および埋設層ｌ
２に平行な表面に位置する窒化珪素層の一部分を除去し
て第１図に示すように段部１４の側壁１４ａ上に耐酸化
マスクの窒化珪素領域２ｌを残存させるようにする。次
いで露出シリコン表面に慣例の熱酸化処理を施して第１
の対向埋設酸化物領域２２（第２図）を形成する。次い
で、この第２の耐酸化マスク２１を除去して対向埋設酸
化領域２２によって囲まれた段部１１を残存する。本例
ではこの対向埋設酸化物領域２２によって半導体本体ｌ
Ｏの前記一方の主面１５の区域１５ａを形成する。
以下に説明する本発明方法の１つを用いることにより、
中間シリコン領域２３ｃを画成して保護絶縁層２４（対
向埋設酸化物領域２２の形成前または後に側壁１４ａに
設け得る）により前記段部ｌ４の側壁１４ａから分離し
得るようにするとともに露出された側壁Ｌ４ａの前記窓
区域１４゛ａを残存せしめ得るようにする。次いで、保
護絶縁層２４の露出部分２４ａは後述する例で　ドープ
されたシリコン領域２５ｃを画成する多結晶シリコンを
堆積して第２図に示す所と同様の構体を形成する。後述
する例では多結晶シリコン領域２５ｃには、例えば、硼
素イオンを注入してｐ型不純物をドープする。
酸化物層１９および第１窒化珪素層１７の露出区域は、
これがドープされたシリコン領域２５ｃの形成後にも残
存する場合にはエッチング除去し、かつ、アクセプタイ
オン、例えば、硼素イオンを注入して第３図に示すよう
にｐ導電型多結晶シリコン領域２５ｃに隣接するｐ導電
型中間装置領域２６を画成する。或は又、ドープされな
い多結晶シリコン領域１８を除去した後にアクセプタイ
オンを注入することができる。
次いで、ドープされない多結晶シリコン領域１８を適宜
に選択されたエッチ材、例えば、上述したような水酸化
カリウムまたは水酸化ナトリウムを用いて除去し、かつ
、露出シリコンには対向埋設酸化物層２２の形成に用い
る場合と同様に熱酸化によって第２酸化物層２７を設け
る。第２酸化物層２７を形成するための高温度処理中、
ドープされた多結晶シリコン領域２５ｃからｐ型不純物
を拡散してドープされた多結晶シリコン領域２５ｃおよ
び中間領域２６間に高ドープされた多結晶シリコン領域
２５Ｃを形成する。
次に、残存酸化シリコン層および窒化シリコン層ｌ６お
よびｌ７をエッチング除去し、次いで、ｐ導電型不純物
その後ｎ導電型不純物をイオン注入して、中間装置領域
２６（所望に応じ省略できる）および接点領域２８を経
てドープされた多結晶シリコン領域２５ｃに接続された
ｐ導電型ベース領域２９と、エビタキシャル層１３内に
それ自体埋設領域１２と相俟ってコレクタ領域の一部分
を形成するｎ導電型エミッタ領域３０とを形成する。次
いで接点窓を通常のように開けて第５図に示すようにベ
ース接点Ｂ１エミッタ接点Ｅおよびコレクタ接点Ｃを形
成する。
第６〜９図は第２図に示す構体を形成する本発明方法の
第１例を示す半導体本体１０の１部分を拡大して示し、
図中鎖線Ａは第６〜９図に示す構体の対称軸を示す。第
６図に示すように、本例では、上述したように、対向埋
設酸化物領域２２を形成した後、段部の側壁１４ａに窒
化シリコンの層を残存させて保護絶縁層２４を設ける。
後述する所から明らかなように、本例では、この保護絶
縁層２４によって耐酸化層を形成する。
次に、前記一方の主面の区域１５ａ上および前記段部の
側壁１．４ａおよび頂面１４ｂ上にシリコンの層２３を
堆積する。本例ではこの堆積層２３によって厚さがほぼ
２００ｎｍの多結晶シリコン層を形成する。
第６図に矢印Ｘで示すように多結晶シリコン層２３の表
面には硼素イオンを注入する。この硼素イオン注入の量
およびエネルギーを適宜選択し、■．２ｘｌＱｌ５原子
ｃｍ　−　１　５以上のイオン注入量でイオンを注入し
て６Ｘ１０１９原子ｃｍ−２以上の拡散後の表面濃度が
得られるような硼素イオン濃度を得る。従って、ＢＦ２
＋イオンを用いる場合には、イオン注入エネルギーは１
２０κｅＶとなるが．Ｂ＋イオンを用いる場合には、イ
オン注入エネルギーは３０ＫｅＶとなる。矢印Ｘにより
示されるようにイオン注入の異方性の特性のため、段部
１４の頂面１４ｂおよび前記一方の主面の区域１５ａの
多結晶領域２３ａおよび２３ｃの表面にイオンを注入す
るが、イオン注入の方向にほぼ平行に延在する表面を有
し、前記段部の頂而１４ｂの多結晶シリコン領域２３ｂ
によってイオン注入から有効に遮蔽される段部の側壁１
４ａの多結晶シリコン領域２３ａへのイオン注入の程度
は僅かである。
イオン注入工程後、半導体本体１０に熱処理を施して注
入されたイオンを多結晶シリコン内に所定量に亘って拡
散せしめるようにする。本例では、この目的のため、半
導体本体１０はほぼ９２５℃で４５分間に亘って加熱す
るが、必要な拡散時間の長さは、勿論選択温度と、多結
晶シリコン層２３の厚さおよび構成とに依存するように
なる。拡散時間の長さを選択して、段部の側壁１４ａの
多結晶シリコン領域２３ａ内に注入されたイオンが極め
て僅かに拡散されるようにする必要がある。実際上拡散
時間の長さが臨界的でないことを確かめた。その理由は
、多結晶シリコン領域２３ｃおよび２３ｂに注入された
硼素イオンが多結晶シリコン領域２３ａ内に拡散される
速度が、注入された硼素イオンが多結晶シリコン領域２
３ａおよび２３ｃの厚さ全体に亘って完全に拡散される
速度に対して著しく遅いからである。この速度差が著し
《なることが、結晶粒界を横切る不純物の拡散が一層困
難となると云う事実と、結晶粒界が下側の表面に対して
垂直に整列されるように多結晶シリコン粒が成長または
整列する傾向にあると云う事実とに関連することは明ら
かである。
これがため、多結晶シリコン領域２３ｂおよび２３ｃ内
への硼素イオンの拡散が結晶粒界に沿って顕著となり、
多結晶シリコン領域２３ａに入る不純物に必要な拡散方
向が結晶粒界を優勢に横切るとともに速度が緩やかとな
る。
第６図に示す破線Ｙは上述した拡散処理後の硼素イオン
の拡散程度を概説し、従って、段部１４の側壁１４ａの
ドープされない多結晶シリコン領域２３ａの程度を示す
。
次いで、露出多結晶シリコン領域２３には、耐酸化層２
４ａの下側部分を露出する　ドープされない多結晶シリ
コン領域２３ａを選択的にエッチング除去するエソチン
グ処理を施す。好適な選択エツチ拐としては例えば水酸
化カリウムまたは水酸化ナトリウムを用いることができ
る。
段部１４の側壁１４ａを耐酸化層２４で保護する場合に
は、ドープされた耐酸化層２３ｃおよび２３ｂには１０
００℃で１００分間に亘ってスチーム内での酸化処理を
施して、本例では、ドープされた耐酸化層２３ｃおよび
２３ｂを完全に酸化して第７図に示すような酸化物領域
２３０ｃおよび２３０ｂを形成する。多結晶シリコン領
域２３の厚さおよび酸化処理を適宜に選択して、酸化物
領域２３０ａの表面が段部１４によって画成される装置
区域１３の表面１３ａよりも下側の距離（例えば０．３
５μｍ）となり、従って、窓区域１４ａが酸化物領域２
３０ｃ以上となるようにする。
次いで、耐酸化層の露出部分２４ａ（第７図に破線で示
す）を、例えば、８３ＰＯ４を用いて選択的に除去する
とともに厚さがほぼ０．６μｍの多結晶シリコンの他の
層２５を堆積して第８図に示す構体を形成する。
第８図に矢印Ｘで示すように、この他の多結晶シリコン
層２５にほぼ１０１６原子Ｃｍ−２のドーズ量の硼素イ
オンを注入して、９２５℃で２時間に亘り拡散を行う。
これがため、第８図に示す破線Ｙによって囲まれた他の
多結晶シリコン層２５の領域２５ａは　ドープされない
侭となり、従って、例えば水酸化カリウムまたは水酸化
ナトリウムを用いて上述したように選択的にエッチング
除去して段部の頂面１４ｂ上および一方の主面ｌ５の区
域１５ａ上に　ドープされた多結晶シリコン領域２５ｂ
および２５ｃを残存させるようにする。次いで、第９図
に破線で示すドープされた多結晶シリコン領域２５ｂを
流動材料、本例では、感光性レジストを被着し、次いで
、通常の写真食刻およびエッチング技術を用いてバター
ニングすることにより除去して、露出され、ドープされ
た多結晶シリコン領域２５ｂを残存せしめるマスク層３
１を形成する。次に、ドープされた多結晶シリコン領域
２５ｂをエッチング除去する。マスク層３１を通常の手
段によって除去した後、第２図に示す構体を得るととも
に例えば第３〜５図につき上述した工程を実施して第５
図に示すトランジスタ構体を得る。
第６〜９図につき上述した方法を用いて、不純物を　ド
ープされたシリコン領域２５ｃから導入する窓区域１４
′ａを制御自在に相対的に小さ《し、かつ、更に上述し
た窓区域１４′ａを装置区域の上側領域に位置させて、
接点領域２８をこれが形成される際に埋設コレクタ領域
１２から良好に離間し、従って、著しく厚いフィールド
酸化物領域２２を成長しないでむしろ減少し、従って極
めて厚いフィールド酸化物領域に関連する応力および歪
み並びに結晶欠陥を回避するか、または少なくとも減少
させることができる。代表的には、上述した方法を用い
て、フィールド酸化物の厚さを０．７μｍとし、中間多
結晶シリコン領域２３ｃを酸化して酸化物領域２３０Ｃ
の厚さをほぼ０．４μｍとし、従って、厚さがほぼ１．
１μｍの分離合成酸化物領域を形成することができる。
第１０および１１図は実際上第６〜９図につき上述した
製造方法の変形例である本発明方法の第２例を示す。
本例方法では多結晶シリコン領域２３の堆積後、硼素を
イオン注入し、ドープされない多結晶シリコン領域を第
６図につき上述したように選択的にエッチング除去し、
残存するドープされた多結晶シリコン領域２３ｂおよび
２３ｃのみを部分的に酸化して、第１０図に示すように
酸化物領域２３０’　ｂおよび２３Ｑ’ｃの下側にドー
プされた多結晶シリコン領域１２３ｂおよび１２３ｃを
残存・させるようにする。
次いで、第８図につき上述したように他の多結晶シリコ
ン領域２５を堆積し、硼素イオンをイオン注入して　ド
ープされない多結晶シリコン領域２５ａを例えば水酸化
カリウムまたは水酸化ナトリウムを用いて上述したよう
に選択的に工・ソチング除去する。
その後、流動材料を被着して、第９図につき上述したよ
うにマスク層２５を形成して酸化物領域２３０′ｂおよ
びその下側のドープされた多結晶シリコン領域１２３ｂ
をドープされた多結晶シリコンを除去するＩＩＦ：ＨＮ
Ｏ３混合液および酸化シリコンを除去するバッファＨＦ
液を用いて順次にエッチング除去する。これがため、ド
ープされた多結晶シリコン領域１２３ｂを酸化物領域２
３０’　ｂの除去中エッチング防止材として用いるとと
もにドープされた多結晶シリコン領域１２３ｂを選択的
にエッチング除去して、第１１図に示すように段部１４
がドープされたシリコン領域２５ｃの形成前後で同様の
構体を有するようにする利点がある。この配列によって
比較的深い条溝に厚いシリコン層を充填することができ
る。
この厚いシリコン層は部分的に酸化された侭で半導体本
体への応力を少なくすることができる。第１１図から明
らかなように、ドープされた多結晶シリコン領域１２３
ｂの除去後の構体は第２図に示す構体と同様であり、従
って、第３〜５図につき上述した工程を実施することが
できる。
第１２および１３図は本発明方法の第３実施例を示し、
本例では第６図に示す多結晶シリコン領域２３をほぼ１
００ｎｍの厚さまで堆積した後、硼素イオンを注入しな
いで、ドープされない多結晶シリコンを選択的にエッチ
ング除去して、薄い酸化シリコン層３２、従って、薄い
窒化シリコン層３３を堆積するとともにこれに異方性エ
ッチング処理を施して第１２図に鎖線で示す部分３２ａ
および３３ａを除去するとともに酸化シリコンの部分３
２ｂおよび３３ｂ並びに段部１４の側壁に窒化シリコン
層を残存させて他の耐酸化層３２ｂおよび３３ｂを画成
する。次いで多結晶シリコン層２３に上述した所と同様
の酸化処理を施してこの耐酸化層３２ｂおよび３３ｂに
より保護されない多結晶シリコン領域２３ｂおよび２３
ｃを完全に酸化して第１３図に示すような酸化物領域２
３０’ｂを形成する。
次に、窒化シリコン部分３３ｂ，次いで酸化シリコン部
分３２ｂを例えばＨＳＰＯ４を用いてエッチング除去す
るとともに残存する多結晶シリコン領域２３ａを水酸化
カリウムを用いて選択的に除去し第１３図に示す構体を
得る。保護絶縁層２４の露出部分２４ａを除去終端後、
第８および９図につき上述したように本発明方法を続行
する。
第１４および１５図は第２図と同様の構体を得る本発明
の他の方法を示す。しかし、本例では対向埋設酸化物領
域２２を形成しないで、保護層２４を窒化シリコン層と
して設け、これにより第１４図に示すように前記一方の
主面の区域１５ａ並びに段部の側壁１４ａおよび頂面１
４ｂを被覆し得るようにする。
上述したように、第１４図に示す矢印Ｘで示される硼素
イオンを多結晶シリコン層２３に注入してドープされな
い多結晶シリコン領域２３ａを上述したように選択的に
エッチング除去する。残存するドープされない多結晶シ
リコン領域２３ｂおよび２３ｃを第７図につき上述した
ように酸化して第１５図に示す構体を形成し、かつ、保
護絶縁層２４の露出部分２４ａを除去した後、第８およ
び９図につき説明したように本発明方法を続行してフィ
ールド酸化物領域２２を省略する点以外は第２図に示す
構体と同様の構体をうろことができる。
第１６および１７図は本発明方法の更に他の例を示す。
本例では、保護絶縁層２４０を耐酸化性窒化シリコン層
として設け、これを対向埋設酸化物領域２２の形成後残
存させるようにする。また、本例では窒化シリコン層を
ＣＨ４，　ＣＨＦ３およびアルゴンプラズマを用いて異
方的にエッチングしてエビタキシャル層１３の側壁１３
ａ−ヒに延在させるが、酸化物領域１９上には延在させ
ないようにする。或は又、保護絶縁層は対向埋設酸化物
領域２２の形成後エビタキシャル層１３の側壁１３ａ上
に薄い熱酸化物の形態で成長させるようにする。
次に、厚さが例えば０．３μｍの薄い多結晶シリコン層
２３′を堆積して前記一方の主面の区域１５ａ並びに段
部１４の側壁１４ａおよび頂面１４ｂを堆積し、かつ、
硼素イオンを注入するとともに上述したように拡散して
ドープされた多結晶シリコン領域２３′ｂおよび２３′
Ｃを形成して段部の側壁１４ａに第１６図に鎖線で示す
ドープされない多結晶シリコン領域２３′ａを残存させ
、次いで、これを例えば水酸化カリウムまたは水酸化ナ
トリウムを用いて選択的にエッチング除去する。その後
、窓区域１４′ａ上に露出された窒化シリコン層２４０
の部分を選択的にエソチング除去し、他の多結晶シリコ
ン層２５を上述したように堆積する。
本例では、中間多結晶シリコン領域を酸化しないで、ド
ープされた多結晶シリコン領域２３ｃがらの不純物の拡
散および／または上述したようにイオン注入によって、
ドーパント不純物、本例では硼素をこの他の多結晶シリ
コン層２５に導入することができる。第１７図に示す他
の多結晶シリコン層２５のドープされない側壁領域２５
ａを上述したように選択的にエッチング除去する。次い
で、流動材料を被着して、他の多結晶シリコン層２５を
堆積した後またはドープされた中間シリコン領域から不
純物を拡散するよりもむしろ不純物をイオン注入して他
の多結晶シリコン層２５をドープする箇所に第９図に示
すマスク層３１と同様のマスクを形成し、従って他の多
結晶シリコン層２５に硼素イオンを注入した後、ドープ
された多結晶シリコン領域２３ｂおよび２５ｂを除去し
て第２図に示す構体と同様の構体を残存させることがで
きる。従って、第３５図につき上述した方法を実行して
第５図に示すトランジスタ横体を製造することができる
。
第１８および１９図は中間シリコン領域２３ｃを他の多
結晶シリコン層２５の堆積前に酸化しないようにした本
発明方法の他の例を示す。
本例では、多結晶シリコン層２３を堆積し、次いで第６
図につき上述した工程を施して、ドープされない多結晶
シリコン領域２３ａを除去し得るようにする。
しかし、この後、残存するドープされた多結晶シリコン
領域２３ｂおよび２３ｃを酸化しないで、このドープさ
れた多結晶シリコン領域２３ｂおよび２３ｃに他の多結
晶シリコン層２５を直接堆積するとともに他の層の多結
晶シリコン領域２５ｂおよび２５ｃのドーピングをドー
プされた領域２３ｂおよび２３ｃからの不純物の外方拡
散によって達成し、この間に薄い熱酸化物３４（第１８
図）達成し、他の多結晶シリコン層２５に成長させるこ
とができる。次いでドープされない多結晶シリコン領域
を適宜の選択選択エッチ材を用いて上述したように除去
する。次に、第９図に示すマスク層３１と同様の流動材
料マスクを被着して　ドープされた多結晶シリコン領域
２３ｂおよび２５ｂを除去し得るようにする。或は又、
他の多結晶シリコン層２５の堆積前同様のマスク層を用
いてドープされた多結晶シリコン領域２３ｂを除去して
、領域２５ｂがドープされない侭となり、従ってドープ
されない領域２５ａとともに選択的に除去し得るように
する。いずれの場合にも、第１９図に示す構体が形成さ
れ、従って第３〜５図につき上述した方法を実施するこ
とができる。更に他の例では、ドープされた多結晶シリ
コン領域２３ｂおよび２５ｂを適性位置に残存させると
ともにドープされない多結晶シリコン領域２５ａの除去
により露出された酸化物領域ｌ９を選択的にエッチング
して、ドープされた多結晶シリコン領域２ａｂ給よび２
５ｂをリフトオフし、第３図に示す構体と同様の構体を
得ることができる。
本発明方法の更に他の例を第２０〜２２に示す。本例で
は、保護絶縁層２４は窒化シリコン層２４０および重な
り合う薄い酸化物層２４１を具える。この場合、多結晶
シリコン層２３の堆積し、上述したように硼素イオンの
注入および選択エッチングを行った後、第２０図に示す
シリコン酸化物層２４１の露出区域２４１ａを選択的に
エッチング除去し、次いでドープされた多結晶シリコン
領域２３ｂおよび２３ｃを除去して第２１図に示す構体
を形成する。次に、第２１図に鎖線で示す露出窒化シリ
コン領域２４０ａを酸化シリコン領域２４ｌｂに対し選
択的にエッチング除去して第２１図に示すようにエビタ
キシャル層１３の側壁１３ａに隣接する保護絶縁層を画
成し、その後他の多結晶シリコン層２５を上述したよう
に堆積（第２２図）でドープする。通常の（深溝）処理
と両立し得る方法は第８および９図につき上述したよう
に実行されるようになる。
上述した例の各々では、シリコン層２１を多結晶シリコ
ン層として堆積したが、この層をアモルファスシリコン
層として構成することもできる。また、上述した方法に
おいてシリコン１３層を多結晶シリコン層として堆積し
たが、これをアモルファス層として堆積し、次いで例え
ば加熱処理中に再結晶して注入された硼素イオンの拡散
を行わしめることもできる。更に堆積された多結晶シリ
コンを酸化して側壁を保護し、次いでプラズマエッチン
グを行って側壁上にのみ酸化物を残存させることもでき
る。その後、通常の硼素気相堆積を用いてドープされた
領域２５ｃを形成することもできる。更にドープされな
い多結晶シリコンをドープされた多結晶シリコンに対し
選択的にエッチングする適宜のエッチ材を用い得る場合
には硼素イオン以外のドーパント不純物を用いることが
できる。また、ｎ導電型ドーパントおよび好適なエッチ
材を用いてドープされない多結晶シリコンを選択的にエ
ッチングし得るものとすると、上述した導電型を逆にし
て例えばｐ．ｎｐ型のパイポーラトランジスタを製造す
ることができる。第５図に示す型のｎｐｎパイボーラト
ランジスタの製造につき上述したように種々の例を説明
したが、本発明方法は、１９８９年１月１９日に出願の
ヨーロッパ特許出願第０３００５１４号および第８９２
００１１０．　８号に記載の側壁ベース接点バイボーラ
トランジスタの製造に用いることもでき、更にヨーロッ
パ特許出願第８９２００１１０．　８号に記載の絶縁ゲ
ート電界効果トランジスタの製造に用いることができる
。実際上ドープされた相対的に平坦な堆積シリコン領域
によって装置領域への接点を形成する必要のある任意の
好適な装置に本発明方法を用いることができる。
本発明は上述した例にのみ限定されるものではなく要旨
を変化しない範囲内で種々の変形および変更が可能であ
る。
【図面の簡単な説明】
第１〜５図は本発明半導体装置の製造方法を用いてバイ
ボーラトランジスタを製造する際の種々の製造工程を示
す断面図、 第６〜９図は本発明半導体装置の製造方法の第１例を示
す第１〜５図の製造工程の種々の半導体装置の拡大部分
断面図、 第１０および１１図は本発明半導体装置の製造方法の第
２例を示す第６〜９図と同様の拡大部分断面図、 第１２および１３図は本発明半導体装置の製造方法の第
３例を示す第６〜９図と同様の拡大部分断面図、 第１４および１５図は本発明半導体装置の製造方法の第
４例を示す第６〜９図と同様の拡大部分断面図、 第１６および１７図は本発明半導体装置の製造方法の第
５例を示す第６〜９図と同様の拡大部分断面図、 第１８および１９図は本発明半導体装置の製造方法の第
６例を示す第６〜９図と同様の拡大部分断面図、 第２０〜２２図は本発明半導体装置の製造方法の第７例
を示す第６〜９図と同様の拡大部分断面図である。 １０　　・・・ １２　　・・・ １３　　・・・ １４、１４ａ １４′ａ　　・・・ １５　　・・・ １５ａ　　・・・ ２２　　・・・ ２３ｃ　　・・・ ２４　　・・・ ２４ａ　　・・・ ２５ｃ　　・・・ ２８　　・・・ ２９　　・・・・ 半導体装置 埋設領域 装置区域 ・・・　側壁 窓区域 表面 区域 絶縁領域 中間シリコン領域 耐酸化層（保護絶縁層） 保護絶縁層 ドープされたシリコン領域 接点領域 装置領域 ＦＩ［）．１０ ＦＩＧ．１２ Ｆｌａｌｌ ＦＩＯ．１３ ＦＩＧ．１４ ＦｌＯ．１５

Claims (1)

  1. 【特許請求の範囲】 １、半導体本体を具え、この半導体本体にはこれに設け
    られた埋設領域上に半導体本体の装置区域を画成する段
    部を一方の主面に設け、他に前記段部の側壁に保護絶縁
    層を設け、前記段部の側壁に隣接する前記一方の主面の
    １区域に絶縁領域を設け、この絶縁領域上に前記段部に
    隣接して不純物をドープしたシリコン領域を画成し、前
    記ドープされたシリコン領域から前記段部の側壁の窓区
    域を経て前記装置区域にドーパント不純物を拡散して前
    記装置区域の装置領域に接触する接点領域を前記装置区
    域内に画成するようにして半導体装置を製造するに当た
    り、前記ドープされたシリコン領域を画成する前に、前
    記段部の側壁で耐酸化層を有する前記主面上にシリコン
    を堆積して前記主面の装置区域上に中間シリコン領域を
    画成し、この中間シリコン領域は前記段部の側壁から分
    離されるとともに露出側壁の窓区域を残存させ、他に前
    記側壁の露出窓区域から前記保護絶縁層を除去し、次い
    でドープされたシリコン領域を画成するシリコン領域を
    堆積するようにしたことを特徴とする半導体装置の製造
    方法。 ２、前記中間シリコン領域には不純物をドープするよう
    にしたことを特徴とする請求項１に記載の半導体装置の
    製造方法。 ３、前記中間シリコン領域は、シリコンを層状に堆積し
    て前記一方の主面の区域および前記段部の側壁並びに頂
    面にシリコン領域を設け、次いで、前記側壁のシリコン
    領域をドーパント不純物から遮蔽するようにしてドーパ
    ント不純物を前記シリコン層に導入し、ドープしない側
    壁のシリコン領域を選択的に除去するようにして画成し
    得るようにしたことを特徴とする請求項２に記載の半導
    体装置の製造方法。 ４、前記頂面のシリコン領域は前記中間シリコン領域を
    マスクした後に除去し得るようにしたことを特徴とする
    請求項３に記載の半導体装置の製造方法。 ５、前記保護絶縁層は耐酸化層として設けるようにした
    ことを特徴とする請求項１、２、３または４に記載の半
    導体装置の製造方法。 ６、前記中間シリコン領域を酸化してドープされたシリ
    コン領域を画成する前に、絶縁領域を形成するようにし
    たことを特徴とする請求項５に記載の半導体装置の製造
    方法。 ７、前記絶縁領域の頂部にシリコン層を堆積し、次いで
    、前記ドープされたシリコン領域を画成する前に、前記
    中間シリコン領域を少なくとも部分的に酸化するように
    したことを特徴とする請求項５に記載の半導体装置の製
    造方法。 ８、前記中間シリコン領域は、前記一方の主面の区域並
    びに前記段部の側壁および頂面にシリコンの層を堆積し
    、前記段部のシリコン領域に耐酸化マスクを設け、前記
    一方の主面の区域および前記段部の頂面の露出シリコン
    領域を酸化し、前記耐酸化マスクを除去し、次いで、前
    記側壁の残存シリコンを除去して、前記中間シリコン領
    域をシリコン酸化領域として画成するようにしたことを
    特徴とする請求項１または２に記載の半導体装置の製造
    方法。 ９、酸化シリコン層によって被覆された窒化シリコン層
    として前記保護絶縁層を画成するに当たり、前記一方の
    主面の区域の絶縁領域、前記保護絶縁層および前記段部
    の頂面にシリコン層を堆積し、このシリコン層に不純物
    を導入して前記保護絶縁層により被覆された側壁に隣接
    するシリコン領域はドープしない儘とし、ドープされな
    いシリコン領域を選択的に除去して前記区域に中間シリ
    コン領域を画成し、残存する非ドープシリコン領域をマ
    スクとして用いて露出酸化シリコン層を除去し、次いで
    ドープされたシリコン領域を選択的に除去するとともに
    これにより露出された窒化シリコンを酸化シリコン層の
    残存部分をマスクとして用いて除去し、その後前記絶縁
    領域上のドープされたシリコン領域を画成してドープさ
    れたシリコン領域の下側部分を前記段部の側壁から分離
    するようにしたことを特徴とする請求項１または２に記
    載の半導体装置の製造方法。 １０、ドープされたシリコン領域は、前記一方の主面の
    区域、並びに前記段部の側壁および頂面にシリコン被覆
    の他の層を堆積し、この他のシリコン被覆層に不純物を
    導入して他のシリコン層の側壁シリコン領域がドープさ
    れない儘とし、次いで、前記他のシリコン層のドープさ
    れない側壁部分を選択的に除去するようにして画成する
    ようにしたことを特徴とする請求項１〜９の何れかの項
    に記載の半導体装置の製造方法。 １１、ドープされたシリコン領域は、前記ドープされた
    中間シリコン領域と前記段部の側壁および頂面とに他の
    シリコン被覆層を堆積し、この中間シリコン領域をから
    前記他のシリコン層の重畳領域に不純物を拡散し、前記
    他のシリコン層のドープされない領域を除去してドープ
    されたシリコン層を残存させるようにして画成するよう
    にしたことを特徴とする請求項２または３に記載の半導
    体装置の製造方法。 １２、前記ドープされたシリコン領域および中間シリコ
    ン領域の少なくとも一方を多結晶シリコンの堆積によっ
    て設けるようにしたことを特徴とする請求項１〜１１の
    何れかの項に記載の半導体装置の製造方法。 １３、前記中間シリコン領域をアモルファスシリコンの
    堆積によって設けるようにしたことを特徴とする請求項
    １〜１２の何れかの項に記載の半導体装置の製造方法。 １４、前記装置領域内にベース領域およびエミッタ領域
    を画成して接点領域によりベース領域を前記ドープされ
    たシリコン領域に接続し、前記埋設領域によって半導体
    装置のコレクタ領域の少なくとも一部分を形成するよう
    にしたことを特徴とする請求項１〜３の何れかの項に記
    載の半導体装置の製造方法。
JP2089265A 1989-04-05 1990-04-05 半導体装置の製造方法 Pending JPH02295130A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8907611A GB2230135A (en) 1989-04-05 1989-04-05 Dopant diffusion in semiconductor devices
GB8907611.1 1989-11-10

Publications (1)

Publication Number Publication Date
JPH02295130A true JPH02295130A (ja) 1990-12-06

Family

ID=10654465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2089265A Pending JPH02295130A (ja) 1989-04-05 1990-04-05 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5039623A (ja)
EP (1) EP0391480A3 (ja)
JP (1) JPH02295130A (ja)
KR (2) KR900017204A (ja)
CS (1) CS164990A2 (ja)
GB (2) GB2230135A (ja)
RU (1) RU1828560C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091410B1 (fr) * 2018-12-26 2021-01-15 St Microelectronics Crolles 2 Sas Procédé de gravure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371641U (ja) * 1986-10-31 1988-05-13

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
DE3476295D1 (en) * 1983-09-19 1989-02-23 Fairchild Semiconductor Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
JPH0691098B2 (ja) * 1985-04-08 1994-11-14 株式会社日立製作所 半導体装置
EP0246682A1 (en) * 1986-04-23 1987-11-25 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising an electrode made of polycrystalline silicon
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
US4871684A (en) * 1987-10-29 1989-10-03 International Business Machines Corporation Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371641U (ja) * 1986-10-31 1988-05-13

Also Published As

Publication number Publication date
KR900017206A (ko) 1990-11-15
US5039623A (en) 1991-08-13
GB8907611D0 (en) 1989-05-17
KR900017204A (ko) 1990-11-15
EP0391480A3 (en) 1991-08-28
GB2232005A (en) 1990-11-28
GB8925519D0 (en) 1989-12-28
RU1828560C (ru) 1993-07-15
CS164990A2 (en) 1991-09-15
GB2230135A (en) 1990-10-10
EP0391480A2 (en) 1990-10-10

Similar Documents

Publication Publication Date Title
JP3007437B2 (ja) Ｃｍｏｓデバイスの製造方法
US4912062A (en) Method of eliminating bird's beaks when forming field oxide without nitride mask
JPS6254936A (ja) Ｍｏｓ装置の分離構造の製造方法
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
US6399448B1 (en) Method for forming dual gate oxide
JPS625350B2 (ja)
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
JPS62203380A (ja) 半導体素子の製造方法
US4473941A (en) Method of fabricating zener diodes
EP0329401B1 (en) Bipolar transistors and methods of production
JPH0437152A (ja) 半導体装置の製造方法
US4981806A (en) Method of manufacturing a semiconductor device
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPH02295130A (ja) 半導体装置の製造方法
JPS6273667A (ja) 半導体素子の製造方法
JPS5923476B2 (ja) 半導体装置の製造方法
KR100268860B1 (ko) 반도체 장치의 제조방법
KR0167231B1 (ko) 반도체장치의 격리방법
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS62245675A (ja) Ｌｄｄ型ｍｏｓトランジスタとその製造方法
JPS6022506B2 (ja) 半導体装置の製法
JPH0750306A (ja) バイポーラトランジスタの製造方法
JPH01270272A (ja) Ｍｉｓ形半導体装置の製造方法