JPS58182247A - 半導体装置の突起電極の形成方法 - Google Patents
半導体装置の突起電極の形成方法Info
- Publication number
- JPS58182247A JPS58182247A JP57064802A JP6480282A JPS58182247A JP S58182247 A JPS58182247 A JP S58182247A JP 57064802 A JP57064802 A JP 57064802A JP 6480282 A JP6480282 A JP 6480282A JP S58182247 A JPS58182247 A JP S58182247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- solder
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体基板にメッキ等で突起電極を形成する
場合の共通電極の除去方法に関する〇従来に半導体装置
等に突起電極を形成する場合全面に共通電極層を形成し
、レジストヲ用いて必要部にメッキ等で突起電極を形成
し、その後レジスト及び共通電極ン除去していた。該共
通電極層が複数の場合順次上層から下層へとエツチング
等で除去していたりこの様な場合、半導体装置に形成さ
れているパッシベーション膜、その下に形成されている
配線層、及び突起電極の形状に大きな制約がありこのた
めデバイスの微細パターン化が進んでもポンディングパ
ッド等の突起電極形成部のマイクロピッチ化が困難であ
った。
場合の共通電極の除去方法に関する〇従来に半導体装置
等に突起電極を形成する場合全面に共通電極層を形成し
、レジストヲ用いて必要部にメッキ等で突起電極を形成
し、その後レジスト及び共通電極ン除去していた。該共
通電極層が複数の場合順次上層から下層へとエツチング
等で除去していたりこの様な場合、半導体装置に形成さ
れているパッシベーション膜、その下に形成されている
配線層、及び突起電極の形状に大きな制約がありこのた
めデバイスの微細パターン化が進んでもポンディングパ
ッド等の突起電極形成部のマイクロピッチ化が困難であ
った。
本発明はかかる点に着目し、その目的とするところは、
上記欠点を解消しマイクロピッチ化可能な突起電極形成
法を提供する事にある・次に、半導体装置に半田突起電
極を形成する場合を例に図面にて説明する・ 第１図、第２図、第３図は従来例を示す要部断面図で１
はシリコン基板、２はシリコン基板１上にＡｌ 配線
で形成されたボンディング電極、３はパッシベーション
膜でボンディング電極２上の一部が開口している。４が
Ｃｒ、Ｃ，Ｌ等の金属より成る共通電極層でシリコン基
板１に全面蒸着等で形成される。０７ｔ はパッシベー
ションＭ３、ポンデインク電極２への密着力確保のため
、及びＣｔＬ層とポンディング電極２であるＡｔ膜との
拡散ノ（リアの役目を持っており、ＣＶ 膜は突起電極
形成に向いている事から用いられている。５はメツキレ
シスト、６突起電極の下地で数μｍメッキされたＣｕ
層、７は前記ＣｔＬ 層６上に数１０μｍメッキされた
Ｐｂ−８ｎハ／ダである。このメッキによる突起電極形
成後、メツキレシスト５を除去し、共通電極層４を除去
した場合を第２図に示す。次に熱処理により溶けた半田
がＣＷ 層６上に丸まり半田突起電極８が完成する。こ
の共通電極４ｔエツチング等で除去する場合、シリコン
基板１内でのエツチング時間のバラツキ、或いは残渣が
残らない様にエツチング？オーバーに行なうと一部のポ
ンディング電極２をエツチングしてしまい断線不良が生
じてしまう・これを防ぐため、従来はパッシベーション
膜３の開口部と突起電極８の根元部分の重なり゛量ｔを
充分大きくとっておく必要があった。ｔは一般的には１
５〜２５μｍ程度である。
上記欠点を解消しマイクロピッチ化可能な突起電極形成
法を提供する事にある・次に、半導体装置に半田突起電
極を形成する場合を例に図面にて説明する・ 第１図、第２図、第３図は従来例を示す要部断面図で１
はシリコン基板、２はシリコン基板１上にＡｌ 配線
で形成されたボンディング電極、３はパッシベーション
膜でボンディング電極２上の一部が開口している。４が
Ｃｒ、Ｃ，Ｌ等の金属より成る共通電極層でシリコン基
板１に全面蒸着等で形成される。０７ｔ はパッシベー
ションＭ３、ポンデインク電極２への密着力確保のため
、及びＣｔＬ層とポンディング電極２であるＡｔ膜との
拡散ノ（リアの役目を持っており、ＣＶ 膜は突起電極
形成に向いている事から用いられている。５はメツキレ
シスト、６突起電極の下地で数μｍメッキされたＣｕ
層、７は前記ＣｔＬ 層６上に数１０μｍメッキされた
Ｐｂ−８ｎハ／ダである。このメッキによる突起電極形
成後、メツキレシスト５を除去し、共通電極層４を除去
した場合を第２図に示す。次に熱処理により溶けた半田
がＣＷ 層６上に丸まり半田突起電極８が完成する。こ
の共通電極４ｔエツチング等で除去する場合、シリコン
基板１内でのエツチング時間のバラツキ、或いは残渣が
残らない様にエツチング？オーバーに行なうと一部のポ
ンディング電極２をエツチングしてしまい断線不良が生
じてしまう・これを防ぐため、従来はパッシベーション
膜３の開口部と突起電極８の根元部分の重なり゛量ｔを
充分大きくとっておく必要があった。ｔは一般的には１
５〜２５μｍ程度である。
このため突起電極８の根元径りはパッシベーション開口
部の径ｄ工り３０〜５０μｍ大きくする必要があり、突
起電極８０間隔乞小さくする、即ちマイクロピッチ化を
困難にしていた。
部の径ｄ工り３０〜５０μｍ大きくする必要があり、突
起電極８０間隔乞小さくする、即ちマイクロピッチ化を
困難にしていた。
次に、第４図、５図、６図にて本発明の詳細な説明する
。
。
メッキにより突起電極形成し、レジストを除去するまで
は従来と同じであるが、メツキレシストは若干薄めに形
成しておく。共通電極層は、下からＡｔ％ Ｃｒ ｓ
Ｃｕ と形成し、Ａｔ、−’ Ｃ，層を下層４ｈ、Ｃ
ｔｂ 層を上層４αとする。まず、Ｃｕ、層のみを選択
的にエツチングするがメツキレシストが薄く形成されて
いると突起電極の半田メッキ部７と共通電極上層１４α
の間隔ルが小さく液回りが悪く他の部分に比べて極端に
エツチングが遅い、そのため第４図に示す如く半田メッ
キ７層下側のみＣｕ、層４αが残る。次にＣ，層１４α
をマスクにして共通電極の下層１４ｂ即ちｃｒ、ｃｔ層
をエツチングにて除去する。これが第５図に示す断面図
である。次に再度上層４αをエツチングで除去し熱処理
にて半田層を丸めると第６図に示す如く半田突起電極８
が完成する。この実施例では、半田突起電極８の根元径
と）（ツシベーション膜３の開口部の径はほぼ同じであ
る。即ち、共通電極を上層、下層に分けて選択エッチを
行ない再度上層をエツチングする事によりこれが可能と
なる゛。この方式によれハハンブ根元径ｔ）（ツシベー
ショ／開口部の径より小さくする事も可能である。
は従来と同じであるが、メツキレシストは若干薄めに形
成しておく。共通電極層は、下からＡｔ％ Ｃｒ ｓ
Ｃｕ と形成し、Ａｔ、−’ Ｃ，層を下層４ｈ、Ｃ
ｔｂ 層を上層４αとする。まず、Ｃｕ、層のみを選択
的にエツチングするがメツキレシストが薄く形成されて
いると突起電極の半田メッキ部７と共通電極上層１４α
の間隔ルが小さく液回りが悪く他の部分に比べて極端に
エツチングが遅い、そのため第４図に示す如く半田メッ
キ７層下側のみＣｕ、層４αが残る。次にＣ，層１４α
をマスクにして共通電極の下層１４ｂ即ちｃｒ、ｃｔ層
をエツチングにて除去する。これが第５図に示す断面図
である。次に再度上層４αをエツチングで除去し熱処理
にて半田層を丸めると第６図に示す如く半田突起電極８
が完成する。この実施例では、半田突起電極８の根元径
と）（ツシベーション膜３の開口部の径はほぼ同じであ
る。即ち、共通電極を上層、下層に分けて選択エッチを
行ない再度上層をエツチングする事によりこれが可能と
なる゛。この方式によれハハンブ根元径ｔ）（ツシベー
ショ／開口部の径より小さくする事も可能である。
以上、詳述した如く不発明によれば）（ツシベーション
膜の開口径に関係なく突起電極の形成が可能となり従来
２００μｍ以下のピッチでは形成困難であった突起電極
が、１００μｍ以下でも可能となりデバイスの微細化に
対応した突起電極のマイクロピッチ化が可能となる。又
、突起電極の根元径を小さくする事によりシリコン基板
の突起電極形成部に集中する堆積応力或いは熱応力が緩
和されデバイスの品質が向上する等の多大な効果を有す
る・
膜の開口径に関係なく突起電極の形成が可能となり従来
２００μｍ以下のピッチでは形成困難であった突起電極
が、１００μｍ以下でも可能となりデバイスの微細化に
対応した突起電極のマイクロピッチ化が可能となる。又
、突起電極の根元径を小さくする事によりシリコン基板
の突起電極形成部に集中する堆積応力或いは熱応力が緩
和されデバイスの品質が向上する等の多大な効果を有す
る・
第１図・第２図、第３図は従来の突起電極形成法を示す
要部断面図、第４図、第５図、第６図は本発明の突起電
極形成法を示す要部断面図である。 １・・・シリコン基板、 ２９１．ポンディング電極、 ３・・・パッシベーション膜、 ４・・・共通電極、 ４α・・・共通電極の上層、 ４ｂ・・・共通電極の下層、 ８・・・突起電極。 第１図 第４図 ワ
要部断面図、第４図、第５図、第６図は本発明の突起電
極形成法を示す要部断面図である。 １・・・シリコン基板、 ２９１．ポンディング電極、 ３・・・パッシベーション膜、 ４・・・共通電極、 ４α・・・共通電極の上層、 ４ｂ・・・共通電極の下層、 ８・・・突起電極。 第１図 第４図 ワ
Claims (1)
- 半導体基板の入出力端子となる突起電極を形成工程に於
て密着性を保持し、メッキ形成を行うための共通電極層
を選択エツチング可能な複数の金属膜で形成し、該複数
の金属膜の上層を形成する第１の金属膜の一部を最初に
エツチング除去し、次に前記突起電極と第１の金属膜を
マスクとして下層を形成する第２の金属膜ンエッチング
除去し、再び前記第１の金属膜をエツチング除去する工
程とよりなることを特徴とする半導体装置の突起電極の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57064802A JPS58182247A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57064802A JPS58182247A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の突起電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182247A true JPS58182247A (ja) | 1983-10-25 |
| JPH0328819B2 JPH0328819B2 (ja) | 1991-04-22 |
Family
ID=13268732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57064802A Granted JPS58182247A (ja) | 1982-04-20 | 1982-04-20 | 半導体装置の突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182247A (ja) |
-
1982
- 1982-04-20 JP JP57064802A patent/JPS58182247A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328819B2 (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| JPH0715910B2 (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| JPH05335313A (ja) | インジウムバンプの製造方法 | |
| JPS59154041A (ja) | 半導体装置の電極形成方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPS58182247A (ja) | 半導体装置の突起電極の形成方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS5893345A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JPS58216443A (ja) | 半導体装置の製造方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| TWI240341B (en) | Flip chip mounting method | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH08264542A (ja) | バンプの形成方法 | |
| JPS6320854A (ja) | 集積回路用外部電極の形成方法 | |
| JPH06302606A (ja) | 突起電極の形成方法 |