JPS58182256A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58182256A
JPS58182256A JP57064327A JP6432782A JPS58182256A JP S58182256 A JPS58182256 A JP S58182256A JP 57064327 A JP57064327 A JP 57064327A JP 6432782 A JP6432782 A JP 6432782A JP S58182256 A JPS58182256 A JP S58182256A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor device
heat sink
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57064327A
Other languages
English (en)
Inventor
Isamu Kitahiro
北広　勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57064327A priority Critical patent/JPS58182256A/ja
Publication of JPS58182256A publication Critical patent/JPS58182256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/251—Organics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関するものであり、特
に半導体収納容器に効率よく放熱板を取付ける方法を提
供するものである。
近年ＬＳＩの高密度化・高集積度化が進めら扛て来た結
果、半導体チップの発熱量が大きくなって来た。例えば
１６ビツト・マイコンをＮＭＯ８で作った場合１〜１・
３Ｗの消費電力となる。こｎらＬＳＩは一般にビン数が
４０ピンと多く、さらには高信頼性が要求さｒるためセ
ラミック・パッケージを使用することが多い。今後さら
に高＠度が進むにつｎてセラミックパッケージの放熱方
法が大きな問題どなってくる。
一方、現在セラミックパッケージは４ｏピンＤＩＬでせ
いぜい熱抵抗は４０　’Ｃ／Ｗであり、安全係数をかけ
扛ば消費電力１Ｗ以下、できｎばｏ、ｙｓｗ以下位のＬ
ＳＩしか搭載することができない。そこで、セラミック
パッケージにも放熱板を取付ける必要があり、こ扛に関
して多くの技術が公開さｎている。第１図に同技術に関
する従来の半導体装置の断面図を示す。１はセラミック
パッケージ、２はＬＳＩ等の半導体デバイス、３は接着
剤、４は放熱板である。
この構成の半導体装置を製造するには、まず半導体デバ
イス２をセラミックパッケージ１にダイスボンドし、ワ
イヤボンドした後、金属キヤツジで封止する。その後接
着剤３（例えば、エポキシ系接着剤）で放熱板４を接着
・固定する。
第１図の従来の半導体装置の製造方法の場合、接着剤は
放熱板４とパンケージ１の周端で止っているように描い
ているが、実際にはセラミックパッケージに塗布して、
上から放熱板を押えるためはみ出しが生じることが多い
。特に熱伝導性を上げるために、接着剤中に金属粒子を
分散させた導電性接着剤を用いる場合は端部からのはみ
出しにより、リードのショートを引き起す等の問題があ
った。
本発明はかかる従来の問題点に関して、接着剤のはみ出
しを防止し、かつ気泡を含まないようにする半導体装置
の製造方法を提供するものである。
本発明の具体的な実施例を図面を用いて説明する。第２
図（ム）、　（Ｂ）は本発明の半導体装置の製造方法で
使用する放熱板の構造を示すものである。第２図（Ａ）
は閉じた周辺を持つ放熱板を示し、適切な深さの溝２２
が形成さｎている。この溝の形状は同図では正方形であ
るが円形でも、さらに変形した形状でも良い。２３は接
着領域である。
同様に第２回申）は放熱板に溝を切った他の実施例を示
しており、放熱板２４の接着領域には複数本の溝２６が
刻ま扛ており、接着領域は島２６が形成さｎる。
いま第１図（ム）の放熱板２１をパッケージに接着する
には、壕ず、前記放熱板２１の接着領域２３に接着剤を
塗布し、パッケージに接着する。この場合余分の接着剤
は溝２２に流扛込むことになる。
壕だ、第１図（ＢＪの放熱板の場合、領域２６に塗布さ
ｎた接着剤のうち、余分のものは溝２６に流扛込む。
第３図に不発明の半導体装置の製造方法において接着さ
ｎだ放熱板の断面図を示す。同図において３１はセラミ
ックパッケージ、３２は半導体デバイス、３３は放熱板
で溝３４が形成さｎている。
３６は接着剤である。接着時の余分な接着剤は溝３４で
止まり、そｎ以上にははみ出していないことがわかる。
以上のように、本発明の半導体装置の製造方法は放熱板
の接着面側に溝を設け、溝を埋めないように接着剤を塗
布して、パッケージに接着することにより、はみ出しと
、気泡の防止が容易にできる。本発明により、接着時の
工程が簡略化さｎｌまた熱伝導性の良い導電性接着剤を
使用できるだめ、放熱効率を大きく改善することができ
る。
【図面の簡単な説明】
第１図は従来の半導体装置の製造方法で得らｎた放熱板
を有するセラミックパッケージの断面図、第２図（ム）
、　（Ｂ）はそｎぞｎ本発明の半導体装置の製造方法に
使用さｎる放熱板の実施例を示す斜視図、第３図は不発
明の半導体装置の製造方法により得らｎたセラミックパ
ッケージの断面図を示す。 １・・・・・・セラミックパッケージ、２・・・・・・
半導体デバイス、３・・・・・・接着剤、４・・・・・
・放熱板、２２・・・・・・溝、２６・・・・・・溝、
３３・・・・・・放熱板、３５・・・・・・接着剤。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 １ ４

Claims (2)

    【特許請求の範囲】
  1. （１）−主面の接着すべき領域を少なくとも含んで複数
    本の溝を設けた放熱板を、接着剤もしくは半田材により
    、半導体収納容器の放熱板接着領域に接着固定すること
    を特徴とする半導体装置の製造方法。
  2. （２）−主面の接着すべき領域を囲むように配置さｎた
    溝を有する放熱板を、接着剤もしく、は半円材により、
    半導体収納容器の放熱板接着領域に接着固定する半導体
    装置の製造方法。
JP57064327A 1982-04-16 1982-04-16 半導体装置の製造方法 Pending JPS58182256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57064327A JPS58182256A (ja) 1982-04-16 1982-04-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57064327A JPS58182256A (ja) 1982-04-16 1982-04-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58182256A true JPS58182256A (ja) 1983-10-25

Family

ID=13255024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57064327A Pending JPS58182256A (ja) 1982-04-16 1982-04-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58182256A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804600A (en) * 1984-07-06 1989-02-14 Canon Kabushiki Kaisha Lithographic mask structure and process for preparing the same
US7215020B2 (en) 2003-10-29 2007-05-08 Denso Corporation Semiconductor device having metal plates and semiconductor chip
JP2017028131A (ja) * 2015-07-23 2017-02-02 株式会社デンソー パッケージ実装体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804600A (en) * 1984-07-06 1989-02-14 Canon Kabushiki Kaisha Lithographic mask structure and process for preparing the same
US7215020B2 (en) 2003-10-29 2007-05-08 Denso Corporation Semiconductor device having metal plates and semiconductor chip
JP2017028131A (ja) * 2015-07-23 2017-02-02 株式会社デンソー パッケージ実装体

Similar Documents

Publication Publication Date Title
JPS63273341A (ja) 半導体装置
JPS61288455A (ja) 多層半導体装置の製造方法
CN218730911U (zh) 一种内绝缘的双面散热封装结构
JPS6376444A (ja) チツプキヤリア
JPS60137042A (ja) 樹脂封止形半導体装置
JP2828358B2 (ja) 半導体放熱構造
TWI298938B (ja)
GB2174538A (en) Semiconductor package
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH0134351Y2 (ja)
JPH0412557A (ja) 半導体パッケージの放熱構造
JPH0448740A (ja) Ｔａｂ半導体装置
JPH01261247A (ja) 低融点ガラス接着による接合体の製造方法，及び接着体
JP2551349B2 (ja) 樹脂封止型半導体装置
TWI355723B (en) Heat spreader chip scale package and method for ma
JPH04219966A (ja) 半導体素子
JPS59208735A (ja) 半導体装置
JPH0638426Y2 (ja) 多電源素子用パッケージ
JPH03101256A (ja) 半導体装置
KR20040003841A (ko) 열방출 특성을 개선한 반도체 패키지 및 그 제조방법
JPH0366150A (ja) 半導体集積回路装置
JPS60213047A (ja) チツプキヤリア
JPH0529485A (ja) 集積回路パツケージ
JPH03190264A (ja) 樹脂封止型半導体装置