JPS58182260A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置に関し、特に高速のバイポ
ーラトランジスタを含む半導体集積回路装置に関する。

半導体集積回路装置にはＰＮＰ　）ランジスタ。

ＮＰＮトランジスタ等が一体化構成されている。

ここで、一般にＮＰＮ）ランジスタのスイッチング速度
は高速にすることが出来る反面、ＰＮＰ）ランジスタは
構造が複雑であったり、横方向形成されたものを使用出
来ない等の理由により高速にすることが出来ない欠点を
有する。従って、ＰＮＰトランジスタ、ＮＰＮ）ランジ
スタとを含む半導体集積回路装置はその両トランジスタ
の速度的なアンバランスが生じる故に全体として見た場
合、回路的にも多くの制限があった。

第１図はＰＮＰ）ランジスタ、ＮＰＮ）ランジスタを一
体化形成した従来の半導体集積回路装置を示す。

第１図において、１はｐ形基板、２は高濃度ｎ形埋込み
層、３はｎ形エピタキシャル層、４は予備分離拡散層を
示す。６はエピタキシャル層３表面から形成された分離
拡散層で、予備分離拡散層４と途中で接続され、活性領
域の分離を行なっている。

６・、６ｃ　、７ｂはｐ型拡散層である。ここで、ＮＰ
Ｎ）ランジスタ部分においては７ｂはベースとなるｐ型
頭域で、ラテラルＰＮＰ　）ランジスタ部分においては
６ｅ、６ａはそれぞれエミッタとコレクタを形成してい
る。８ｂはＰＮＰ）ランジスタのベース領域用のコンタ
クト、ｅｅはＮＰＮのトランジスタのエミッタ、９Ｃは
ＮＰＮ）ランジスタのコレクタコンタクトのための高濃
度ｎ膨拡散層である。第１図で１体化形成された、ＮＰ
Ｎ。

ＰＮＰ）ランジスタにおいて、ＰＮＰの横型トランジス
タはベース巾（領域６ｅと６ａ間距離）が平面的、つま
りマスクのパターン精度で定まる。一般に、マスク精度
はそれほど正確なものでないため、通常短かいもので３
μｍ程度で、ある。従って、高密度ＰＮＰ）ランジスタ
を形成出来ない。また、ＮＰＮ）ランジスタのベース領
域７ｂにおいては拡散によって濃度傾斜がついているた
め、電界傾斜がベース領域で形成されるのでキャリアの
加速がなされ高速化が実現する。しかし、ＰＮＰ）ラン
ジスタのベース領域３はエピタキシャル層ソのものであ
り、濃度傾斜がなく高速化が実現されない。

更に、ＰＮＰ）ランジスタのコレクタ領域６Ｃの濃度が
ベース領域３よりむしろ高く、ベース巾を縮少していっ
た場合、コレクタ、ベース間耐圧が急速に下がる。

以上の様に、ＰＮＰトランジスタのベースが巾が広い、
拡散プロファイルにより電界傾斜がついていない、ＰＮ
Ｐ）ランジスタのエミッタ、コレクタが同一濃度である
等の理由により横型ＰＮＰトランジスタは縦型ＮＰＮ）
７ンジスタに比し著しるしく特性が劣るのが通常である
。従って、第１図に示す半導体集積回路装置においては
全体としての特性が不充分なものとなっていた。

次に、これを改善した半導体集積回路装置の従来例を第
２図に示す。第２図の場合はＰＮＰ）ランジスタを縦型
形成したものである。

第２図において、１１はｐ型基板、１２は高濃度ｎ型埋
込み層、１３はｎ型エピタキシャル層、１４はｐ型予備
分離拡散層で、１５は分離拡散層である。この分離拡散
層１４及び１５により、活性領域を分離させているｔ）
１６１１離領域１２上にイオン注入法等で製作されたｐ
型頭域で、縦型ＰＮＰのコレクタとなる領域である。、
１７．１８はそれぞれ分離拡散層１４．１５の領域形成
時に同時形成されるもので、コレクタ領域１２の引出し
拡散層となっている。１９はコレクタウオールである。

２゜はｐ＋の拡散層で分離拡散層１６と同時に形成され
、縦型ＰＮＰ　）ランジスタのベースとなる領域である
。

２１は通常のＮＰＮ）ランジスタのエミツタ層、２２は
ベース層、２３はエミッタ２１と同時に形成されたコレ
クタ・コンタクト部である。

さて、第２図でｐ＋層層数散層２０ｎ型エピタキシャル
層１３、ｐ＋型コレクタ膚１６によって縦ＷＰＮＰトラ
ンジスタが形成される。このＰＮＰトランジスタ第１図
で示した横型ＰＮＰと違い、ペース巾がマスクの寸法及
び寸法精度によって決定されておらず、エピタキシャル
層１３の厚み及び、ｐ＋層被拡散領域１６深さに依存し
ているため、拡散制御によってベース巾は狭く出来る利
点がある。しかしこの構造においても多くの欠点がある
。まず第１にベース巾であるが、これはエピタキシャル
層１３の厚みからエミッタ２０の拡散深さとｐ型頭域１
６の上方拡散を引いたものにようＸ−タ って決定されるので、三つの拡散バカ二の制御加減のた
め、ベース巾の分布が非常に大きい。

それに加えるにｐ型拡散層１６の濃度は埋込み層１２と
の濃度との加減によって決まるため、上方拡散は、ｐ型
拡散層１６のドーピング量によって１義的に決まらず、
従って、ベース巾の分布はますます大きくなってしまい
、ペース巾がパターン精度で決定されないと云うものの
ベース巾の決定制御が困難である。

しかも、第１図で示したＰＮＰ　）ランジスタでみレク
タ１２の濃度が高い問題は改善されていない。

本発明は従来の欠点にかんがみなされたもので、高速の
バイポーラトランジスタを含む半導体集積回路装置を提
供することを目的とする。すなわち、本発明は横方向バ
イポーラトランジスタの低速性と縦型バイポーラトラン
ジスタの制御性を改善することによって、高速のバイポ
ーラトランジスタを含む半導体集積回路装置を提供せん
とするものである。更に、本発明は高速のバイポーラト
ランジスタと高抵抗素子、ＩＬ素子等のデバイスを何ら
製造工程を増加することなく一体化形成可能な半導体集
積回路装置を提供せんとするものである。

以下、本発明の構成を図面を用いて説明する。

第３図は本発明の一実施例に係る半導体集積回路装置の
構造断面図を示すものである。本実施例においては縦型
のＰＮＰ　）ランジスタと横形ＮＰＮトランジスタ、高
抵抗素子を一体化形成したものであり、縦型ＰＮＰ　）
ランジスタの部分に改良を＼加えたものである。第３図
において、３１はｐ型０．６〜１．０Ω程度のｎ型エピ
タキシャル層で３〜４μｍの厚さに成長される。３４は
ｐ型高濃度の予備拡散領域で、エピタキシャル層３３表
面から形成されるｐ型窩濃度拡散領域３５と対をなし、
エピタキシャル層３３の分離を行なっている。この分離
領域３４．３５は酸化膜分離によって行なっても本発明
の効果は変らない。３６はｐ型の高濃度領域で、埋込み
領域３２の内側に設置せられ、分離領域３５と同時に形
成せられている。しかし、高濃度埋込領域３６の表面濃
度は、基板３１上の埋込領域３２が高＃度のためにかな
り下がっており、そのだめ上方への拡散は拡散領域３４
はど高くならない。３７は拡散領域３６と同時に形成さ
れたｐ１拡散領域で、コレクタ抵抗の削減のために設置
せられたものである。

３８　ハｎ＋の拡散領域でコレクタウオールを形成して
おり、埋込領域３２と接続される。３９は本発明にかか
わる主要拡散部で、低ドーズのイオン注入法により形成
され、シート抵抗値として通常のペース抵抗の２０ｏΩ
んに比し１桁以上高い２ＫＩＪ、７３〜４にΩ／口程度
のｐ−″領域である。

４０は同時に形成されたｐ−領域で、ここでは高抵抗部
となっている。４１はｎ型ウェルでｐ−領域３９上に形
成されＰＮＰ）ランジスタのペースとなる。

４２は約２００Ωん程度に形成されるｐ領域でＰ　Ｎ　
Ｐトランジスタのエミッタであり、ＮＰＮトランジスタ
のペース領域４３と同時に形成される。

４４は高抵抗部のコンタクト用拡散領域で、領域４２．
４３と同時形成される。４６はベース領域４１のコンタ
クト拡散領域であり、ＮＰＮトランジスタのエミッタ領
域４６と同時に形成される。

４７はＮＰＮ）ランジスタのコレクタ３３のコンタクト
領域である。

以上の明らかなように、本実施例では領域４２゜４１．
３９で縦型ＰＮＰ）ランジスタが形成され、領域４６．
４３．３３で横型ＮＰＮ）ランジスタが形成され、領域
４０．４４で高抵抗が形成されていることかわかる。こ
こで、縦型Ｐｔ’ＪＰ　）ランジスタの特性を次に説明
する。従来例で述べて来た３つの問題点すなわち、ベー
ス巾については、ペースであるｎ領域４１の形成が、低
濃度のｐ−領域３９内に形成されており、その濃度の制
御及び深さの制御がｐ−領域３９上から打込まれるイオ
ン注入によって精度良く定められる。すなわち、ベース
巾はｎ領域４１とｐ領域４２の拡散のみによって決定さ
れるので制御性が良い。つまり、第２図の場合は３つの
パラメータであったが本実施例では２つのパラメータで
ベース巾が決定される。

また、ｎ領域４１は最終的にはイオン注入後のドライブ
インによって決められるため、上から下方向に濃度勾配
がついており、電界加速が行なわれる構造になっている
のでキャリアの走行速度が増大し、高速動作が可能とな
る。又、コレクタ表なるｐ領域３９の＃度は従来例と異
なり、ｐ−であるため、耐圧も高い。

以上の様に、本実施例に係る半導体集積回路装置は高耐
圧、高速、高密度縦型ＰＮＰトランジスタと高速の横型
ＮＰＮ）ランジスタと高抵抗を一体化構成出来るので高
速化ＩＣを実現する上で効果は極めて大きい。

次に、本実施例に係る縦型ＰＮＰ）ランジスタの深さ方
向不純物分布を第４図に示す。

同図において、埋込み領域３２はたとえばＡ、（砒素）
のような拡散係数の小さいものを使用し、分離領域３６
はボロン等を使用することによシ、基板３１からの上方
拡散が図示したようになる。またエミッタ領域３６．ベ
ース領域４１及びコレクタ領域３９は、イオン注入法で
それぞれボロン。

リン、ポロ７等を打込みその後の熱処理によシ形成され
る。同図であきらかなように、ベース領域４１の濃度傾
斜が大きく、ペースに電界傾斜が得られる。更に、コレ
クタ領域３９がきわめて低濃度であるため、ベース領域
４１の形成はその深さも、ペースへの不純物の添加像と
、エミッタ領域４２不純物量の両者により、実質的に定
められコレクタ領域３９の不純物濃度に依存することな
いので、その制御に困難性はない。また、本実施例に係
る構造では、高抵抗部分領□域４０と３９が共通プロセ
スであり、ＮＰＮ）ランジスタのベース領域４３がＰＮ
Ｐ）ランジスタのエミッタ領域４２及び高抵抗の抵抗領
域４０と共通プロセスで形成されるため、縦型ＰＮＰ）
ランジスタを形成するために、新たなプロセスとして、
単にベースとなるｎ影領域４１を形成するプロセスの追
加にすぎなく非常に簡便な構造となっている。

次に本発明の他の実施例について説明する。

第５図は本発明の他の実施例を示す半導体回路装置の構
造断面図で、第３図と同一番号は同一部分を示す。

第６図に示す実施例のものはＰＮＰ）ランジスタのベー
ス領域４１がコレクタウオール３８に接続されたものを
示す。本実施例においては、縦型ＰＮＰ　）ランジスタ
のベース領域４１はｎ影領域３３にまたがって設置され
コレクタウオール３８に接するごとく形成されているの
で抵抗値が減少することとなり、高周波特性が改善され
る。

第６図は本発明の別の実施例を示すもので、縦型ＰＮＰ
　）ランジスタ、横型ＮＰＮ）ランジスタ。

高抵抗素子、ＩＬを一体化した半導体集積回路装置の構
造断面図を示すものである。

本実施例においては、第３図と同一番号は同一部分を示
し、４８，４９はｐ−領域で領域３９．４０と同一工程
により形成され同−深さに設置される。

５０．５１は領域４２，４３．４４と同一工程により形
成されたｐ型頭域である。この領域４８と６０は図示し
たごとく重ね合わされて形成されているが、これがＩＬ
素子のインジェクターとなっている。領域５１１Ｌ素子
のゲート領域となっている。領域４９は上向きのＮＰＮ
）ランジスタのベースとなっている。領域５２は！　Ｌ
素子での逆方向トランジスタのコレクタとなっている。

本実施例に係るＩＬは領域５０．５１を有するために、
１２Ｌの横型ＰＮＰ）ランジスタのインジェクタ電流が
少なくなるので、充分にＩ　　Ｌ縦型ＮＰＮ）ランジス
タに吸い込みが可能となる。

すなわち、本実施例においては特性の優れたＩＬを何ら
プロセスを変更することなく一体化形成出来る効果があ
る。尚、ここで、縦型ＰＮＰ）ランジスダの特性は第３
図、第５図で示した場合と同様に高速性等を満足するも
のであることは云うまでもない。

第７図は本発明の更に別の実施例を示す半導体集積回路
装置の構造断面図であり、第６図に示す実施例のＩ２Ｌ
部分の改良形である。同図において第６図と同一番号は
同一部分を示す。本実施例においては１２Ｌのｐ−領域
４９に領ｊｌｌＪ５２をおおう如く、ｎ型領域５３が形
成されていることが特長である。この領域６３は縦型Ｐ
ＮＰ　）ランジスタのベース領域４１と同一工程で形成
されたものである。縦って、本実施例においてはＩＬの
ｐ−領域４９の巾が狭くなるので、ＩＬの縦型ＮＰＮ　
トランジスタのｈＦＥが増加することにナル。

以上、本発明によれば従来の様に縦型トランジスタのベ
ース中を定める方法が、たとえばマスク精度で決まった
り、プロセスの３〜４の拡散プロファイルのからみで定
まったりというように特定できず、かつ巾もバラツキが
大きいため、広めに設定せねばならない欠点がなく、本
発明は実質的に領域４１．４２の拡散のみでベース中が
決まり、制御性が良い。

父、本発明での縦型トランジスタのコレクタカ領域３９
で形成されるので、コレクタの濃度が高く、ベース長を
狭くした場合耐圧劣化をおこす欠点が生じない。更に、
本発明の縦型トランジスタはベースは領域４１で形成さ
れるので濃度傾Ｒがあり、電界加速され高速化を実現出
来る。また、本発明は、他のＮＰＮ素子、Ｉ２Ｌ・、高
抵抗素子とも、同一工程で製作出来しかもこれらの素子
特性に悪影響を与えない利点を有する。

以上、本発明は簡単な構成により高速化半導体集積回路
装置を実現出来るので工業的価値が高い。

【図面の簡単な説明】

第１図及び第２図は従来の半導体集積回路装置の構造断
面図、第３図は縦型ＰＮＰ　）ランジスタ、横型ＮＰＮ
）ランジスタ及び高抵抗素子を一体化した本発明の実施
例に係る半導体集積回路装置の構造断面図、第４図は第
３図の縦型ＰＮＰ　）ラン゛　ジスタの不純物分布図、
第６図は第３図における縦型ＰＮＰ　）ランジスタを改
良した本発明の他の実施例を示す構造断面図、第６図及
び第７図は第３図のものに１２Ｌを一体化した本発明の
別の実施例に係る構造断面図を示す。 ３６・−・・・・ｐ＋埋込領域、３９・・・・・・ｐ−
コレクタ領域、４ｏ−・・・・・ｐ−抵抗領域、４１・
・・・・・ｎ型ベース領域、４２・・・・・・ｐ型エミ
ッタ領域、４３・・・・−・ｐ型ベース領域、４４・・
・・・・抵抗コンタクト領域、５０・・・・・・Ｉ２Ｌ
インジェクタ領域、５１・・・・・・１２Ｌゲート領域
、５２・・・・・・ＩＬコレクタ領域、６３・・・・・
・ｎ型領域。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims (1)

1. 【特許請求の範囲】 （１）一方導電型の半導体基板上に形成さ扛た他方導電
   型の半導体層と、前記半導体基板と前記半導体層界面に
   形成さ扛た他方導電型筒１の埋込領域と、前記第１の埋
   込領域上に形成された一方導電型高濃度第２の埋込領域
   と、前記半導体層表面から前記第２の埋込領域に達する
   様に形成さ扛た一方導電型低濃度コレクタ領域と、前記
   コレクタ領域表面から形成さｎた他方導電型ベース領域
   と、前記ベース領域内に形成さｎた一方導電型エミッタ
   領域とを備え、前記エミッタ、ベース、コレクタ領域に
   より縦型トランジスタが構成さすることを特徴とする半
   導体集積回路装置。 （２）一方導電型の半導体基板上に形成さｎ互いに分離
   さｎた他方導電型の第１．第２．第３の領域と、前記第
   １．第２の領域表面からそｎぞｎ同時形成さｎだ一方導
   電型の低濃度第４ν第６の領域と、前記第４の領域表面
   から形成さ扛た他方導電型の第６の領域と、前記第６２
   第６゜第３の領域表面からそｎぞｎ同時形成さ扛た一方
   導電型の第７．第８．第９の領域と、前記第６、第９の
   領域表面からそ扛ぞｎ同時形成さｒた他方導電型の第１
   ０．第１１の領域とを備え、前記第４．第６を第７の領
   域で縦型トランジスタを、前記第５．第８の領域で抵抗
   を、前記第３、第９を第１１の領域で横型トランジスタ
   を構成したことを特徴とする半導体集積回路装置。 （′４　第１の領域と半導体基板界面に他方導電型の第
   １２の領域が形成さｎており、前記第１の領域表面から
   前記第１２の領域に達する如く他方導電型の第１３の領
   域が形成さｎていることを特徴とする特許請求の範囲第
   ２項に記載の半導体集積回路装置。 （４）第６の領域と第１３の領域とが接続されているこ
   とを特徴とする特許請求の範囲第３項に記載の半導体集
   積回路装置。 （６）一方導電型の半導体基板上に形成さｎ互いに分離
   さ扛た他方導電型の第１．第２．゛第３．第４の領域と
   、前記第１．第２の領域表面からそｎぞｎ同時形成さ扛
   た一方導電型の低濃度第６゜第６の領域と、前記第３の
   領域表面から前記第６、第６の領域と同時形成さｎ一方
   導電型の低濃度第７．第８の領域と、前記第６の領域表
   面から形成さｎた他方導電型の第ｉ域と、前記第９．第
   ６．第７．第８．第４の領域表面がらそｎぞｎ同時形成
   ・さｎた一方導電型の第１０゜第１１．第１２．第″Ｆ
   −３．第１４の領域と、前記第９．第８．第１４の領域
   表面からそｎぞれ同時形成さｎた他方導電型の第１６．
   第１６゜第１７の領域とを備え、前記第１．第２．第３
   ゜第４の領域内にそｎぞｎ縦型トランジスタ、抵抗、注
   入論理回路、横型トランジスタが構成さｎることを特徴
   とする半導体集積回路装置。 （６）第１２．第１３の領域が対向位置において第３の
   領域に突出形成さｎていることを特徴とする特許請求の
   範囲第６項に記載の半導体集積回路装置。 Ｃ７）　　第８の領域には第９の領域と同時形成さｎた
   他方導電型の第１８の領域があり、前記第１８の領域内
   に第１６の領域が形成さ扛ていることを特徴とする特許
   請求の範囲第６項又は第６項に記載の半導体集積回路装
   置。 （尿下俊白）