JPS5819965A - 記録装置 - Google Patents
記録装置Info
- Publication number
- JPS5819965A JPS5819965A JP11874381A JP11874381A JPS5819965A JP S5819965 A JPS5819965 A JP S5819965A JP 11874381 A JP11874381 A JP 11874381A JP 11874381 A JP11874381 A JP 11874381A JP S5819965 A JPS5819965 A JP S5819965A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- register
- word
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記憶装置に係シ、特に１ワーｙ ０１）ｋ加え
て従属的な情報をもアクセスできるようにした記憶装置
に関する。
て従属的な情報をもアクセスできるようにした記憶装置
に関する。
一般に％コン♂エータシステムにお°いて社、第１図に
示すように中央処理装置（ＣＰＵ ） Ｊがメそり２を
アクセスする場合、通常ｌワード単位で情報Ｏ読み出し
、書き込みが実行される。
示すように中央処理装置（ＣＰＵ ） Ｊがメそり２を
アクセスする場合、通常ｌワード単位で情報Ｏ読み出し
、書き込みが実行される。
従って、特定の１ワーＰＫさらに従属的な情報を付加す
る場合には、従来、第２図（ａ） Ｋ示すようＫｌワー
ドを分割してヒ０１ワード内に本来の情報と従属的な情
報とを合わせてメ毫す１内に記憶させ、アクセス時、Ｃ
ＰＩＪＪ側でこれらを分割を丸線合成処理の実行をする
か、あるいは第２間色）Ｋ示すように従属的な情報に別
の１ワ−ｙを割シ蟲てて記憶させるようＫする方法が採
られてい丸。
る場合には、従来、第２図（ａ） Ｋ示すようＫｌワー
ドを分割してヒ０１ワード内に本来の情報と従属的な情
報とを合わせてメ毫す１内に記憶させ、アクセス時、Ｃ
ＰＩＪＪ側でこれらを分割を丸線合成処理の実行をする
か、あるいは第２間色）Ｋ示すように従属的な情報に別
の１ワ−ｙを割シ蟲てて記憶させるようＫする方法が採
られてい丸。
とζろが、上記した従属的な情報が、例えば配憶された
内容の属性を示す情報である場合のように、計算処理自
体に対して特に意味を持たない場合には、上記方法は次
のよ゛うな欠点を有する仁とＫなる。すたわち、第２間
色）の場合では、必要以外の情報を中央処理装置で処理
しなければならないため、そのためのソフトウェアの負
担が大きくなる。第２間色）の場合には、余分なｌワー
ドを割夛轟てていることＫなるため郷価的にメモリ空間
が小さくなる。
内容の属性を示す情報である場合のように、計算処理自
体に対して特に意味を持たない場合には、上記方法は次
のよ゛うな欠点を有する仁とＫなる。すたわち、第２間
色）の場合では、必要以外の情報を中央処理装置で処理
しなければならないため、そのためのソフトウェアの負
担が大きくなる。第２間色）の場合には、余分なｌワー
ドを割夛轟てていることＫなるため郷価的にメモリ空間
が小さくなる。
本発明は上記の事情に鑑みてなされたもので、１ワード
に対して付加される従属的な情報を記憶するために、１
ワード長をＣＰＵ力ｑクセスできる規定の１ワード長よ
〉拡張し、この拡張部分に上記従属的情報を割夛当てる
と共にこれら従属的情報を格納し、メモリとは独立に読
み出し、書き込み可能なレジスタを設けて、ＣＰＵＫて
アクセス時、これらレジスタとメモリとの間で従属的な
情報の転送制御を実行する回路構成とするとヒろによっ
て、ソフトウェアの負担を軽減し、メモリ空間を縮小す
るととなく有効に活用できる記憶装置を提供することを
目的とする。
に対して付加される従属的な情報を記憶するために、１
ワード長をＣＰＵ力ｑクセスできる規定の１ワード長よ
〉拡張し、この拡張部分に上記従属的情報を割夛当てる
と共にこれら従属的情報を格納し、メモリとは独立に読
み出し、書き込み可能なレジスタを設けて、ＣＰＵＫて
アクセス時、これらレジスタとメモリとの間で従属的な
情報の転送制御を実行する回路構成とするとヒろによっ
て、ソフトウェアの負担を軽減し、メモリ空間を縮小す
るととなく有効に活用できる記憶装置を提供することを
目的とする。
以下、図面を参照して本発明の一與施例を説明する。第
３図において１は前述同様の中央処理装置（ｃｐｔｔ）
、ｚは通常のメ慢すの各番地のｃｐｖワード長を拡張し
て新たな拡張ワードとしこの拡張部に従属的な情報を書
き込めるようにしたメ毫り、Ｓは上記メモリ２のワーを
拡張部に書き込む従属的な情報を予じめ記憶しておく書
込みレジスタ、４は上記メモリ２から情報を読み出した
時にワード拡張部に書き込まれている従属的な情報を格
納すると共にこの従属的情報をＣＰＵ１側へ転送する読
出しレジスタ、ｌはＣＰＵ Ｊからアドレスバス１を通
じて送られてくるアドレス情報をデコードしてメモリ２
、書込みレジスタＳ、読出しレジスタ４に対して所定の
選択信号を与えるアドレスデ；−〆である。
３図において１は前述同様の中央処理装置（ｃｐｔｔ）
、ｚは通常のメ慢すの各番地のｃｐｖワード長を拡張し
て新たな拡張ワードとしこの拡張部に従属的な情報を書
き込めるようにしたメ毫り、Ｓは上記メモリ２のワーを
拡張部に書き込む従属的な情報を予じめ記憶しておく書
込みレジスタ、４は上記メモリ２から情報を読み出した
時にワード拡張部に書き込まれている従属的な情報を格
納すると共にこの従属的情報をＣＰＵ１側へ転送する読
出しレジスタ、ｌはＣＰＵ Ｊからアドレスバス１を通
じて送られてくるアドレス情報をデコードしてメモリ２
、書込みレジスタＳ、読出しレジスタ４に対して所定の
選択信号を与えるアドレスデ；−〆である。
これらＣＰＵ １ 、メモリ２、レジスタ３．４間の情
報の伝送はデータバス−を用い、アドレス情報は７ドレ
スパス１を用いて行なわれる。また、上記レジスタ８．
４Ｆ１それぞれ特定の番地が与えられていて、前記メモ
リ２と紘独立に書き込み、読み出しができるような構成
となっている。
報の伝送はデータバス−を用い、アドレス情報は７ドレ
スパス１を用いて行なわれる。また、上記レジスタ８．
４Ｆ１それぞれ特定の番地が与えられていて、前記メモ
リ２と紘独立に書き込み、読み出しができるような構成
となっている。
上記のような構成の記憶装置において、ＣＰＵ１との情
報転送は次のようにして実行される。
報転送は次のようにして実行される。
まず、ＣＰＵＪはアクセスしたい番地のアレレス情報を
アドレスバス１に送出し、辷れによってメモリｚ内の特
定番地を選択する。これＫよシ、メモリ１紘特定番地の
アドレス指定が行われ、またアドレスデコーダ５はアド
レス入力をデーードして選択信号なメ毫り２、書込みレ
ジスタ１、読取りレジスタ４に送出し、ヒれらを読み出
し、あるいは書き込み可能状態とすみ、こヒで、メ篭り
２に対するアクセスが書き込みの場合Ｉｌｃ社、ＣＰＩ
Ｊ １ ｄ第４図に示すように拡張したメモリワード中
の本体情報をデータバス６に送出すると共に書込み信号
を送出する。この書込み信号を受けて、予じめ記憶され
ている従属的情報が書込みレジスタ１からデータバスＣ
に送出されるので、メモリ２は上記本体情報と従属的情
報との内容を合わせた第４図に示すようなメモリワード
を同一の書込み信号で記憶する。
アドレスバス１に送出し、辷れによってメモリｚ内の特
定番地を選択する。これＫよシ、メモリ１紘特定番地の
アドレス指定が行われ、またアドレスデコーダ５はアド
レス入力をデーードして選択信号なメ毫り２、書込みレ
ジスタ１、読取りレジスタ４に送出し、ヒれらを読み出
し、あるいは書き込み可能状態とすみ、こヒで、メ篭り
２に対するアクセスが書き込みの場合Ｉｌｃ社、ＣＰＩ
Ｊ １ ｄ第４図に示すように拡張したメモリワード中
の本体情報をデータバス６に送出すると共に書込み信号
を送出する。この書込み信号を受けて、予じめ記憶され
ている従属的情報が書込みレジスタ１からデータバスＣ
に送出されるので、メモリ２は上記本体情報と従属的情
報との内容を合わせた第４図に示すようなメモリワード
を同一の書込み信号で記憶する。
また、読み出しの場合には、ＣＰＵ Ｊから送出される
読出し信号に従って、メモリ２かもアドレス指定された
特定番地のメモリワード情報をデータバス６に送出し、
とのうち本体情報はｃＰＵｌへ、従属的情報は読出しレ
ジスタ４に転送される。 ＱＩＵ Ｊでこの従属的な情
報が必要である場合には、通常の読み取シ動作後、上記
読出しレジスタ４に格納された従属的情報を読み込むよ
うＫすればよい。
読出し信号に従って、メモリ２かもアドレス指定された
特定番地のメモリワード情報をデータバス６に送出し、
とのうち本体情報はｃＰＵｌへ、従属的情報は読出しレ
ジスタ４に転送される。 ＱＩＵ Ｊでこの従属的な情
報が必要である場合には、通常の読み取シ動作後、上記
読出しレジスタ４に格納された従属的情報を読み込むよ
うＫすればよい。
上記実施例装置によれば次のような利点を有する。す表
わち、（１）従属的な情報を頻繁に変更しなくともよい
場合に１１ ＣＰ！Ｊ （りソフトウェアの負担が大き
く緩和される。（２）従属的な情報をＣＰＵが特に読み
出す必要のない場合には読み出り時Ｏ：／７）ウェアの
負担がなくなる。（３） ＣＰＩＪが支配する記憶空間
には影蕃を及埋さない、（４）従属的な情報の長さに制
限がない。（５）物理的な記憶空間全体に従属的な情報
を記憶する必要がない場合、記憶空間の一部だけについ
て実施が可能である。
わち、（１）従属的な情報を頻繁に変更しなくともよい
場合に１１ ＣＰ！Ｊ （りソフトウェアの負担が大き
く緩和される。（２）従属的な情報をＣＰＵが特に読み
出す必要のない場合には読み出り時Ｏ：／７）ウェアの
負担がなくなる。（３） ＣＰＩＪが支配する記憶空間
には影蕃を及埋さない、（４）従属的な情報の長さに制
限がない。（５）物理的な記憶空間全体に従属的な情報
を記憶する必要がない場合、記憶空間の一部だけについ
て実施が可能である。
表お、前記読出しレジスタ４は必要がなければ省略して
もよい、ｔた、上記実施例では、従属的な情報をＣＰＵ
の読出し信号にしたがって読出しレジスタ４ＫＭｊＬＪ
）出すようＫしているが、これはＣＰＵの書込み信号に
よって取シ出すようにしても良い、但し、この場合には
さらに若干のハードウェアの追加が必要である。
もよい、ｔた、上記実施例では、従属的な情報をＣＰＵ
の読出し信号にしたがって読出しレジスタ４ＫＭｊＬＪ
）出すようＫしているが、これはＣＰＵの書込み信号に
よって取シ出すようにしても良い、但し、この場合には
さらに若干のハードウェアの追加が必要である。
第５図は本発明をカラーキャラ゛クタディスプレイ装置
に適用した場合を示している。この場合には、色情報を
従属的な情報として取扱っている。この色情報はｃｐｖ
側で参照することはないので前述し先読出しレジスタは
省略している。
に適用した場合を示している。この場合には、色情報を
従属的な情報として取扱っている。この色情報はｃｐｖ
側で参照することはないので前述し先読出しレジスタは
省略している。
ＣＰＵ側からアドレス情報と映倫情報とをそれぞれのバ
ス１．６に送出して書込み信号を出力すると、メモすｊ
ｏ指定アドレスＫａ映像情報と予じめ格納されている書
込みレジスタ３からの上記映倫情報に付加される色情報
とが同一書込み信号のタイζンダで記憶される。読み出
し時には、読出し信号のタインンダでメモリ２０指定番
地から映像情報がｃｐｖｌｌＫ転送される。
ス１．６に送出して書込み信号を出力すると、メモすｊ
ｏ指定アドレスＫａ映像情報と予じめ格納されている書
込みレジスタ３からの上記映倫情報に付加される色情報
とが同一書込み信号のタイζンダで記憶される。読み出
し時には、読出し信号のタインンダでメモリ２０指定番
地から映像情報がｃｐｖｌｌＫ転送される。
第６図は本発明を記憶装置への書込み保護回路に適用し
九場合を示している。この例で杜書込み禁止フラグを従
属的な情報として扱っている。この書込み禁止フラグに
てメモ９ＪＫ対する読出し信号、書込み信号及び記憶保
護例外割込み信号を作るために記憶保護フラグレジスタ
８、インパー夕９及びアンド回路１０〜１２を設けるよ
うＫしている。この７ツダレジスタ８には、前記書込み
レジスタ３と同様に予じめフラグ情報が記憶されておシ
、書込み信号のタイきングで対応するフラグ情報を読み
出してアンド回路１１にてメモ９ＪＫ対する書込み信号
を作〕、アンド回路１ｏにて読出し信号を作るようｋし
ている。さらに、メモリ２から読み出されたフラグ情報
とインバータ９を介した７ラダレジスタ８の７ラグ情報
とＫよシアンド回路ＪＪＫて記憶保護例外割込み信号を
作るようＫしている。フラグ情報ｄ ＣＰＵ側で必要な
いので前述した読出しレジスタは省略している０本回路
も前述と同様Ｏ効果を有するものである。
九場合を示している。この例で杜書込み禁止フラグを従
属的な情報として扱っている。この書込み禁止フラグに
てメモ９ＪＫ対する読出し信号、書込み信号及び記憶保
護例外割込み信号を作るために記憶保護フラグレジスタ
８、インパー夕９及びアンド回路１０〜１２を設けるよ
うＫしている。この７ツダレジスタ８には、前記書込み
レジスタ３と同様に予じめフラグ情報が記憶されておシ
、書込み信号のタイきングで対応するフラグ情報を読み
出してアンド回路１１にてメモ９ＪＫ対する書込み信号
を作〕、アンド回路１ｏにて読出し信号を作るようｋし
ている。さらに、メモリ２から読み出されたフラグ情報
とインバータ９を介した７ラダレジスタ８の７ラグ情報
とＫよシアンド回路ＪＪＫて記憶保護例外割込み信号を
作るようＫしている。フラグ情報ｄ ＣＰＵ側で必要な
いので前述した読出しレジスタは省略している０本回路
も前述と同様Ｏ効果を有するものである。
以上説明したように本発明によれば、１ワードに対して
付加される従属的な情報を記憶するために、１ワード長
を規定のＣＰＵワード長よシ４拡張したメモリワード長
とし、この拡張部分ＪＬＪ：記従属的情報を割ｈａてる
と共にこれら従属的情報を格納し、メモリとは独立に読
み出し、゛書き込み可能なレジスタ装置を設けて、ＣＰ
Ｕ０アクセス時にこれらレジスタ装置とメモリとの間で
従属的な情報の転送制御を同時に一行する回路構成とし
ているので、ソフトウェアの負荷を軽減し、メモリ空間
を縮小すること表〈有効に活用できる記憶装置を提供で
きる。
付加される従属的な情報を記憶するために、１ワード長
を規定のＣＰＵワード長よシ４拡張したメモリワード長
とし、この拡張部分ＪＬＪ：記従属的情報を割ｈａてる
と共にこれら従属的情報を格納し、メモリとは独立に読
み出し、゛書き込み可能なレジスタ装置を設けて、ＣＰ
Ｕ０アクセス時にこれらレジスタ装置とメモリとの間で
従属的な情報の転送制御を同時に一行する回路構成とし
ているので、ソフトウェアの負荷を軽減し、メモリ空間
を縮小すること表〈有効に活用できる記憶装置を提供で
きる。
第１図線従来の記憶装置を説明するための構成図、第２
図は従来の記憶装置で取扱われる情報形式を説明するた
めの図、第３図は本発明の一実施例に係る記憶装置のツ
四ツク回路構成図、第４図線第３図の装置で取扱われる
情報形式を説明する丸めの図、第５図及び第６図線それ
ぞれ本発明の応用例を示す回路構成図である。 １−ＣＰＵ、！−・メモリ、８−書込みレジスタ、４−
読出シレジスタ、５−アドレスデコーダ、６−データバ
ス、１−アドレスバス、ｓ−記憶保護フラグレジスタ、
＃−・・インバータ、１０〜１２・・・アンド回路。
図は従来の記憶装置で取扱われる情報形式を説明するた
めの図、第３図は本発明の一実施例に係る記憶装置のツ
四ツク回路構成図、第４図線第３図の装置で取扱われる
情報形式を説明する丸めの図、第５図及び第６図線それ
ぞれ本発明の応用例を示す回路構成図である。 １−ＣＰＵ、！−・メモリ、８−書込みレジスタ、４−
読出シレジスタ、５−アドレスデコーダ、６−データバ
ス、１−アドレスバス、ｓ−記憶保護フラグレジスタ、
＃−・・インバータ、１０〜１２・・・アンド回路。
Claims (1)
- （１）中央処理装置がアクセスできる１ワ一ド本体情報
に加えて従属的な情報を記憶するために任意に拡！Ｉさ
れた拡張ワードを記憶するメモリと、こＯメ４すとは独
立に情報Ｏ読み出しあるいは書き込＋がで自上記従属的
情報を格納するレジスタ装置とを具備し、前記中央ｌ＆
理装置のメモリに対するアクセス時に上記レジスタ装置
とメモリと０間で従属的な情報の転送制御を４９に上記
本体情報を書−込む際に予じめこの本体情報に対応する
従増的情報を格納しておく書込みレジスタを具備してな
ることを特徴とすモリから所定情報を読出す際に読み出
し九所定情報から前記従属的情報を格納する貌出しレジ
スタを更に具備してなることを特徴とする特許請求の範
百第２項記載の記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11874381A JPS5819965A (ja) | 1981-07-29 | 1981-07-29 | 記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11874381A JPS5819965A (ja) | 1981-07-29 | 1981-07-29 | 記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5819965A true JPS5819965A (ja) | 1983-02-05 |
Family
ID=14743957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11874381A Pending JPS5819965A (ja) | 1981-07-29 | 1981-07-29 | 記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599504A (ja) * | 1982-06-26 | 1984-01-18 | インジエニオ−ルブロ−・アンバ−グ・エ−・ジ− | 空洞施工物の横断面の計測のための装置及びその装置での測定方法 |
-
1981
- 1981-07-29 JP JP11874381A patent/JPS5819965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599504A (ja) * | 1982-06-26 | 1984-01-18 | インジエニオ−ルブロ−・アンバ−グ・エ−・ジ− | 空洞施工物の横断面の計測のための装置及びその装置での測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS5819965A (ja) | 記録装置 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JPS5924427B2 (ja) | 表示装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPH0137019B2 (ja) | ||
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS6255167B2 (ja) | ||
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPS6350995A (ja) | スタツクメモリ装置 | |
| JPS6115241A (ja) | 電子計算機システム | |
| JPS62284421A (ja) | 制御装置 | |
| JPS6265149A (ja) | メモリ管理ユニツト書き換え方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS62123551A (ja) | 記憶装置 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
| JPH04365142A (ja) | 開発支援システム | |
| JPS6360396B2 (ja) |