JPS58200329A - パタ−ン出力方式 - Google Patents
パタ−ン出力方式Info
- Publication number
- JPS58200329A JPS58200329A JP8247082A JP8247082A JPS58200329A JP S58200329 A JPS58200329 A JP S58200329A JP 8247082 A JP8247082 A JP 8247082A JP 8247082 A JP8247082 A JP 8247082A JP S58200329 A JPS58200329 A JP S58200329A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pattern
- key
- output
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り、特に演算式を出力パターンと一体化して出力するパ
ターン出力方式□に関するものである。 従来、電卓等における演算式、例えば累乗のパターン出
力は、累乗キーを押下して累乗に対応するパターンを出
力・した後、累乗したい演算式をカッコで囲むことによ
り行なわれている。しかし、この方式では、入力操作並
びに出力パターンが一般的数式と異なり゛、見にくく、
しかも入力時でのキー操作が増える欠点がある。 更にまた、累乗し丸い演算式を通常の出力パグ− ン．
ｔ り 小型のパターンで表示する′方式蝙あるが、こ
の方式では同一の演算式に対して２種類の出力′パター
ンを割当てなければならず、そのためにはキャラクタジ
ェネレータのビット数が２倍ニなってしまう不利益があ
った。 本発明の目的は、従来の入力方式の上述−したよｌＪ．
） うな欠点を除去するために、通常のキャラクタジェネレ
ータを使用して、一般に慣用されている一般的数式に近
い形でパターンを出力し、しかも入力の時点でのキー操
作を簡略化できるパターン出力方式を提供することにあ
る。 以下に図面を参照して本発明の詳細な説明する。 ここでは、累乗に関する演算式についての出カバターン
を例にとって詳細に説明する。 第１図は本発明の一実施例を示すブロック図である。第
１図において、Ｋｌ−ＫＪは入カキ−であり、Ｋｌは累
乗演算キー［ＫＺｌ 、Ｋ、２は累乗演算解除キー国、
Ｋｌは演算キ一群で、数値キー回〜園や各種ファンクシ
ョンキー等で構成される。これら入カキ−に７〜に３は
演算のためすべて中央処理装置ＣＰＵに接続されている
。また、累乗計算に関するキーに／およびＫＪは、それ
ぞれ、セット−リセットフリップフロップＦＦのセット
端子Ｓおよびリセット端子Ｒに接続されている。セット
−リセット７リツブ７ｐツブＦＦの出力端子ＱおよびＱ
は、それぞれ、アントゲ−）Ｇ／およびＧ２を介してデ
ィスプレイＲＡＭのＸ方向アドレス信号Ｘ ／およびＡ
ＤＸ ２に接続されている。 ディスプレイＲＡＭであるＤＲＡＭは表示用ハフ７アで
あり、例えば！×／／ドツトマトリクスが表示可能な表
示器り工Ｓの表示と／対ｌに対応している。 このディスプレイＲＡＭは、／キャラクタがｊＸ７ドツ
トマトリクスから成るパターンをｌラインに表示させる
ために、横方向のアドレスＡＤＹ 、およびこの横方向
アドレスＡＤＹを指定された時に表示可能な３ｘ／ｌド
ツ）マトリクスの上段と下段のいずれに表示させるかを
指示する縦方向のアドレスＡＤＸ ／またはＡＤＸ、２
を指定できるように表っている。キャラクタジェネレー
タＣＧは数字または文字のキャラクタコードのアドレス
信号が中央処理装置ＯＰＵから入力されると、対応する
文字または１１のパターンをｊＸ７ドツトマトリクスの
形式で出力するための２進化コードに変換されたパター
ンを発生する装置である。 第２図は、表示器ＤＮＳとｌ対ｌに対応してよ×ｌ／ド
ツトマトリクスを格納可能なディスプレイＲＡＭである
ＤＲＡＭにおいて、横方向の表示アドレスＡＤＹ ＝
ＡＤＹｌ、ムＤＹ２ 、・・・、縦方向の表示アドレス
ＡＤＸ ／とＡＤＸＪ、およびキャラクタジェネレータ
ＯＧで発生するｊＸ７ドツトマトリクスの表示パターン
の関係を示したものである。区域Ａが五ＤＸ／指定時の
７ドツトに対応するｊ×７ドツトマトリクスであり、区
域ＢがＡＤＸλ指定時の７ドツトに対応するｊＸ７ドツ
トマトリクスである。 これら区域ＡとＢとは縦方向において３ドツトだけオー
バラップしている。 上述したように、ディスプレイＲＡＭ ＤＲＡＭは、横
方向アドレスＡＤＹが一意的に指定された時に、ｌキャ
ラクタＪＸ／／ドツトマトリクスを格納可能な表示用バ
ッファであ抄、このよ×／／ドツトマトリクスにキャラ
クタジェネレータＯＧから発生し７１ｊ ｔ Ｘ ７ド
ツトマトリクスのパターンを縦方向アドレスＡＤＸ ／
およびムＤＸ、２に従って、第２図示の上段区域ムおよ
び下段区域Ｂに格納可能である。 次に、第２図のディスプレイＲＡＭ ＤＲＡＭ ヲ例に
とって第７図の動作説明をする。初期状態においては、
中央処理装置（３ＰＵのＲ端子からの信号により、フリ
ップフロップＦＦはリセット状態になっており、党出力
は７″、Ｑ出力はＯ″となっている。この時は、中央処
理装置ｄＰＵのＸ端子の出力は、夏山力″′ｌ″により
イネーブル状態のアンドゲートＧ２を通り、ＡＤＸＪが
指定される。これにより、ディスプレイＲＡＭであるＤ
ＲＡＭの下段区域Ｂが選択されている。 計算式入力の途中に１累乗演算キーに／が押下されると
、その信号がセット−リセットフリップ７０ツブＦＦの
セット端子Ｓに入力され、同出力端子Ｑがｌ”、唖が”
θ″となり、中央処理装置ＯＰＵのＸ端子出力はアンド
ゲート０１を通り、ＡＤＸ ／が指定される。それと同
時に、累乗演算キー Ｋｌからの信号は、中央処理装置
ＯＰＵにも入力され、以後の入力式は累乗したい計算式
であることを中央処理装置ＯＰＵに知らせる。この状態
で横方向のアドレスＡＤＹを１桁ずつインクリメントす
ることによ秒、それ以後の入力は、累乗演算解除キーＫ
Ｊが押下されるまで、メモリＤＲＡＭの上段区域Ａに書
き込まれることになる。 次に、累乗演算解除キーに２を押下すると、その信号が
セット−リセット７リツプフロツブＦＦの入力端子Ｒに
入力され、出力Ｑおよび夏が反転するので、それ以後の
入力に対してはＡＤＸ 、２が指定される。これＫより
、メモリＤＲＡＭの書き込み領域は初期状態である８区
域に戻ることになる。 以上のような本発明による表示方式により田。 ［９図９国、 ｌＥＩｍ ｌ ［２］ １回、団（１区
とキー操作した時の表示状態を第３図（４）に示す。第
３図色）および（０）には、従来の方式による表示を参
考のために示す。 第３図色）は、国、圃」１口１図９国、’ ［ｍ ＃
［Ｚ］ＩＩＮ 、［Ｉ］、ＣＩ］とキー操作をした時、
累乗演算式の文字パターンを１△”で表示し、その他は
、通常のキャラクタジェネレータ（ｊ×７ドツトマトリ
クス）を用いた場合である。この１方式と第３図（４）
の本発明表示方式とを比較すると、キーストロークが、
第３図（２）では９、第３図色）では１０と、本発明の
方がｌストローク少なく、更に第３図０３）の場合には
、入力操作および出カバターンが一般的数式と異なり、
キャラクタジェネレータにも６△”を１つ追加しなけれ
ばならない。 また第３図（０）の従来方式では、キーストローク数は
本発明方式と同じであるも、キャラクタジェネレータは
、同一文字に対して、ｊ×７ドツトマトリクスおよびｊ
ｘｊドツトマトリクスの一種類を用意しなければならず
、更に加えて、累乗される文字は小さく表りたが、これ
ら文字の最上ドツトの位置は通常の文字の最上ドツトの
位置と同じであるので、必ずしも見やすいとはいえなか
った。 以上に説明した本発明の実施例では、！×／ｌドツトマ
トリクスの表示ＲＡＭであるＤＲＡＭとそれに対応する
表示器ＤＩＳとを備え、同一行に上段の！×７ドツトマ
トリクスおよびこれと一部オーバラツプする下段のｊＸ
７ドツトマトリクスを、累乗演算キーに／および累乗演
算解除キーに、２の操作により指定される縦方向のアド
レスＡＤＸ ／およびＡＤＸ４により選択することによ
り、７つの文字に 、対シて７種類の、ｔＸ７ドツト
マトリクスパターンをもつ従来のキャラクタジェネレー
タを用いて一般的演算式により近い形で表示が可能とな
る。更に、累乗演算の際のキー操作の煩雑さ、すなわち
累乗キーを押下してから累乗したい演算式をカッコでく
くらなければならないという煩雑さのあった従来方式に
対して、本発明では、累乗演算キーと累乗演算解除キー
の２回のキー操作のみで累乗計算が可能となる。なお、
上側では、区域ＡとＢとはオーバラップさせたが、この
ようにする代りに、完全に区別した個別区域を上下に配
置してもよい０ このように、本発明は、同一の文字パターンを上段と下
段に区別して表示することにより、キャラクタジェネレ
ータの容量を増やすことなく、演算式の操作数を少なく
、かく一般に親しまれている見易い形式での出力を可能
とする優れた効果を奏する。 なお、以上では、累乗の場合について本発明を説明して
きたが、本発明はこの例にのみ限られず、上下２段に分
けて演算式を表示する必要のある場合や、サフィックス
をずらして表示したい場合など、上下２段に分けである
パターンを表示したいいかなる場合にも適用して有効な
ものである。
ターン出力方式□に関するものである。 従来、電卓等における演算式、例えば累乗のパターン出
力は、累乗キーを押下して累乗に対応するパターンを出
力・した後、累乗したい演算式をカッコで囲むことによ
り行なわれている。しかし、この方式では、入力操作並
びに出力パターンが一般的数式と異なり゛、見にくく、
しかも入力時でのキー操作が増える欠点がある。 更にまた、累乗し丸い演算式を通常の出力パグ− ン．
ｔ り 小型のパターンで表示する′方式蝙あるが、こ
の方式では同一の演算式に対して２種類の出力′パター
ンを割当てなければならず、そのためにはキャラクタジ
ェネレータのビット数が２倍ニなってしまう不利益があ
った。 本発明の目的は、従来の入力方式の上述−したよｌＪ．
） うな欠点を除去するために、通常のキャラクタジェネレ
ータを使用して、一般に慣用されている一般的数式に近
い形でパターンを出力し、しかも入力の時点でのキー操
作を簡略化できるパターン出力方式を提供することにあ
る。 以下に図面を参照して本発明の詳細な説明する。 ここでは、累乗に関する演算式についての出カバターン
を例にとって詳細に説明する。 第１図は本発明の一実施例を示すブロック図である。第
１図において、Ｋｌ−ＫＪは入カキ−であり、Ｋｌは累
乗演算キー［ＫＺｌ 、Ｋ、２は累乗演算解除キー国、
Ｋｌは演算キ一群で、数値キー回〜園や各種ファンクシ
ョンキー等で構成される。これら入カキ−に７〜に３は
演算のためすべて中央処理装置ＣＰＵに接続されている
。また、累乗計算に関するキーに／およびＫＪは、それ
ぞれ、セット−リセットフリップフロップＦＦのセット
端子Ｓおよびリセット端子Ｒに接続されている。セット
−リセット７リツブ７ｐツブＦＦの出力端子ＱおよびＱ
は、それぞれ、アントゲ−）Ｇ／およびＧ２を介してデ
ィスプレイＲＡＭのＸ方向アドレス信号Ｘ ／およびＡ
ＤＸ ２に接続されている。 ディスプレイＲＡＭであるＤＲＡＭは表示用ハフ７アで
あり、例えば！×／／ドツトマトリクスが表示可能な表
示器り工Ｓの表示と／対ｌに対応している。 このディスプレイＲＡＭは、／キャラクタがｊＸ７ドツ
トマトリクスから成るパターンをｌラインに表示させる
ために、横方向のアドレスＡＤＹ 、およびこの横方向
アドレスＡＤＹを指定された時に表示可能な３ｘ／ｌド
ツ）マトリクスの上段と下段のいずれに表示させるかを
指示する縦方向のアドレスＡＤＸ ／またはＡＤＸ、２
を指定できるように表っている。キャラクタジェネレー
タＣＧは数字または文字のキャラクタコードのアドレス
信号が中央処理装置ＯＰＵから入力されると、対応する
文字または１１のパターンをｊＸ７ドツトマトリクスの
形式で出力するための２進化コードに変換されたパター
ンを発生する装置である。 第２図は、表示器ＤＮＳとｌ対ｌに対応してよ×ｌ／ド
ツトマトリクスを格納可能なディスプレイＲＡＭである
ＤＲＡＭにおいて、横方向の表示アドレスＡＤＹ ＝
ＡＤＹｌ、ムＤＹ２ 、・・・、縦方向の表示アドレス
ＡＤＸ ／とＡＤＸＪ、およびキャラクタジェネレータ
ＯＧで発生するｊＸ７ドツトマトリクスの表示パターン
の関係を示したものである。区域Ａが五ＤＸ／指定時の
７ドツトに対応するｊ×７ドツトマトリクスであり、区
域ＢがＡＤＸλ指定時の７ドツトに対応するｊＸ７ドツ
トマトリクスである。 これら区域ＡとＢとは縦方向において３ドツトだけオー
バラップしている。 上述したように、ディスプレイＲＡＭ ＤＲＡＭは、横
方向アドレスＡＤＹが一意的に指定された時に、ｌキャ
ラクタＪＸ／／ドツトマトリクスを格納可能な表示用バ
ッファであ抄、このよ×／／ドツトマトリクスにキャラ
クタジェネレータＯＧから発生し７１ｊ ｔ Ｘ ７ド
ツトマトリクスのパターンを縦方向アドレスＡＤＸ ／
およびムＤＸ、２に従って、第２図示の上段区域ムおよ
び下段区域Ｂに格納可能である。 次に、第２図のディスプレイＲＡＭ ＤＲＡＭ ヲ例に
とって第７図の動作説明をする。初期状態においては、
中央処理装置（３ＰＵのＲ端子からの信号により、フリ
ップフロップＦＦはリセット状態になっており、党出力
は７″、Ｑ出力はＯ″となっている。この時は、中央処
理装置ｄＰＵのＸ端子の出力は、夏山力″′ｌ″により
イネーブル状態のアンドゲートＧ２を通り、ＡＤＸＪが
指定される。これにより、ディスプレイＲＡＭであるＤ
ＲＡＭの下段区域Ｂが選択されている。 計算式入力の途中に１累乗演算キーに／が押下されると
、その信号がセット−リセットフリップ７０ツブＦＦの
セット端子Ｓに入力され、同出力端子Ｑがｌ”、唖が”
θ″となり、中央処理装置ＯＰＵのＸ端子出力はアンド
ゲート０１を通り、ＡＤＸ ／が指定される。それと同
時に、累乗演算キー Ｋｌからの信号は、中央処理装置
ＯＰＵにも入力され、以後の入力式は累乗したい計算式
であることを中央処理装置ＯＰＵに知らせる。この状態
で横方向のアドレスＡＤＹを１桁ずつインクリメントす
ることによ秒、それ以後の入力は、累乗演算解除キーＫ
Ｊが押下されるまで、メモリＤＲＡＭの上段区域Ａに書
き込まれることになる。 次に、累乗演算解除キーに２を押下すると、その信号が
セット−リセット７リツプフロツブＦＦの入力端子Ｒに
入力され、出力Ｑおよび夏が反転するので、それ以後の
入力に対してはＡＤＸ 、２が指定される。これＫより
、メモリＤＲＡＭの書き込み領域は初期状態である８区
域に戻ることになる。 以上のような本発明による表示方式により田。 ［９図９国、 ｌＥＩｍ ｌ ［２］ １回、団（１区
とキー操作した時の表示状態を第３図（４）に示す。第
３図色）および（０）には、従来の方式による表示を参
考のために示す。 第３図色）は、国、圃」１口１図９国、’ ［ｍ ＃
［Ｚ］ＩＩＮ 、［Ｉ］、ＣＩ］とキー操作をした時、
累乗演算式の文字パターンを１△”で表示し、その他は
、通常のキャラクタジェネレータ（ｊ×７ドツトマトリ
クス）を用いた場合である。この１方式と第３図（４）
の本発明表示方式とを比較すると、キーストロークが、
第３図（２）では９、第３図色）では１０と、本発明の
方がｌストローク少なく、更に第３図０３）の場合には
、入力操作および出カバターンが一般的数式と異なり、
キャラクタジェネレータにも６△”を１つ追加しなけれ
ばならない。 また第３図（０）の従来方式では、キーストローク数は
本発明方式と同じであるも、キャラクタジェネレータは
、同一文字に対して、ｊ×７ドツトマトリクスおよびｊ
ｘｊドツトマトリクスの一種類を用意しなければならず
、更に加えて、累乗される文字は小さく表りたが、これ
ら文字の最上ドツトの位置は通常の文字の最上ドツトの
位置と同じであるので、必ずしも見やすいとはいえなか
った。 以上に説明した本発明の実施例では、！×／ｌドツトマ
トリクスの表示ＲＡＭであるＤＲＡＭとそれに対応する
表示器ＤＩＳとを備え、同一行に上段の！×７ドツトマ
トリクスおよびこれと一部オーバラツプする下段のｊＸ
７ドツトマトリクスを、累乗演算キーに／および累乗演
算解除キーに、２の操作により指定される縦方向のアド
レスＡＤＸ ／およびＡＤＸ４により選択することによ
り、７つの文字に 、対シて７種類の、ｔＸ７ドツト
マトリクスパターンをもつ従来のキャラクタジェネレー
タを用いて一般的演算式により近い形で表示が可能とな
る。更に、累乗演算の際のキー操作の煩雑さ、すなわち
累乗キーを押下してから累乗したい演算式をカッコでく
くらなければならないという煩雑さのあった従来方式に
対して、本発明では、累乗演算キーと累乗演算解除キー
の２回のキー操作のみで累乗計算が可能となる。なお、
上側では、区域ＡとＢとはオーバラップさせたが、この
ようにする代りに、完全に区別した個別区域を上下に配
置してもよい０ このように、本発明は、同一の文字パターンを上段と下
段に区別して表示することにより、キャラクタジェネレ
ータの容量を増やすことなく、演算式の操作数を少なく
、かく一般に親しまれている見易い形式での出力を可能
とする優れた効果を奏する。 なお、以上では、累乗の場合について本発明を説明して
きたが、本発明はこの例にのみ限られず、上下２段に分
けて演算式を表示する必要のある場合や、サフィックス
をずらして表示したい場合など、上下２段に分けである
パターンを表示したいいかなる場合にも適用して有効な
ものである。
第１図は本発明のパターン出力方式の一実施例を示すブ
ロック図、第２図はｊｘ／／ドツトマトリクス用の表示
ＲＡＭであるＤＲＡＭと、横方向アドレスＡＤＹ 、〜
ＡＤＹ４および縦方向アドレスＡＤＸ／ 。 ＡＤＸ２’との関係を示す線図、第３図（４）〜（０）
は本発明と従来の表示出力の具体例の比較を示す線図で
ある。 Ｋ／・・・累乗演算キー、 Ｋ２・・・累乗演算解除
キー、Ｋ３・・・演算キ一群、 ＦＦ・・・セット−リセットフリツプフロツプ、ＯＰＵ
・・・中央処理装置、Ｇ／、Ｇ、２・・・アンドゲート
、ＤＲＡＭ・・・表示ＲＡＭ 、 Ｄ工Ｓ・・・
表示器、ＯＧ・・・キャラクタジェネレータ。 特許出願人 キャノン株式会社 代理人 弁理士 谷 義
ロック図、第２図はｊｘ／／ドツトマトリクス用の表示
ＲＡＭであるＤＲＡＭと、横方向アドレスＡＤＹ 、〜
ＡＤＹ４および縦方向アドレスＡＤＸ／ 。 ＡＤＸ２’との関係を示す線図、第３図（４）〜（０）
は本発明と従来の表示出力の具体例の比較を示す線図で
ある。 Ｋ／・・・累乗演算キー、 Ｋ２・・・累乗演算解除
キー、Ｋ３・・・演算キ一群、 ＦＦ・・・セット−リセットフリツプフロツプ、ＯＰＵ
・・・中央処理装置、Ｇ／、Ｇ、２・・・アンドゲート
、ＤＲＡＭ・・・表示ＲＡＭ 、 Ｄ工Ｓ・・・
表示器、ＯＧ・・・キャラクタジェネレータ。 特許出願人 キャノン株式会社 代理人 弁理士 谷 義
Claims (1)
- 【特許請求の範囲】 １）上下コ段に分けて表示される被表示パターンをキー
人力により前記被表示パターンに対応する出カバターン
として表示するパターン出力方式において、上段および
下段の表示区域をもつ表示器と、常時１は前記表示区域
の一方を選択し、入力したい被表示パターンに応じて、
当該被表示パターンの一部またはすべての出カバターン
の表示位置を上下方向にシフトさせて前記表示区域の他
方を選択する第７のキーと、前記入力したい被表示パタ
ーンの残余の出カバターンの表示位置を上下方向にシフ
トさせて前記表示区域の一方を選択する第λのキーとを
具備したことを特徴とするパターン出力方式。 ２、特許請求の範囲第１項記載のパターン出力方式にお
いて、前記被表示パターンは数式ま（／） たは文字パターンであることを特徴とするパターン出力
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247082A JPS58200329A (ja) | 1982-05-18 | 1982-05-18 | パタ−ン出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247082A JPS58200329A (ja) | 1982-05-18 | 1982-05-18 | パタ−ン出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58200329A true JPS58200329A (ja) | 1983-11-21 |
Family
ID=13775389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247082A Pending JPS58200329A (ja) | 1982-05-18 | 1982-05-18 | パタ−ン出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200329A (ja) |
-
1982
- 1982-05-18 JP JP8247082A patent/JPS58200329A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445169A (en) | Sequence display apparatus and method | |
| US4789855A (en) | Device for editing document in colors | |
| JPS58200329A (ja) | パタ−ン出力方式 | |
| JPS5855509B2 (ja) | デイスプレイ装置に於けるメモリアドレス指示方式 | |
| JPS5929892B2 (ja) | デ−タ入力装置の表示方式 | |
| JPS6144317B2 (ja) | ||
| JPS63233465A (ja) | 数式記号の入力表示方式 | |
| JPS5851330A (ja) | 文字処理装置 | |
| JPH0445875B2 (ja) | ||
| JPS6350709Y2 (ja) | ||
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| JPS5927941B2 (ja) | 電子式卓上計算機 | |
| JPS5852721A (ja) | 漢字処理装置 | |
| JPS61275959A (ja) | グラフ表示制御装置及びグラフ表示制御方法 | |
| JPS6022418Y2 (ja) | キ−入力式の電子機器 | |
| JPH0465405B2 (ja) | ||
| JP2743838B2 (ja) | 入力装置 | |
| JPH0479024B2 (ja) | ||
| JPS6315287A (ja) | パタ−ン発生装置 | |
| JPH0124660Y2 (ja) | ||
| JPS5572278A (en) | Optical character reader | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JPH0444781B2 (ja) | ||
| JPS6235139B2 (ja) | ||
| JPS6173189A (ja) | Ｃｒｔ表示制御回路 |