JPS58201313A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS58201313A
JPS58201313A JP57085860A JP8586082A JPS58201313A JP S58201313 A JPS58201313 A JP S58201313A JP 57085860 A JP57085860 A JP 57085860A JP 8586082 A JP8586082 A JP 8586082A JP S58201313 A JPS58201313 A JP S58201313A
Authority
JP
Japan
Prior art keywords
thick film
powder
semiconductor device
film type
type positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57085860A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57085860A priority Critical patent/JPS58201313A/ja
Publication of JPS58201313A publication Critical patent/JPS58201313A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は厚膜型正特性半導体素子の製造方法に係り、特
に発熱体に適したものである。
チタン酸バリウム系半導体素子からなる正特性サーミス
タ(以下PTCと称す)を利用した発熱体は発熱温度の
自己制御機能を有し、外部の制御回路を必要としないた
め広く利用されている。従来のPTC発熱体は、チタン
酸バリウム系半導体粉末を加圧成形した後焼成していた
が、膜状のPTC発熱体を得ることは実用上困難である
とされていた。
従来、PTOを膜状に加工するには、■ディスク形に焼
成したものを薄片に研磨するか、■真空蒸着法によシ薄
膜を形成するか、または■PTC粉末に導電性の添加剤
とガラスフリットを加えてスクリーン印刷、焼成する方
法などが知られている。
しかし、前記■の方法ではB!L T i o3の結晶
粒形が大きくてもろいため膜状にまで研磨することは甚
だ困難であり、また前記■の方法では操作が面倒であり
、さらに前記■の方法では面積抵抗が高くなりすぎたり
、焼成温度に1ooO″C前後という高温を必要とする
などの欠点があり、もつと筒中に膜形PTCを作ること
ができる製造法が要望されてい/ζ。
本発明の目的は前述した従来技術の欠点である製造上の
煩雑さをW(決し、かつ低温焼成が[iJ能で、実用上
充分な面積抵抗と自己制御特性を有する厚膜状の正特性
半導体素子を容易に製造できる方法を提供することを目
的とするものである。
本発明は、96〜60重量%のチタン酸バリウム系半導
体粉末に4〜40重量%のカーボン粉末だ混合物を、基
板上に塗布して厚膜状にした後、熱硬化する厚膜型正特
性半導体素子の製造方法を提案するものである。
樹脂を用いだ厚膜型素子の開発は以前より行われていだ
が、単に樹脂と粉末を混合して得られる厚膜型素子は粒
子間の接触抵抗が大きく、自己制御特性はほとんど得ら
れないものであった。
しかるに本発明ではチタン酸バリウム系半導体粉末に所
定計のカーボン粉末を加えて加圧成形することにより、
粒子間の密着性をよくシ、接触抵抗を低下させ、その後
この密着性をそこなわない程度にほぐして粉末状とし、
それに結合剤を加えてペースト状の混合物を得た後、厚
膜状に塗布形成し、所定温度で焼成することにより、低
温焼成で実用上充分な面積抵抗と自己制御特性を有する
厚膜状正特性半導体素子が得られるというものである・ なお、本発明においてチタン酸バリウム系半導体粉末と
してはチタン酸バリウムに各種の添加剤を加えて半導体
化したものであればなんでもよく、その添加量を96〜
60重量%と規定したのは、96重量係を超えると実用
上充分な機械的強度が得られなかったり、印刷の作業性
が悪くなったりし、まだ、60重量%未満では実用上使
用できるような自己制御特性が得られないだめである。
また、カーボン粉末の添加量を4〜40 屯F、、’%
と規定したのは、4重t%未満では面積抵抗が高くなり
すぎるだめ発熱体に適さず、一方40重量%を超えると
自己制御特性が小さく、印刷の作業性が悪くなるためで
ある。
さらに、樹脂としてはスクリーン印刷がi+J能なペー
スト状態にでき、焼成温度付近までの耐熱性を有する樹
脂であればなんでもよく、例えばポリイミドなどが用い
られる。なお、その添加量を0〜15重量%と規定した
のは、155重量を超えると面積抵抗が急増したり、自
己制御特性が小さくなるだめであり、樹脂は結合剤によ
り所定のペースト混合物が得られた場合は不可欠なもの
ではない。
また、結合剤はペースト状混合物の粘度を調整したり、
樹脂と粉末粒子との接着性を高めるものであればなんで
もよく、例えばジメチルアセトアミドなどが用いられる
。
まだ、焼成温度は使用する樹脂の硬化温度と・する。樹
脂の種類により異なるが、一般的に見て400〜s o
 o ’c以下の温度である。
以上、述べたように本発明においては所定駄のチタン酸
バリウム系半導体粉末、カーボン粉末。
樹脂および結合剤を混合してペースト状態し、この混合
物をアルミナなどの絶縁板−ヒに塗布して厚膜状とし、
これを低温焼成することにより、厚膜状正特性半導体素
子が得られるものである。
以下に本発明の実施例をあげて具体的に説明する。
一2実施例−1/ チタン酸バリウムに対し1.0モルチのSrOを添加し
、13ooでで焼成した後粉砕してPTC粉末を得た。
このPTC粉末86重量%にカーボン粉末4重量%を加
え、10oo kg/c4のプレス川で加圧した後、1
50メツシユパスの粉末にした後ポリイミド樹脂11重
量%およびジメチルアセトアミドを適量加えてペースト
状の混合物を作成した。そして、第1図に示すようにア
ルミナなどの絶縁板2上にあらかじめ一対のムgなどの
電極3.3aを設けておき、その電極3,3aの上に上
記のようにして得だペースト状混合物1を印刷塗布し、
室温から6’c/m の昇温速度で300 ’Cまで昇
温しだ後30分間保持し、その後炉内放冷しだ。
こうして得だPTC発熱体素子の室温での抵抗値は70
0Ω/ci であり、温度と抵抗値の関係は第2図に示
した通りであった。
〈実施例−2〉 チタン酸バリウムに対し3.0モルチのPbOを添加し
、136o′cで焼成した後粉砕してPTC粉末を得た
。このPTC粉末粉末6置 末36重琶チを加え、1o o o kti/cAのプ
レス圧力で加圧した後、120メソシユパスの粉末にし
た後ポリアミドイミド樹脂6重jt%およびジメチルア
セトアミドを適量加えてペースト状の混合物を得た。こ
のペースト状混合物を用いて実施例1と同様の方法によ
り厚膜状正特性半導体素子を得た。こうして得たPTC
発熱体素子の室温での抵抗値は1 2 0 Q/c!で
あり、温度と抵抗値の関係は第3図に示した通りであっ
た。
以上述べたように、本発明によれば厚膜状正特性半導体
素子が低温焼成により容易に得ることができ、その実用
上の効果は大変太きいものである。
【図面の簡単な説明】
第1図は本発明の方法により得られる厚膜型正特性半導
体素子を示す斜視図、第2図は本発明方法による実施例
1により得られたPTC発熱体素子の温度と抵抗値との
関係を示す図、第3図は同じ〈実施例2により得られた
PTC発熱体素子の温度と抵抗値との関係を示す図であ
る。 1・・・・・・ペースト状混合物、2・・・・・・基板
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 一傷演(°C) 第3図 一壜崖(・C)

Claims (1)

    【特許請求の範囲】
  1. 96〜6o重t %のチタン酸バリウム系半導体粉末に
    、4〜4o重ハチのカーボン粉末を加えて加圧した後粉
    末状に粉砕し、それに0〜16重量係の樹脂を加え結合
    剤を用いてペースト状にした混合物を、基板上に塗布し
    て厚膜状にした後、熱硬化することを特徴とする厚膜型
    正特性半導体素子の製造方法。
JP57085860A 1982-05-20 1982-05-20 厚膜型正特性半導体素子の製造方法 Pending JPS58201313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57085860A JPS58201313A (ja) 1982-05-20 1982-05-20 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57085860A JPS58201313A (ja) 1982-05-20 1982-05-20 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS58201313A true JPS58201313A (ja) 1983-11-24

Family

ID=13870628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57085860A Pending JPS58201313A (ja) 1982-05-20 1982-05-20 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS58201313A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199904U (ja) * 1986-06-11 1987-12-19

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199904U (ja) * 1986-06-11 1987-12-19

Similar Documents

Publication Publication Date Title
JPS58218103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS63246801A (ja) 抵抗体用ペ−スト組成物
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261104A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064406A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261106A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012705A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012703A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158203A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法