JPS58202608A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は定電流回路や電流増幅回路として多用される
カレントミラー回路に関する。

〔発明の技術的背景〕

各種回路システムを構成する場合、定電流回路や電流増
幅回路が必要となる場合が多い。このような回路システ
ムを半導体集積回路（以下、ＩＣと称する）化する場合
、上記定電流回路や電流増幅回路としてカレントミラー
回路が用いられることが多い。すなわち、カレントミラ
ー回路は理想的には入力電流に比例した出力電流を得る
ことができる回路である。したがって、入力電流を回走
にすれば、常に一定レベルの出力電流を得ることができ
るから、カレントミラー回路を定電流回路として用いる
ことができる。

また、入力電流を可変にすれば、常に入力電流の変動に
追随した出力電流を得ることができるから、カレントミ
ラー回路を電流増幅回路として用いることができる。

カレントミラー回路は基本的には第１図に示すように、
２つの特性の近似したトランジスタＱ口ｅＱ＋ｍを組み
合わせて構成きれる。この場合、トランジスタＱ＋ｘ＊
Ｑｔ＊のペースψエミッタ接合には基準電位端子１０に
対し同一レベルの電圧が印加される。これによシ、トラ
ンジスタＱ目、Ｑ１．のエミッタにはほとんど等しい電
流が流れる。今、トランジスタＱ１１＃Ｑ１ｍのエミッ
タ接地時の電流増幅率βが充分大きいとすルト、トラン
ジスタＱｔｔ＊Ｑｓｚのペース電流の大きさを無視でき
る。したがって、このような条件のもとでは、入力端子
１１に流れる入力電流工１と出力端子１２に流れる出力
電流Ｉ２とはほとんど等しくなる。そして、この状態は
各トランジスタＱ■＊Ｑ＋ｘの絶対値の特性に依存しな
く、両者の特性の比（この場合１：１）に依存する。と
とろで、カレントミラー回路をＩＣ化した場合、各トラ
ンジスタＱ＋＋＊Ｑ＋ｔの特性を作るたびに略同じ値に
設定することは難しいが、両者の特性の比を略同じ値（
１：１）に設定することは容易である。したがって、カ
レントミラー回路をＩＣ化する場合、トランジスタＱ目
＊Ｑ＋＊の電流増幅率βを充分大きな値にするととざえ
できれば、入力電流ＩＩ　と出力電流ＩＲが略等しくな
るようなカレントミラー回路を容易に実現し得る。

なお、以上の説明では、カレントミラー回路の電流増幅
度（Ａ＝−ＬＬ−）が１である場合につ１ いて説明しだが、１以外のａにする場合についても同様
のことが言える。この場合、電流増幅度Ａをａにするに
は、第１図において例えばトランジスタＱ＋＋とＱ１意
とのエミッタ面積の比を１：ａにすればよい。したがっ
て、トランジスタＱ　１ｒ　＋　Ｑ　Ｉｌｌの電流増幅
率βを大きくすることさえできれば、電流増幅度Ａをａ
（ａ＋１）にする場合であっても常にこの値を確保する
ことができる。

しかし々から、電流増幅率βが小ざい場合には、上記ト
ランジスタＱｒ＊　、Ｑ目のペースＩＩＬｍは無視でき
ず電流増幅度ＡはＮ光増幅率の変動に応じて変化する。

〔背景技術の問題点〕

ところで、トランジスタをＩＣ化する場合、このトラン
ジスタとしてＮＰＮ　ｌ・ランジスタを用いるのであれ
ば、電流増幅率βを比較的大きくすることができる。し
かしながら、ＰＮＰ　）ランジスタを用いる場合は、電
流増幅率βを大きくすることは難しい。これは次のよう
な理由による。トランジスタをＩＣ化する場合、Ｐ形基
板の上にＮ形エピタキシャル層を作るというようにＮＰ
Ｎ　）ランジスタを中心に作られる。したがって、これ
と同一のプロセスで作られるＰＮＰ　）ランジスタ（通
常、ラテラルＰＮＰ　）ランジスタと言われる）はＮＰ
Ｎ　）ランジスタに比べ充分な特性を得ることができな
くなる。特に、電流増幅率βは小さく、シかもばらつき
やすい。そして、そのばらつきの幅は小さい方では２〜
３（エミッタ接地にした場合の電流増幅率）になるとと
があシ、大きい方では、数十程度になるととがある。こ
の為、各種回路システムを構成５− する場合、トランジスタとしてＰＮＰ　）ランジスタを
用いることが便利な場合であっても、ＰＮＰトランジス
タを用いることによ多回路システムの性能が吐下する虞
れがある。

第２図はＰＮＰ　）ランジスタによってカレントミラー
回路を構成Ｉ７た場合の回路図である。この回路の動作
は第１図の場合と同様なので省略する。今、第２図の電
流増幅度Ａを求めてみる。

まず、図に於いて、トランジスタＱｉｌｓＱｘ番は同一
チップ上に作られた同一特性を有するトランジスタとす
る。入力端子１１、出力端子１２の入力電流、出力電流
をそれぞれ１１＊１１とする。今、トランジスタＱ１１
ｓＱ１４のエミッタ面積の比が１：１であるとする。ま
た、各エミッタ電流を工　とすると、電流Ｉ　　、Ｉｓ
はそれぞれＩ８となシ次式（１）、（２）で表わされる
。

工　鳳　　＝　　（１＋Ｔｉ　）　Ｉ　Ｉ、　　　　　
　　　　　　・・・（１）６− 式（１）、（２）よシミ光増幅度Ａは次式（３）で表わ
される。

なる項は１ンＩとかシ、この項は無視できる。

したがって、電流増幅率βがばらついたとしても、仁の
電流増幅率βが大きい限シ、電流増幅度Ａは常に一定と
なる。この場合、電流増幅度Ａは常に１であ如、入力電
流ＩＩ　と等しい出力電流Ｉ、を得ることができる。

一方、電流増幅率βが小ざい場合、少なる項を無視する
ことはできず、電源増幅率βがばらつけば電流増幅度Ａ
もばらつくことになる。第３図は電流増幅率βと電流増
幅度Ａとの関係を示す特性図で、特に電流増幅率βが小
さい領域の特性を示す。図に示される如く、電流増幅率
・１．１１・ βが小さい場合、特性曲線の傾きが大きく、電流増幅率
βの値がある値から少しでも変動すると、電流増幅度Ａ
は大きく変動する。今、電流増幅率βが２０の場合と２
の場合の電流増幅度Ａをみると、それぞれ約０．９０９
　、０．５となる（なお、電流増幅率βが２の場合につ
いては図示し力い）。これから、電流増幅率βが２の場
合の電流増幅度Ａは電流増幅率βが２０の場合のそれに
比べ、４５％も減少することがわかる。

しかも、この場合、トランジスタＱｔｓｓＱｓ４のペー
ス電流の影響で電流増幅度Ａは設定された理想値１から
大きくかけ離れたものとなっている。

このように、トランジスタＱｔｓ＊Ｑｔ４の電流増幅率
βが小ぜい領域でばらつくと、電流増幅度Ａの均一なカ
レントミラー回路を得られないとともに、その電流増幅
度Ａも設定した理想値から大きくかけ離れてしまう。し
たがって、との電流増幅度Ａが不均一で、かつ理想値か
ら大きくかけ離れたカレントミラー回路を定電流回路や
電流増幅回−□として用いる場合、回路シーテムの設計
が難しくなる。

なお、電流増幅率βはＩＣ化の過程でばらっくことも勿
論であるが、温度変化によってもばらつく。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、簡
単表構成により、電流増幅率が小さい領域で変動したと
しても、電流増幅度が変動しガい領域を大幅に拡張する
ことができるカレントミラー回路を提供することを目的
とする。

〔発明の概要〕

そこで、との発明は例えば第８図を用いて説明するなら
ば、トランジスタＱ＊ｔ＊Ｑｘｘ（Ｄペース電流の合計
電流をトランジスタＱｍｘのコレクタにのみ流すのでは
なく、トランジスタＱｔｘのコレクタにも流すようにし
、かつトランジスタＱ＊ｍ＊Ｑｘ＋のペース電流の合計
電流をトランジスタＱｌのコレクタに全て流すのではな
く、トランジスタＱｌｌのペースを介してその一部を流
すようにし、残りはコレクタを介して基準電位側に流す
ように構成したものである。

−〇− 〔発明の実施例〕 以下、図面を参照してこの発明の一実施例を詳細に説明
する。

まず、その前に上述した従来の問題点を解決する為に考
えられる技術について説明する。上述したような従来の
回路に於いて、電流増幅率βが小さい領域に存在すると
き、電流増幅度Ａが理想値から大きくかけ離れたυ、電
流増幅率βが小さい領域で変動したとき、電流増幅度Ａ
が大きく変動するのは次のような理由に基づく。

すなわち、電流増幅率βが小でい領域に存在すると、ト
ランジスタＱｘａ＊Ｑｔ＋のペース電流が無視できなく
なる。そして、従来の回路では、この無視できない電流
が一方のトランジスタＱ１．のコレクタにのみ流れるか
らである。

そとで、トランジスタＱｔｓｅＱｔ＋のペース電流ヲト
ランジス４夕Ｑｌｌのコレクタにのみ流すのではなく、
トランジスタＱｒ番のコレクタにも流すようにすれば、
上述した従来の問題点を解消することができる。第４図
はこのような構成の１０− 回路図である。舘４図に於いて、Ｑｔ１＊Ｑｚｔはトラ
ンジスタＱｌｌｌ＃Ｑ１４と同じトランジスタである。

２１は分流回路である。この分流回路２１はトランジス
タＱ１ｓＱ＊ａのペースの共通接続点側からトランジス
タＱ＋ｕのコレクタ側に至る第１の電流経路と、前記ペ
ースの共通接続点側からトランジスタＱｇｍのコレクタ
側に至る第２の電流経路を有する。つまシ端子２２から
端子２４に至る第１の電流経路と、端子２２から端子２
４に至る第２の電流経路を有する。このような構成によ
れば、第１、第２の電流経路のインピーダンスの比を適
宜設定し、第１、第２の電流経路を流える電流量を適宜
設定すれば、従来の問題点を解消することができる。な
お、端子２２〜２４と対応するペースやコレクタ間を点
線で結んでいるのは、この間を直接接続する必要性は必
ずしも無く、例えばバッファ用のトランジスタを介して
接続して゛もよいからである。

今、トランジスタＱｘｔｓＱｔａは特性が等しいものと
する。これによシ、両者のエミッタ電流同士、ペース電
流同士は等しくなる。そして、端子２２〜２４はそれぞ
れ対応するペースやコレクタに直接接続されているもの
とする。このように仮定すると、第１、第２の電流経路
を流れる電流の電流値の比を１：１に設定することによ
シ、理想的には従来の問題点を完全に解消することがで
きる。

第５図は第４図に示す回路の具体的構成の一例を示す回
路図である。分流回路２１はトランジスタＱｍｓｓＱｘ
４を有する。そして、トランジスタＱｔｉ＊Ｑｎ４はカ
レントミラー回路を構成している。このような構成に於
いては、端子２２よシトランジスタＱ２ｍを介して端子
２３に至る第１の電流経路と、端子２２よシトランジス
タＱ！４を介して端子２４に至る第２の電流経路とを有
する。第１の電流経路はトランジスタＱｘｍのエミッタ
からそのコレクタに至る経路とトランジスタＱ　＊ｓ　
＃　”Ｑ　”’；番のエミッタから両トランジスタＱ　
ａｍ　＃Ｑ＄４のペースの共通接続点を介してトランジ
スタＱ□のコレクタに至る経路とから成つている。第１
、第２の電流経路のインピーダンスの比はトランジスタ
Ｑ＊ａ＊Ｑｍ番のエミッタ面積の比で決定される。トラ
ンジスタＱ■。

Ｑｌの特性が等しいものとすれば、第１、第２の電流経
路を流れる電流値の電流の比を１＝１に設定すればよい
ことは前述し九通シである。

しかしながら、第５図の構成の場合、第１の電流経路が
、前述の如く、さらに２つの経路に分けられる点等から
、トランジスタＱ＊ｓ＊Ｑｍ＋のエミッタ電流の比を１
：１とするのに、トランジスタＱ＊５ｓＱｓ＋のエミッ
タ面積の比は必ずしも１：１とはならない。

第５図の回路に於いて、電流増幅度Ａを求めると、次式
（４）で表わされる。

式（４）に於いて、為はトランジスタＱ１＊Ｑ＊ｍのエ
ミッタ面積の比１：＆に基づくものである。

トランジスタＱ＊ｘ＊Ｑｘ＊のエミッタ面積の比が１：
ａに設定されているということは、第５図の回路の電流
増幅変人の理想値がａであることを意味する。ｍはトラ
ンジスタＱｓｉｓＱｍ＋のエミツタ面積比ｍ＝＝１に基
づくものである。また、αはトランジスタＱｌ〜Ｑ口の
ペース接地の電流増幅率であシ、エミッタ接地の電流増
幅率βとの間には次式（５）が成シ立つ。

先の式（４）に於いて’１＋ｍ＝Ｋｍとおくと、電流増
幅度Ａは、次式（６）のようになる。

式（５）　、　（６）に従って、−をパラメータとして
電流増幅率βと電流増幅度Ａとの関係を求めると、第６
図に示すような特性図が得られる。なお、第６図は説明
の便宜上、１＝１、つまり、電流増幅度Ａの理想値が１
である場合について示す。

図に於いて、特性曲線ａは従来の回路によるものであり
、第３図に示すものと同じである。特性曲線ｂ　＝　ｅ
はそれぞれ第５図の回路によるものであシ、それぞれＫ
ｍ−０，５，０，６、０，７、１に設定した場合を示す
。

ここで、特性曲線ｄについて、従来の特性曲線ａと比較
してみる。特性曲線ｄは一〒０．７の場合であるから、
トランジスタＱｘａとＱｍｓのエミッタ面積の比は３ニ
アにとなっている。この場合、β−２０のときの電流増
幅度Ａは１．０３２であシ、β−２のと巻の電流増幅度
Ａは０．９５７である。−１！た、この特性曲線はβ＝
６付近でピークを持ち、β＝６のときの電流増幅度Ａは
１．０５９となる。今、β＝２０のときの電流増幅度Ａ
を基準に考えると、β＝２のときは電流増幅度ムが７．
３優減少し、β：＋ｃ６のときは２．６チ増加する。し
たがって、電流増幅率βが２０〜２″′範囲１ばら９〈
も〒乞ｙた場合・電流増幅度Ａは約１０チの範囲内で変
動する。この変動の幅は従来の回路に於けるばらつ亀の
幅の約んとなっている。また、−＝０．６あるいは０．
５と設定することにより、Ｋｍ−０，７と設定した場合
のように電流増幅度Ａの変動の幅を小さくすることがで
きることは勿論、電流増幅度Ａの絶対値を理想的な値１
によシ近づけることができる。

なお、詳細は省略するが、ａ（１の場合もａ−１の場合
と同様の結果を得ることができる。

■　このように、第５図の回路に於いては、トランジス
タＱｌとＱ１０のエミッタ面積の比を適宜設定すること
によシ、電流増幅率βが小さい領域に存在するとしても
、電流増幅度Ａを理想値に近い値に設定することができ
る。

■　同様に、トランジスタＱ２１とＱｍｓのエミッタ面
積の比を適宜設定することによ如、電流増幅率βが小さ
い領域で変動する場合でも電流増幅変人の変動を軽減す
ることができる。

■　また、回路をＩＣ化する場合、トランジ１：、。

スタＱ。＊Ｑｔ、の臣ミッタ面積は温度変化が生じたシ
、トランジスタＱ＊ｓ−Ｑ口の特性が変動したとしても
容易に所望の値に設定することができる。これによシ、
トランジスタＱ＊ｓｅＱ＠４のエミッタ面積の比を容易
にかつ精度よく所望の比に設定することができる。した
がって、第５図の回路はＩＣ化に適している。

■　また、トランジスタＱｌとＱ■、またはＱｍｓと９
口は同一構成のトランジスタであっても、コレクタ・工
叱ツタ間に加わる電圧が異なる。したがって、アーリー
効果の影響によシミ流増幅率βが違ってくることがある
。例えば、一方のトランジスタの方が他方のトランジス
タよυも常に電流増幅率βが大きいという場合も生じる
。但し、電流増幅率βの変動する方向は同じである。こ
のような場合に於いても、それぞれの条件に合わせてト
ランジスタＱ　＊ａ　＃　Ｑｔ４のエミッタ面積の比を
適宜設定することによシ、上述した■、■の効果を得る
ことができる。

■　また、上述した■、■のような効果を有する為、ト
ランジスタとしてラテラルＰＮＰ　）ランジスタを用い
るとき極めて有効である。そして、このラテラルＰＮＰ
　）ランジスタを用いたカレントミラー回路の性能を向
上させることができる為、このカレントミラー回路とＮ
ＰＮ　）ランジスタを用いた各種回路との組み合せが容
易となり、回路設計上の応用範囲が広くなる。

しかしながら、第５図の回路では次のような問題がある
。すなわち、トランジスタＱ！１とＱ１０からなる分流
回路２１は、第２図で説明した従来のカレントミラー回
路と同じ構成である。

したがって、この分流回路２１をカレントミラー回路と
みた場合、その電流増幅度Ａ。は電流増幅率βが小さい
領域に存在するとき理想値から大きくかけ離れるととも
に、電流増幅率βがこの小さい領域で変動すると大きく
変動する。

このことは、第１の電流経路と第２の電流経路とを流れ
る電流量はトランジスタＱｔｍｓＱｍｉのエミッタ面積
の比のみに依存するものではなく、トランジスタＱｍｓ
−Ｑ口の電流増幅率βにも依存することを意味する。こ
のことは、先の式（６）に於いて、電流増幅度Ａが−の
他にαなる変数を含むことからも明らかである。

ところで、第５図の全体回路に於いて、電流増幅度ムが
電流増幅率βの影響を受けないようにするには、分流回
路２１の電流増幅度Ａ、も電流増幅率βの影響を受けな
いようにすることが当然必要となってくる。しかも、こ
れが上記問題を解消する為の重要Ａ点である。ところが
、第５図の回路では、′磁流増幅度Ａは上述の如く、−
及びαに依存するので、〜のみを所望の値に設定したと
しても、電流増幅度Ａはどうしても電流増幅率βのＶ／
響を受けてしまう。これを第６図の特性図によシ説明す
る。特性曲線ｂ〜ｄに示されるように、第５図の回路で
は−を０．５　、０．６　、０．７等に設定することに
よシ所望の特性が得られる。しかし、これも、電流増幅
率βが８ぐらいまでであシ、これよシ小さくとなると、
電流増幅変人は理想値から大幅にずれたシ、ばらつ含の
度合いが大きくなることがわかる。

このような問題を解消するには、トランジスタＱａｓ＊
Ｑｘ＋から成るカレントミラー回路に対しても、第５図
のような構成を適用すればよい。

すなわち、第７図に示すように、トランジスタＱｚｓ＊
Ｑｚ・からなる回路を付加すればよい。このような構成
によれば、トランジスタＱ□。

Ｑｚａのペースの共通接続点を流れる電流が少ないので
、トランジスタＱｚｔには流れず、トランジスタＱｘｔ
にのみ流れる電流を少なくすることができる。したがっ
て、電流増幅度Ａは電流増幅率βによって影響され難く
くなる。

しかしながら、第７図のような構成ではトランジスタを
２個追加する必要があシ、回路構成が複雑となる欠点を
有する。

この発明はこのような欠点を無くすようになされたもの
で、第８図はその一実施例を示す回路図である。第８図
に示す回路は第５図に示す回路に比ベトランジスタＱ１
を追加した点を異にし、その他の部分は同一なので同一
部には同一符号を付す。すなわち、トランジスタＱｇｔ
のエミッタはトランジスタＱｚｘｓＱ＊＋のペースの共
通接続点に接続されている。トランジスタＱ１１のペー
スはトランジスタＱ怠１のコレクタと共通接続され、こ
の共通接続点が入力端子１１に接続されている。トラン
ジスタＱｓｓのコレクタは接地されている。

上記構成に於いて、動作を説明する。今、トランジスタ
Ｑｍｓのエミッタに流れる電流を■。

とおくと、トランジスタＱ畠１のペースには次式（７）
で表わされる電流ＩＢが流れる。

ＩＢ＝（１−α）■□ この電流ＩＢは電流ＩＡに比べ非常に小さい。すなわち
、電流増幅率βが小さくて、例えば２であるとしても、
電流工、は電流ＩＡの４になってしまう。このように、
電流ＩＢＯ値が小さいことによシ、トランジスタＱｚａ
ｍＱｍ番ｍＱａｔから成る分流回路の電流増幅度Ａ１は
電流増幅率βの影響を受けない。とれによシ、全体回路
の電流増幅度ｈ４’＊流増幅率βに影響されないととに
なる。

ところで、電流ＩＢは先の第７図に於いて、トランジス
タＱ＊ｗｓＱｔｓのペースの共通接続点とトランジスタ
Ｑ！１のコレクタ間を流れる電流と同じである。したが
って、第８図のような構成によれば、第７図の回路と同
じ性能を持った回路を第７図の回路よシもトランジスタ
が１個少ない状態で構成できる。

ここで、第８図の回路によれば第５図の回路よシも、電
流増幅変人が電流増幅率βの影響を受は難くくなる様子
を特性図を用いて説明する。

その為に、まず、第８図の回路の電流増幅変人を求める
。トランジスタＱｘｔとトランジスタＱ２ｍとのエミッ
タ面積の比を１：ａとする。このことは、前述の如く、
カレントミラー回路が理想的な状態で構成された場合、
回路の電流増幅度Ａがａになることを意味する。

この状態で、トランジスタＱ！１のエミッタ電流をＩＥ
とすれば、トランジスタＱ■のエミッタにはａ　Ｉ　ｚ
のエミッタ電流が流れる。トランジスタＱ□、Ｑｏのペ
ース接地の電流増幅率をαとおくと、トランジスタＱ＊
ｇｓＱｍ＊のコレクタ電流Ｉｃ１．Ｉｃ１　はそれぞれ
次式（８）、（９）で表わされる。

■　−α■。　　　　　　　　　　　・・・（８）Ｃ！ ■　＝αａ　Ｉ　Ｅ　　　　　　　　　　　・・・（９
）２ また、トランジスタＱｇ＋＊Ｑ＊ｔのベース電流Ｉ　Ｂ
　Ｉ　Ｉ　　ＩＢ　ｔはそれぞれ次式（１０、（１１）
で表わされる。

ＩＢＩ＝（１−α）■。　　　　　　・・・αＱ■８□
＝（１−α）＆Ｉ８　　　　　　・・・０１）式σす、
αＮ）より両ベース電流Ｉｎ、　＋　　ＩＢ□の合流電
流ＩＢ、は次式αりで表わされる。

ｌＢ１−　（１−α）（１＋ａ）ＩＥ　　　　　・　（
１４この電流ＩＢ、は端子２２に流れ、トランジスタＱ
ｘｍ−Ｑ３番＋Ｑｍ鳳を介して端子２３．２４に振り分
けられる。まず、端子２２に流れ込む電流■、、はトラ
ンジスタＱ＊ａｍＱ＊＋のエミッタに振シ分けられる。

トランジスタＱ＊ｍ＊Ｑ＊番のエミッタ面積の比をｍ　
＝　１とすると、トランジスタ１１： りＱ！ａ＊Ｑｘ＋のエミッタ電流エラａ　＋　Ｉ　ｘ　
ｂはそれぞれ次式ａ場、０４が表わされる。

Ｉ、、　−一（１−α）（１＋ＩＬ）Ｉ、　　　　　　
＋＋α→１＋ｍ ””　＝　１＋ｍ（１−α）（１＋ａ）Ｉ□　　　　　
００．α→また、トランジスタＱ＊ｉ＊Ｑｚ番のコレク
タ電流Ｉ　　、Ｉ　　はそれぞれ次式（ハ）、ＯＱで表
わされる。

Ｃａ　　　　Ｃｂ ｍｄ　　　　　　　　　　　　・・・（１→Ｉｃａ−Ｆ
丁（１−α）（ｘ＋ａ）ｘ。

Ｉｃｔ’＝１＋ｍ（１−α）　（１＋　ａ　）　Ｉ　ｗ
　　　　　・・・◇→また、トランジスタＱｘｍｅＱ＊
＋のベース電流Ｉ　　、Ｉ　　はそれぞれ次式α力、α
呻で表わされる。

ｍＢ　　　　　Ｂｂ Ｉ　　　＝−！！！−（１−α）２（１＋ａ）Ｉ、　　
　　　−αのＢａ１＋ｍ Ｉ　　＝−（１−ａ）　（１＋ａ）Ｉ　　　　−・・Ｃ
ｔ樽Ｂｂ１＋ｍ　　　　　　　　Ｅ したがって、トラ、、ンジスタＱ　ｚＢ　＊　Ｑ　ｔ＋
のベースの合計電流ＩＢｃは次式α傷で表わされる。

ＩＢｅ　”　Ｉｌａ　＋工１１ｂ −（１−α）２（１＋ＩＬ）ＩＥ　　　　　　　・・・
α呻この電流■、。は前述した電流ＩＡに相当する。し
たがって、トランジスタＱｓ１のベースには次式−で表
わされる電流Ｉ、が流れる。

Ｉｙａ　＝　（１−α）！′（１＋ＩＬ）Ｉウ　　　　
　　・・・（ホ）端子２３にはこの電流■、と（ロ）に
示す電流ＩＣ８の合計電流工□が流れる。

ｌｍ＝１＋ｍ”−〇（１＋＆）Ｉ、＋（１−α）３（１
＋ａ）Ｉ。・ａａ端子２４には弐〇→に示す電流Ｉ。、
が流れる。

このように、端子２３．２４に振ジ分けられた電流は、
それぞれトランジスタＱ漁ｔｅＱｔｔのコレクタ電流−
１Ｉ　（ｍと合計され、入力端子１１、出力端子１２に
流れる。入力端子１１、出力端子１２に流れる電流を１
１＊１１とすると、それぞれ次式（イ）、に）で表わさ
れる。

Ｉ、＝αｒ　　４Ｑ−αＸ１十ａ）Ｉ、＋（１−α）’
（Ｉｎ）Ｉ、−Ｈｊ　　ｌ−ｔ−ｍ Ｉ、＝α””１＋ｍ（１−α）　（１＋　ａ　）　Ｉ　
Ｅ　　　・・・ｅｉ’Ｊ式に）、（ハ）よシミ流増幅度
Ａは次式（ハ）で表わされる。

式（ハ）に従って、−を／臂うメータとして電流増幅率
βと電流増幅度Ａの関係を求めると、第９図のようにな
る。但し、第９図はａ　＝　１の場合について示す。第
９図に於いて、特性曲線ｂ〜ｄは先の第５図の回路によ
るものであシ、第６図に示す特性曲線ｂ−ｄと同じであ
る。特性曲線ｅｓｆは第８図の回路によるも−のであシ
、そ２６一 れぞれ−が０．５．０．５５に設定された場合を示す。

図示の如く、第８図の回路によれば、電流増幅率βが非
常に小さく４るまで、電流増幅度Ａのばらつきを抑える
ことができる。そして、特に、−＝０．５に設定すると
、電流増幅度Ａを理想値１とほとんど同じにすることが
できる。

電流増幅度Ａがばらつき始めるときの電流増幅率βの限
界値は約４である。この値は、第５図の回路に於ける限
界値８よシも約４小さい。このように第８図の回路によ
れば、電流増幅率βが変動しても電流増幅度Ａが変動し
ない領域が第５図の回路よシも大幅に拡張される。

ここで、特性曲線ｄとｈについて、電流増幅贋Ａの変動
具合を比較してみる。特性曲線ｄは、前述の如く電流増
幅率βが２０〜２の範囲で変動するものとすると、電流
増幅変人はβ＝２０を基準として約１０俤の範囲内で変
動する。−□ 方、特性曲線ｆでは、β＝２０のとき、電流増幅変人は
１．００９であシ、β＝２のとき０．９７である。また
、この特性曲線りはβ−５〜６付近で−一りを持ち、電
流増幅度Ａは１．０１９となる。β＝２０のときの電流
増幅度Ａを基準に考えると、β＝２のときは電流増幅度
Ａは約３．８チ減少し、β＝５〜６のとき約１チ増加す
る。したがって、電流増幅率βが２０〜２の範囲内で変
動するものとした場合、電流増幅度は約４．８チの範囲
内で変動する。このばらつきの幅は特性曲線ｄに於ける
ばらつきの幅の約４となっている。

第１０図はａ　％　１の場合の特性図である。図に於い
て、特性曲線ｇ、ｈは第５図の回路によるものであシ、
特性曲線ｌ、ｊは餓８図の回路によるものである。この
うち、特性曲線ｇ、ｌはｍ＝５の場合を示し、特性曲線
ｈ＃ｊはｍ＝２の場合を示す。また、特性曲線ｇ−ｊに
於いて、−はそれぞれ、０．９．０．８　、０．９　、
０．７５に設定されている。なお、第１０図に於いては
、ａ　ｍ＝２及びｍ＝５の場合について、電流増幅率β
の変動に対する電流増幅度Ａの変動具合を比較したもの
である。

第１０図に示す如＜、ａ＋Ｘの場合に於いても、電流増
幅度ムが変動しない領域を第８図の回路によれば第５図
の回路よりも大幅に拡張できる。

また、電流増幅変人の変動具合を、例えば、特性曲線り
とｊ（いずれもａ−２である）について比較してみると
次のようになる。特性曲線りでは、電流増幅率βが２０
〜２の範囲で変動するものとした場合、電流増幅度ムは
、β＝２０のところを基準とした場合、約１９−の範囲
内で変動する。一方、特性曲線ｊでは、同様に考えた場
合、約４．Ｆｌの範囲内で変動する。この値は特性曲線
りの場合の約とにすぎない。

とのように、この実施例によれば、簡単な構成によシ、
電流増幅率βが変動しても、電流増幅度Ａが変動しない
ような領域を大幅に拡張することができる。

外お、第８図に示すトランジスタＱｚｍ＊Ｑ怠４は、例
えば、第１１図に示すようにダブルコレクターのトラン
ジスタＱｓｍを用いて一体的に構成してもよいことは勿
論である。この場合、第８図の回路では、トランジスタ
Ｑ＊ｓｍＱｚ＋のエミッタ面積の比を変えて、端子２３
．２４に流れる電流量を制御していたが、第１１図の回
路では、コレクタＣＩ　−Ｃｍの面積の比を変えること
によシ、上記電流量を制御することができる。

〔発明の効果〕

このようにこの発明によれば、簡単な構成によυ、電流
増幅率が小さい領域でばらついたとしても、電流増幅度
が変動しない領域を拡張することができる。カレントミ
ラー回路を提供することができる。

【図面の簡単な説明】

第１図は従来のカレン）（ラー回路の一例を示す回路図
、第２図は同じく他の例を示す回路図、第３図は第２図
に示す回路に於ける電流増幅率βと電流増幅度Ａとの関
係を示す特性図、第４図は従来のカレントミラー回路の
問題を解消する為に考えられる回路を示す回路図、第５
図は第４図の具体的構成の一例を示す回路図、第６図は
第５図の回路に於ける電流増幅率と電流増幅度との関係
を第２図のものと比較して不明に係るカレントミラー回
路の一実施例を示す回路図、第９図は第８図の回路に於
ける電流増幅率と電流増幅度との関係を第５図のものと
比較して示す特性図で特に電流増幅度が１の場合を示す
特性図、第１０図は第９図と同じ特性図で特に電流増幅
度が１以外の場合を示す特性図、第１１図はこの発明の
他の実施例を示す回路図である。 Ｑｉｔ　−Ｑ１４＃　Ｑｉｔ　ｙ　Ｑｉｔ　−）ランジ
スタ１１０・・・電源側端子、１１・・・入力端子、１
２・・・出力端子、２２．２３．２４・・・端子。 目 出願人代理人　　弁理士　鈴　江　武　彦３１− １図　　　　第２図 第３図 第４図 ｓ５図 第６図 （

Claims (2)

【特許請求の範囲】
1. （１）エミッタが第１の基準電位端側に接続され、ペー
   スが共通接続された第１．第２のトランジスタと、エミ
   ッタが前記第１．第２のトランジスタのペースの共通接
   続点に接続され、ペースが共通接続され、コレクタがそ
   れぞれ前記第１．第２のトランジスタのコレクタに接続
   された第３．第４のトランジスタと、エミッタが前記第
   ３．第４のトランジスタのペースの共通接続点に接続さ
   れ、ペースが前記第１のトランジスタのコレクタに接続
   され、コレクタが第２の基準電位端側に接続された第５
   のトランジスタとを具備したカレントミラー回路。
2. （２）　　前記第３．第４のトランジスタをダブルコレ
   クターのトランジスタによって一体的に構成したことを
   特徴とする特許請求の範囲第１項記載のカレントミラー
   回路。