JPS58209226A - セツト回路 - Google Patents

セツト回路

Info

Publication number
JPS58209226A
JPS58209226A JP57091375A JP9137582A JPS58209226A JP S58209226 A JPS58209226 A JP S58209226A JP 57091375 A JP57091375 A JP 57091375A JP 9137582 A JP9137582 A JP 9137582A JP S58209226 A JPS58209226 A JP S58209226A
Authority
JP
Japan
Prior art keywords
differential
circuit
emitters
setting
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57091375A
Other languages
English (en)
Inventor
Yuichi Suzuki
裕一 鈴木
Masayuki Komon
小門　正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57091375A priority Critical patent/JPS58209226A/ja
Priority to US06/498,727 priority patent/US4546272A/en
Priority to EP83303114A priority patent/EP0095929A3/en
Priority to IE1286/83A priority patent/IE56252B1/en
Publication of JPS58209226A publication Critical patent/JPS58209226A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 不発明は、相補信号全入力とする論理回路における出力
のセット回路に関する。
（２）従来技術と問題点 従来、相補信号全入力とする論理１」路において出力全
外部からのセラ）’Ｅｌ’ＸＩＪセット人力により固定
させるようにした回路が第１ｍに示される。
第１図の論理回路ぼ、相補入力り、Ｄが入力されるトラ
ンジスタ対Ｔｆｔ、　、　ＴＲ２、セット用トランジス
タＴＲ，、リセット用トランジスタＴＲ４，ｍ抗Ｒｒ　
、Ｒ１および足電流源工から構成される。第１図の論理
回Ｇにおいては、迫帛セット用およびリセット用トラン
ジスタのペースに印加されるセット人力Ｓおよびリセッ
ト人力Ｒ１ｄ、　　ロウ（Ｌ）レベルに設定されており
、相補入力り、Ｄの状態により論理回路の出力ＯＵＴが
内定される。論理回路の出力０（ＪＴ　”ｔ−ハイ（ｌ
（）レベルに固定する場合。
すなわち、出力音セットする場合にぼ、セット人゛力Ｓ
Ｋ）ルベルの１百号が印万口されるｏまた。出力ＯＵＴ
’ｔＬレベルに固定する場合に汀、リセット人力ＲＫＨ
レベルの偏角が印７ＩＯざ几る０ところで、第１は１の
論理１回路（ておいては、差動トランジスタ対と並列に
セット由およびリセット用トランジスタが接続きｎて２
ｔ）、各トランジスタのエミッタが共通に接続されてい
るため、各トランジスタのエミッタ電位が等しい場合に
はセットまたにリセット用トランジスタがオンする条件
が不安定になる。従って、第１図の論理回路の出力を確
実にセットまたにリセットさせるためには。
セット入力ｓ’ｔｆＣ，ｕリセット人力Ｒ（Ｃ印加する
Ｈレベル酒号ｔ、相補人力り、ＤにおけるＨレベルより
も高く設定する必要がある０ （３）発明の目的 不発明の王な目的は、前Ｍｅの従来形の問題点にかんが
み、差＠対を構成するトランジスタのエミッタとセット
用およびリセット用トランジスタのエミッタの間に電位
差を与えることにより、　Ｐｌ−レベルの箔号を用いて
確実に出力全セットＹたにリセットすることができるセ
ット訃よびリセット回路を提供することにある０ （４）発明の構成 本発明において虐そｎぞれのベースに相補衡号が入力さ
れエミッタが共通接続された差動トランジスタ対と、該
差動トランジスタ対の各々のコレクタと正側零線の間に
接伏された抵抗と、該差動トランジスタ対のエミッタと
負仙１を源の間に抵抗を弁して接続はれた定電流源とコ
レクタが榎差動トランジスタ対の一層のトランジスタの
コレクタに共ｉ！１接続され、エミッタが該定直流源に
接続され、ベースにセット信号が入力されるセント用ト
ランジスタとそ漏えてなること？％依とするセット回Ｉ
Ｗ１が提供さｎる。
１５）　　うり＝明の実＠１タリ 不発明の一実施例としてのセント回路が第２図に示きル
る。第２図の回路は、それぞ１℃のベースに相補人力り
、Ｄが印加される差動トランジスタ対ＴＲＹ、ＴＲ，，
差動トランジスタＴＲ，、ＴＲ２の各個のコレクタと電
源Ｖ。０の間に接続される抵抗Ｒ。
Ｒ，ｌ一端が差動トランジスタのエミッタに共通される
セット用抵抗ＲＢ　ｒ　セット用抵抗Ｒ８の他端と電源
Ｖｅｅの間に接続される定ＩＩＩ流源■、エミッタがセ
ット用抵抗ＲＳと定１を流源■の接続点に構成されコレ
クタが差動トランジスタの１万ＴＲ，のコにフタに接続
されるセット用トランジスタＴＲ，、。
および、エミッタがセット用抵仇Ｒｓト定１ｔｐ源Ｉ？
接続点に接続され、コレクタが差動トランジスタの他方
ＴＲ，に接続されるリセット用トランジスタＴＲ４から
構成される。
第２図のセット回路においては、差Ｊｉ！！７対全構成
するトランジスタＴＲ，、ＴＲｔ　のエミッタとセット
用およびリセット用トランジスタＴＲ，、ＴＲ。
のエミッタの間に抵抗Ｒ８を介することにより電位差が
与えられている。便って、差動トランジスタのベース例
印加されるＨレベル信号とセット用１次にリセット用ト
ランジスタのベースに叩刀口されるＨレベル信号が同一
レベルでめる場合にもセット用ｌたはリセット用トラン
ジスタを確実にオンさせることができる。例えば、トラ
ンジスタＴＲ，（ＤＣ−スＫＢレベル信号η。が印刀口
されリセット用トランジスタＴ　Ｒａ　のベースにＨレ
ベル信号ｖＨ２が印加されているとすれば。
ｖＨｌ　＋ＶＢＢＩ　＋Ｉ　”　Ｒ８”　ＶＨ２＋ＶＢ
Ｅ！となる。■Ｈ１＝′ｖＨ２とすれば、ベース・エミ
ッ。
り間の電位はＶＢＢＩ　＜ＶＢｐａｔ　　すなわちリセ
ット用トランジスタＴＲ，の万が大とな５．ＴＲ４がオ
ンする。
第２図の回路においてｌグ、セット用およびリセット用
トランジスタが設けられているが、−万のみを用いた回
路構成とすることも５Ｊ能でろ６つ（６）発明の効果 本発明によれば、同一レベルの信号を用いて確実に出力
音セットまたぼリセットすることができるセット回路が
提供され得る。
【図面の簡単な説明】
第１図に、従来形のセット回路金示す回路区。 第２図に２本発明の一実施例としてのセント回路を示す
回路図である。 （符号の説明） ＴＲ＋　、ＴＲｔ　、ＴＲｓ　１ＴＲ４：　トランジス
タ。 ＲＩＩＲ１ＩＲ８：抵抗。 ■二定’Ｉｔ　Ｒ，源。 手続補正書 昭和５８年７月６日 特許庁長官若　杉和　夫　殿 １、事件の表示 昭和５７年　特許願　　第９１３７５　号２、発明の名
称 ＥＣＬ回路　（新名称す ３、補正をする者 事件との関係　　特許出願人 ＼− ４、代理人　　　　　　　　　−′ 住　所　東京都港区虎）門−丁目８番１０号静光虎ノ門
ビル〒１０５電話（５０４）０７２１ 氏名弁理士（６５７９）青水　　　朗 （外　３名） ５、補正の対象 （１）明細書の「発明の名称」の欄 （２）明細書の「特許請求の範囲」の欄（３）明細書の
［発明の詳細な説明」の慣（４）明細書の「図面の簡単
な説明」の欄６、補正の内容 正します。 （２）明細書の「特許請求の範囲」の欄を別紙のとおシ
補正しブす。 （３）明細書の「発明の詳細な説明」の欄を次のとおシ
補正します。 （７１−細書第Ｊ頁第１７〜１８行目 「論理回路における出力のセクト回路」を「ＥＣＬ回路
」と補正します。 （イ）明細書第３頁第１７行〜第４頁第７行目「本発明
においては、・・・・・・・・・を特徴とするセクト回
路が提供される。」を下記の文章に置き換えます。 「上記の目的は、それぞれのベースに相補信号か入力さ
れ、エミッタが共通接続された差動トランジスタ対と、
該差動トランジスタ対のエミッタへインピーダンス業子
を介して接続された定電流源と、コレクタが該差動トラ
ンジスタ対の一方のトランジスタのコレクタに共通接続
され、エミッタが該定電流源に接続され、ベースにセッ
ト信号が入力されるセット用トランジスタとをそなえて
なることを特徴とするＥＣＬ回舵によって達成される。 」（つ）明細書第４頁第９行目 「セット回路」を「ＥＣＬ回路」と補正します。 （−Ｉｌｌ）　　明り舎弟５頁第４行目「セット回路」
をｊＥｃＬ回路」と補正します。 （２）明細書第６頁第８行目 「セクト回路」をＦＥＣＬ回路」と補正します。 （４）　　明細書の「図面の簡単な説明の楠ゴを次のと
おり補正します。 （７）第６頁第１０行目 「セット回路」を１ＥＣＬ口路」と補正します。 （イ）第６頁第１１〜１２行目 「セット回路」を［：Ｃｔ回路」と補正し壕す。 ７、栓付書類の目録 補正特許請求の範囲　　　　　　　　１通２、特許請求
の範囲 それぞれのベースに相補信号が入力され、エミッタが共
通接続された差動トランジスタ対と、該差動トランジス
タ対のエミッタへインピーダンス素子を介して接続され
た定電流源と、コレクタか該差動トランジスタ対の一方
のトランジスタのコレクタに共通接続され、エミッタが
評定％ａｈに接続され、ベースにセツ１号か入力される
セット用トランジスタとをそなえてなることを性徴とす
るＥＣＬ回路。

Claims (1)

    【特許請求の範囲】
  1. それぞれのペースに相補信号が入力され、エミッタが共
    ２１！接続された差動トランジスタ対と、＃差動トラン
    ジスタ対の各々のコレクタと正側電源の間に接続された
    抵仇と、該差動トランジスタ対のエミッタと負側電源の
    間に抵抗を介して接続された定電流源と、コレクタが該
    差動トランジスタ対の一層の１ランジスタのコレクタに
    共通接続され、エミッタが該定電流源に接続され、ペー
    スにセット信号が入力されるセット用トランジスタとを
    そなえてなること全特徴とするセット回路０
JP57091375A 1982-05-31 1982-05-31 セツト回路 Pending JPS58209226A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57091375A JPS58209226A (ja) 1982-05-31 1982-05-31 セツト回路
US06/498,727 US4546272A (en) 1982-05-31 1983-05-27 ECL Circuit for forcibly setting a high level output
EP83303114A EP0095929A3 (en) 1982-05-31 1983-05-31 Ecl circuit
IE1286/83A IE56252B1 (en) 1982-05-31 1983-05-31 Ecl circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57091375A JPS58209226A (ja) 1982-05-31 1982-05-31 セツト回路

Publications (1)

Publication Number Publication Date
JPS58209226A true JPS58209226A (ja) 1983-12-06

Family

ID=14024619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57091375A Pending JPS58209226A (ja) 1982-05-31 1982-05-31 セツト回路

Country Status (4)

Country Link
US (1) US4546272A (ja)
EP (1) EP0095929A3 (ja)
JP (1) JPS58209226A (ja)
IE (1) IE56252B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62236211A (ja) * 1986-04-08 1987-10-16 Nec Corp 論理回路
JPS631207A (ja) * 1986-06-16 1988-01-06 テクトロニックス・インコ−ポレイテッド トリガ起動型発振器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144022A (ja) * 1983-12-30 1985-07-30 Hitachi Ltd 差動形論理回路
US4628217A (en) * 1984-03-22 1986-12-09 Sperry Corporation Fast scan/set testable latch using two levels of series gating with one current source
US4580066A (en) * 1984-03-22 1986-04-01 Sperry Corporation Fast scan/set testable latch using two levels of series gating with two current sources
US5177380A (en) * 1990-02-09 1993-01-05 Cray Research, Inc. ECL latch with single-ended and differential inputs
US4980581A (en) * 1990-05-21 1990-12-25 Motorola, Inc. Differential ECL bus tri-state detection receiver
US5113095A (en) * 1990-08-29 1992-05-12 Motorola, Inc. BiCMOS logic circuit with a CML output
US5448188A (en) * 1990-11-30 1995-09-05 Fuji Photo Film Co., Ltd. Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal
JP3088116B2 (ja) * 1991-03-07 2000-09-18 日本電気株式会社 差動回路
US5475815A (en) * 1994-04-11 1995-12-12 Unisys Corporation Built-in-self-test scheme for testing multiple memory elements
US5612965A (en) * 1994-04-26 1997-03-18 Unisys Corporation Multiple memory bit/chip failure detection
US5666371A (en) * 1995-02-24 1997-09-09 Unisys Corporation Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements
US5701313A (en) * 1995-02-24 1997-12-23 Unisys Corporation Method and apparatus for removing soft errors from a memory
US5784382A (en) * 1995-03-01 1998-07-21 Unisys Corporation Method and apparatus for dynamically testing a memory within a computer system
US5511164A (en) * 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
US5828237A (en) * 1996-05-31 1998-10-27 Motorola, Inc. Emitter coupled logic (ECL) gate and method of forming same
US6847233B1 (en) 2001-07-12 2005-01-25 Mediatek Inc. Emitter coupled logic circuit with a data reload function

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3321639A (en) * 1962-12-03 1967-05-23 Gen Electric Direct coupled, current mode logic
US3317750A (en) * 1964-04-30 1967-05-02 Motorola Inc Tapped emitter flip-flop
FR1441710A (fr) * 1964-04-30 1966-06-10 Motorola Inc Multivibrateur bistable perfectionné
US3396282A (en) * 1965-08-20 1968-08-06 Rca Corp Time delay circuit employing logic gate
DE2025740C3 (de) * 1970-05-26 1979-09-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Sammelleitungsanordnung
US3885169A (en) * 1971-03-04 1975-05-20 Bell Telephone Labor Inc Storage-processor element including a bistable circuit and a steering circuit
US4105942A (en) * 1976-12-14 1978-08-08 Motorola, Inc. Differential amplifier circuit having common mode compensation
US4270062A (en) * 1977-01-03 1981-05-26 Motorola, Inc. "D" Flip-flop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62236211A (ja) * 1986-04-08 1987-10-16 Nec Corp 論理回路
JPS631207A (ja) * 1986-06-16 1988-01-06 テクトロニックス・インコ−ポレイテッド トリガ起動型発振器

Also Published As

Publication number Publication date
IE831286L (en) 1983-11-30
EP0095929A3 (en) 1984-09-05
US4546272A (en) 1985-10-08
EP0095929A2 (en) 1983-12-07
IE56252B1 (en) 1991-06-05

Similar Documents

Publication Publication Date Title
KR870008436A (ko) 브릿지 증폭기
JPS5865481A (ja) 液晶駆動用電圧分割回路
JPS6257128B2 (ja)
JP2710507B2 (ja) 増幅回路
JP3116773B2 (ja) Ｄ／ａコンバータ回路
JPH04298887A (ja) メモリ回路
JPH0448011Y2 (ja)
JPS6057779B2 (ja) 出力バッファ回路
JP2024159160A5 (ja)
JPS59115602A (ja) 定電流回路
JPH0756934B2 (ja) ダブルパルス発生回路
JPS59212778A (ja) ゼロ調整機能とアナログ出力機能とを兼備するデジタル計器
KR910001146Y1 (ko) Ttl논리의 전압변환회로
JPS585028A (ja) レベル変換回路
Rappaport Lack of Independence of certifying accountant
JPS62171213A (ja) 電流演算回路
JPS6158306A (ja) トランジスタの並列接続回路
JPS6123414A (ja) Ｅｃｌ−ｔｔｌレベル変換回路
JPH03256298A (ja) ラッチ回路
Riddle Maine Tribe Finds Strength in Music
JPH061868B2 (ja) 差動信号検出回路
Edwards The Origin and Founding of the Ecclesiastical Law Society
JPH05291844A (ja) レベルシフト回路
JPS5862936A (ja) 電子スイツチ回路
JPS63285010A (ja) 差動増幅器